專利名稱：高速智能串口芯片的制作方法
高速智能串口芯片技術(shù)領(lǐng)域
本發(fā)明屬于數(shù)據(jù)傳輸技術(shù)領(lǐng)域，具體涉及一款高速智能串口芯片。
背景技術(shù)：
串行通訊在現(xiàn)代通訊中串口芯片廣泛應(yīng)用于現(xiàn)代計(jì)算機(jī)系統(tǒng)，具有傳輸距離長、 傳輸線少、協(xié)議簡單等特點(diǎn)。串口芯片分為3種基本傳輸方式全雙工、半雙工、單工。全雙 工傳輸方式可以實(shí)現(xiàn)信號的雙向同時(shí)傳遞，不需要進(jìn)行信號傳輸方向的切換，適用于交互 式應(yīng)用。半雙工只使用I根傳輸線，通訊雙方不能同時(shí)收發(fā)數(shù)據(jù)，半雙工串口通過收發(fā)開關(guān) 連接到通信線上，收發(fā)開關(guān)實(shí)際上是由軟件控制的電子開關(guān)。單工傳輸方式目前已經(jīng)很少 米用。
為防止串行通訊中出現(xiàn)傳輸錯(cuò)誤，串口芯片通常會(huì)采用各種數(shù)據(jù)校驗(yàn)方式進(jìn)行數(shù) 據(jù)的檢錯(cuò)與糾錯(cuò)，例如奇偶校驗(yàn)方式，通過對所傳輸數(shù)據(jù)的奇偶性進(jìn)行檢驗(yàn)可以判斷數(shù)據(jù) 傳輸是否發(fā)生錯(cuò)誤。
串口芯片工作的速度通常用波特率表示，是指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位 數(shù)，單位為位/秒(bit/s)，最常用的標(biāo)準(zhǔn)波特率有110、300、600、1200、2400、4800、9600、 19200。
串口芯片通常采用16倍頻率進(jìn)行數(shù)據(jù)的發(fā)送/接收。通過采用16倍頻的措施有 利于串口芯片實(shí)現(xiàn)收發(fā)同步，而且有利于抗干擾和提高異步串行通訊的可靠性。根據(jù)串口 的波特率和串口芯片發(fā)送/接收I位數(shù)據(jù)所需要的時(shí)鐘脈沖個(gè)數(shù)(波特因子)，可以確定串 口芯片所需要的發(fā)送/接收時(shí)鐘頻率
發(fā)送/接收時(shí)鐘頻率=波特率X波特因子
串口芯片根據(jù)對數(shù)據(jù)流、定時(shí)及同步的方法不同，串行通訊可以分為異步串行通 訊方式和同步串行通訊方式兩種。異步串行通訊方式以字符為信息單位傳送，每個(gè)字符作 為一個(gè)獨(dú)立的信息單位，可以隨機(jī)出現(xiàn)在數(shù)據(jù)流中。一旦異步串行通訊開始，收發(fā)雙方則以 預(yù)先約定的傳輸速率，在時(shí)鐘的作用下，傳輸這個(gè)字符的每一位。同步串行通訊方式以數(shù)據(jù) 塊為信息單位，每巾貞信息包括成百上千個(gè)字符，一旦傳送，要求每巾貞信息內(nèi)部的每一位都要 同步，也就是同步通訊不僅字符內(nèi)部的傳送是同步的，字符之間的傳送也要求是同步的。發(fā)明內(nèi)容
本發(fā)明的目的是提供一種高速異步智能串行芯片，滿足計(jì)算機(jī)系統(tǒng)中CPU之間的 串行通訊、CPU與外設(shè)之間的串行通訊、外設(shè)與外設(shè)之間的串行通訊等領(lǐng)域。
本發(fā)明是這樣實(shí)現(xiàn)的一種高速智能串口芯片，包括發(fā)送模塊、發(fā)送存儲(chǔ)器、接 收模塊、接收存儲(chǔ)器，波特率發(fā)生器；其中，
發(fā)送存儲(chǔ)器包括一個(gè)8位256K字節(jié)雙口 SRAM存儲(chǔ)器；接收存儲(chǔ)器用于存儲(chǔ)串口 接收模塊接收的數(shù)據(jù)；當(dāng)接收存儲(chǔ)器接收一幀數(shù)據(jù)時(shí)，2個(gè)接收存儲(chǔ)器采用輪流交替的方 式進(jìn)行數(shù)據(jù)存儲(chǔ)。
如上所述的一種高速智能串口芯片，其中，
上述波特率發(fā)生器產(chǎn)生16倍頻的采樣信號，用于發(fā)送/接收模塊進(jìn)行數(shù)據(jù)的發(fā)送和接收；其中采樣接收信號的頻率是此接收信號被發(fā)送時(shí)頻率的16倍。
如上所述的一種高速智能串口芯片，其中，所述的高速智能串口芯片還包括接收數(shù)據(jù)監(jiān)控存儲(chǔ)器,上述的接收模塊將接收到的數(shù)據(jù)同時(shí)存入接收存儲(chǔ)器和接收數(shù)據(jù)監(jiān)控存儲(chǔ)器；接收數(shù)據(jù)監(jiān)控存儲(chǔ)器的數(shù)據(jù)能夠被單獨(dú)讀取。
如上所述的一種高速智能串口芯片，其中，高速智能串口芯片中的接收模塊在接收串行通訊線由高變低之后開始對起始位、幀頭等進(jìn)行判斷；當(dāng)接收到正確的起始位和幀頭之后，接收模塊啟動(dòng)串行數(shù)據(jù)接收，將幀頭和校驗(yàn)和去掉，并判斷校驗(yàn)和是否與傳來的校驗(yàn)和一致，如果一致將數(shù)據(jù)存入接收接收存儲(chǔ)器和接收數(shù)據(jù)監(jiān)控存儲(chǔ)器，如果不一致將發(fā)出重發(fā)信號，重新接收數(shù)據(jù)。
如上所述的一種高速智能串口芯片，其中，
其中高速智能串口芯片傳輸?shù)臄?shù)據(jù)幀格式如下
權(quán)利要求
1.一種高速智能串口芯片，包括發(fā)送模塊、發(fā)送存儲(chǔ)器、接收模塊、接收存儲(chǔ)器，波特率發(fā)生器；其特征在于發(fā)送存儲(chǔ)器包括一個(gè)8位256K字節(jié)雙口 SRAM存儲(chǔ)器；接收存儲(chǔ)器用于存儲(chǔ)串口接收模塊接收的數(shù)據(jù)；當(dāng)接收存儲(chǔ)器接收一幀數(shù)據(jù)時(shí)，2個(gè)接收存儲(chǔ)器采用輪流交替的方式進(jìn)行數(shù)據(jù)存儲(chǔ)。
2.如權(quán)利要求1所述的一種高速智能串口芯片，其特征在于上述波特率發(fā)生器產(chǎn)生16倍頻的采樣信號，用于發(fā)送/接收模塊進(jìn)行數(shù)據(jù)的發(fā)送和接收；其中采樣接收信號的頻率是此接收信號被發(fā)送時(shí)頻率的16倍。
3.如權(quán)利要求2所述的一種高速智能串口芯片，其特征在于所述的高速智能串口芯片還包括接收數(shù)據(jù)監(jiān)控存儲(chǔ)器，上述的接收模塊將接收到的數(shù)據(jù)同時(shí)存入接收存儲(chǔ)器和接收數(shù)據(jù)監(jiān)控存儲(chǔ)器；接收數(shù)據(jù)監(jiān)控存儲(chǔ)器的數(shù)據(jù)能夠被單獨(dú)讀取。
4.如權(quán)利要求3所述的一種高速智能串口芯片，其特征在于高速智能串口芯片中的接收模塊在接收串行通訊線由高變低之后開始對起始位、幀頭等進(jìn)行判斷；當(dāng)接收到正確的起始位和幀頭之后，接收模塊啟動(dòng)串行數(shù)據(jù)接收，將幀頭和校驗(yàn)和去掉，并判斷校驗(yàn)和是否與傳來的校驗(yàn)和一致，如果一致將數(shù)據(jù)存入接收接收存儲(chǔ)器和接收數(shù)據(jù)監(jiān)控存儲(chǔ)器，如果不一致將發(fā)出重發(fā)信號，重新接收數(shù)據(jù)。
5.如權(quán)利要求4所述的一種高速智能串口芯片，其特征在于其中高速智能串口芯片傳輸?shù)臄?shù)據(jù)幀格式如下
6.如權(quán)利要求5所述的一種高速智能串口芯片，其特征在于默認(rèn)設(shè)定巾貞頭I為55H ;巾貞頭2為AAH。
全文摘要
本發(fā)明屬于數(shù)據(jù)傳輸技術(shù)領(lǐng)域，具體涉及一款高速智能串口芯片。目的是提供一種高速異步智能串行芯片，滿足計(jì)算機(jī)系統(tǒng)中CPU之間的串行通訊、CPU與外設(shè)之間的串行通訊、外設(shè)與外設(shè)之間的串行通訊等領(lǐng)域。包括發(fā)送模塊、發(fā)送存儲(chǔ)器、接收模塊、接收存儲(chǔ)器，波特率發(fā)生器；其中，發(fā)送存儲(chǔ)器包括一個(gè)8位256K字節(jié)雙口SRAM存儲(chǔ)器；接收存儲(chǔ)器用于存儲(chǔ)串口接收模塊接收的數(shù)據(jù)；當(dāng)接收存儲(chǔ)器接收一幀數(shù)據(jù)時(shí)，2個(gè)接收存儲(chǔ)器采用輪流交替的方式進(jìn)行數(shù)據(jù)存儲(chǔ)。本發(fā)明的優(yōu)點(diǎn)是該串口芯片具有全雙工、智能協(xié)議處理、幀頭設(shè)置、信號發(fā)送重置等功能，可以廣泛應(yīng)用于各種計(jì)算機(jī)系統(tǒng)、通訊系統(tǒng)中。
文檔編號G06F13/38GK102999458SQ20111026688
公開日2013年3月27日 申請日期2011年9月9日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者朱天成, 王剛, 朵慧智 申請人:中國航天科工集團(tuán)第三研究院第八三五七研究所