專利名稱：一種高頻智能卡中實(shí)現(xiàn)fdt精確計(jì)時(shí)的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及符合IS0/IEC14443 TYPEA型的高頻智能卡中一種實(shí)現(xiàn)FDT精確計(jì)時(shí)的方法。
背景技術(shù)：
隨著高頻非接觸智能卡的廣泛應(yīng)用，相應(yīng)的各種廠商、型號的智能卡讀卡器也應(yīng)運(yùn)而生，這對于智能卡的兼容性、可靠性方面的要求也就隨之提高，智能卡芯片設(shè)計(jì)時(shí)考慮到對各種不同型號的讀卡器的兼容性需求，就需要在各個(gè)環(huán)節(jié)都要兼顧，其中在高頻IS014443 TYPE A型通信協(xié)議中的FDT參數(shù)對于芯片設(shè)計(jì)是一個(gè)比較關(guān)鍵的參數(shù)，對于提高智能卡相對于各種型號的讀卡器兼容性至關(guān)重要。本文提出了一種可以在高頻智能卡中實(shí)現(xiàn)FDT精確計(jì)時(shí)的方法。

發(fā)明內(nèi)容
本發(fā)明提出了高頻智能卡中IS014443 TYPE A型通信協(xié)議中要求的FDT參數(shù)精確實(shí)現(xiàn)計(jì)數(shù)的一種方法。本發(fā)明方法主要包括了圖I中介紹的幾個(gè)電路功能模塊檢波電路模塊是實(shí)現(xiàn)對智能卡天線信號的檢波、解調(diào)功能，輸出信號PICC_DEM0信號給解調(diào)處理電路模塊、以及FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生模塊。解調(diào)處理模塊對于檢波電路的輸出進(jìn)行處理，輸出解調(diào)數(shù)據(jù)DEM0_DATA。FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生模塊本模塊主要有參考電平選擇開關(guān)，比較器組成，其中兩個(gè)高、低參考電平分別為FDT_REF_H、FDT_REF_L作為比較器的參考電平，DEM0_DATA信號作為參考電平選擇開關(guān)的控制信號，比較器的正端輸入信號為PICC_DEM0，輸出信號為PICC_FDT_DATA、作為FDT計(jì)數(shù)器模塊的計(jì)數(shù)觸發(fā)信號。FDT計(jì)數(shù)模塊產(chǎn)生FDT計(jì)時(shí)完成的標(biāo)志信號FDT，其中此模塊需要外部輸入時(shí)鐘 信號CLK、計(jì)數(shù)起始觸發(fā)信號PICC_FDT_DATA、以及計(jì)數(shù)清零信號DEM0_DATA。本方法中，檢波電路對天線接收信號進(jìn)行解調(diào)，輸出信號PICC_DEM0能夠良好的實(shí)現(xiàn)對天線信號的實(shí)時(shí)跟蹤、解調(diào)，另外為了實(shí)現(xiàn)解調(diào)信號PICC_DEM0能夠符合標(biāo)準(zhǔn)協(xié)議中的規(guī)則標(biāo)準(zhǔn)，由解調(diào)處理模塊對PICC_DEM0進(jìn)行了處理，解調(diào)處理模塊輸出的信號DEM0_DATA相對于PICC_DEM0有一定的延遲，圖2中所示，延遲時(shí)間小于一個(gè)PAUSE寬度；PICC_DEMO信號輸入給FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生模塊，其中FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生模塊中的比較器參考電平在DEM0_DATA為“高”時(shí)選擇FDT_REF_H為參考電平，如圖2中所示，當(dāng)DEM0_DATA為“低”時(shí)選擇FDT_REF_L為參考電平，參考電平的選擇由DEM0_DATA控制選擇開關(guān)來實(shí)現(xiàn)，其中比較器的輸出PICC_FDT_DATA將在天線上PAUSE結(jié)束時(shí)的上升沿由“低”變“高”、如圖2中所示，從而由此上升沿觸發(fā)FDT計(jì)數(shù)器模塊的開始計(jì)數(shù)，其中計(jì)數(shù)器模塊有DEM0_DATA的下降沿觸發(fā)清零，當(dāng)FDT計(jì)數(shù)器模塊計(jì)數(shù)到設(shè)定的參數(shù)后即輸出FDT計(jì)數(shù)完成的標(biāo)志信號，由芯片系統(tǒng)向PCD返回應(yīng)答數(shù)據(jù)。


圖I示意了一種高頻智能卡中FDT精確計(jì)時(shí)的實(shí)現(xiàn)方法的架構(gòu)圖。圖2不意了一種聞?lì)l智能卡中FDT精確計(jì)時(shí)的實(shí)現(xiàn)方法的時(shí)序圖。
具體實(shí)施例方式如圖I所示，檢波模塊對天線包絡(luò)進(jìn)行檢波處理，輸出PICC_DEM0信號，解調(diào)處理模塊對PICC_DEM0信號作進(jìn)一步的濾波、量化、后處理操作，輸出DEM0_DATA，其中DEM0_DATA相對于PICC_DEM0信號的延遲需要控制在一個(gè)PAUSE時(shí)間范圍內(nèi)、即如圖2中所示的 Tdl小于一個(gè)PAUSE寬度，DEM0_DATA的下降沿要產(chǎn)生在PAUSE的中間；如圖I中所標(biāo)注的比較器，其輸出信號PICC_FDT_DATA作為系統(tǒng)FDT計(jì)數(shù)器開始計(jì)數(shù)的觸發(fā)信號、且僅用上升沿來觸發(fā)。比較器的參考電平通過DEM0_DATA信號進(jìn)行選擇，當(dāng)DEM0_DATA信號為“高”時(shí)參考電平選擇FDT_REF_H、當(dāng)DEM0_DATA信號為“低”時(shí)參考電平選擇FDT_REF_L，如此，僅在DEM0_DATA信號為“低”時(shí)降低比較器的參考電平點(diǎn)、提高比較器的比較靈敏度，從而能夠最快的檢測處PAUSE上升沿，實(shí)現(xiàn)FDT計(jì)時(shí)起始點(diǎn)的精確獲取。在PICC_FDT_DATA上升沿產(chǎn)生后、即觸發(fā)FDT計(jì)數(shù)模塊開始計(jì)數(shù)，如果此時(shí)的PAUSE并不是PCD發(fā)送數(shù)據(jù)的最后一個(gè)PAUSE，將會由DEM0_DATA的下降沿對FDT計(jì)數(shù)器進(jìn)行清零處理，從而當(dāng)檢測到PCD發(fā)送的最后一個(gè)PAUSE后，F(xiàn)DT計(jì)數(shù)器才會精確的計(jì)數(shù)到設(shè)定的參數(shù)值、并輸出標(biāo)志信號。如上，即實(shí)現(xiàn)了精確產(chǎn)生FDT計(jì)數(shù)的起始點(diǎn)、并且通過計(jì)數(shù)器實(shí)現(xiàn)了 FDT的精確計(jì)數(shù)。對于以上方法的描述，本領(lǐng)域的技術(shù)人員將理解，本發(fā)明并不限于上述的實(shí)施例，并且不脫離由所附權(quán)利要求書定義的本發(fā)明的范圍，可以做出很多修改和增加。
權(quán)利要求
1.一種高頻智能卡中實(shí)現(xiàn)FDT精確計(jì)時(shí)的電路，其特征在于包括檢波電路、解調(diào)處理電路、FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生電路，F(xiàn)DT計(jì)數(shù)電路，其中 檢波電路對天線包絡(luò)信號進(jìn)行檢波處理，輸出PICC_DEMO信號； 解調(diào)處理電路對PICC_DEMO信號作進(jìn)一步的濾波、量化、后處理操作，輸出解調(diào)數(shù)據(jù)信號 DEMO_DATA ； FDT參數(shù)計(jì)時(shí)起始點(diǎn)產(chǎn)生電路由比較器、選擇開關(guān)、高低參考電平構(gòu)成，選擇開關(guān)由解調(diào)數(shù)據(jù)信號DEMO_DATA控制，輸入端包括高的參考電平FDT_REF_H和低的參考電平FDT_REF_L ;比較器電路正端輸入是檢波電路輸出信號PICC_DEMO，負(fù)端輸入是選擇開關(guān)輸出信號; FDT計(jì)數(shù)電路用于產(chǎn)生FDT計(jì)時(shí)完成的標(biāo)志信號FDT，由比較器輸出信號PICC_FDT_DATA的上升沿觸發(fā)開始計(jì)數(shù)，由DEMO_DATA的下降沿觸發(fā)清零，當(dāng)FDT計(jì)數(shù)電路計(jì)數(shù)到設(shè)定的參數(shù)后即輸出FDT計(jì)時(shí)完成的標(biāo)志信號FDT。
2.如權(quán)利要求I中所述的一種高頻智能卡中實(shí)現(xiàn)FDT精確計(jì)時(shí)的電路,其特征在于解調(diào)數(shù)據(jù)信號DEMO_DATA為“高”時(shí)，比較器負(fù)端是高的參考電平FDT_REF_H，解調(diào)數(shù)據(jù)信號DEMO_DATA為“低”時(shí)，比較器負(fù)端是低的參考電平FDT_REF_L。
全文摘要
為了提高ISO/IEC 14443 TYPEA型高頻非接觸智能卡的兼容性，芯片設(shè)計(jì)需要完全符合或高于協(xié)議中規(guī)定的各個(gè)指標(biāo)，在ISO/IEC 14443 TYPEA型非接智能卡標(biāo)準(zhǔn)中對于FDT(Frame Delay Time)參數(shù)的約束比較嚴(yán)格誤差范圍要求[FDT-1/fc，F(xiàn)DT+0.4us+1/fc]、此處fc＝13.56MHz，對于芯片設(shè)計(jì)實(shí)現(xiàn)有較大的難度。本發(fā)明提供了一種實(shí)現(xiàn)FDT精確計(jì)時(shí)的方法，通過FDT參數(shù)計(jì)時(shí)的精確實(shí)現(xiàn)，可以大大提高卡片與讀卡器的兼容性能。
文檔編號G06K19/077GK102968657SQ201110257248
公開日2013年3月13日 申請日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者馬哲, 劉曉艷, 王小寧, 張建平 申請人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司