專利名稱：數(shù)據(jù)存儲(chǔ)設(shè)備及數(shù)據(jù)計(jì)算方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及計(jì)算機(jī)應(yīng)用技術(shù)領(lǐng)域，特別是涉及數(shù)據(jù)存儲(chǔ)設(shè)備及數(shù)據(jù)計(jì)算方法。
背景技術(shù)：
數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)計(jì)算，是計(jì)算機(jī)的兩項(xiàng)基本功能，在現(xiàn)有的計(jì)算機(jī)體系結(jié)構(gòu)中，存儲(chǔ)和計(jì)算兩項(xiàng)功能是由計(jì)算機(jī)的不同部分完成。其中，數(shù)據(jù)存儲(chǔ)在硬盤(pán)等存儲(chǔ)設(shè)備中，而數(shù)據(jù)計(jì)算是由CPU完成。當(dāng)計(jì)算機(jī)需要進(jìn)行計(jì)算操作時(shí)，首先需要將數(shù)據(jù)從存儲(chǔ)設(shè)備讀取到內(nèi)存中，然后再將數(shù)據(jù)從內(nèi)存讀取到CPU中進(jìn)行計(jì)算，計(jì)算完成后，先將計(jì)算結(jié)果寫(xiě)入內(nèi)存，然后再將計(jì)算結(jié)果從內(nèi)存中寫(xiě)入存儲(chǔ)設(shè)備。根據(jù)以上描述可知，在一次完整的計(jì)算流程中，至少需要經(jīng)歷兩次內(nèi)存與存儲(chǔ)設(shè)備之間的數(shù)據(jù)傳輸。參見(jiàn)圖1所示，在現(xiàn)有的計(jì)算機(jī)體系結(jié)構(gòu)中，內(nèi)存與存儲(chǔ)設(shè)備之間的數(shù)據(jù)傳輸是通過(guò)IO總線(輸入輸出總線，例如PCIE總線、SATA總線等)實(shí)現(xiàn)的，相對(duì)于CPU 與內(nèi)存之間的內(nèi)存總線而言，IO總線的傳輸速率較低，成為系統(tǒng)的傳輸瓶頸，為了完成一次計(jì)算，需要多次使用低速的IO總線傳輸數(shù)據(jù)，造成很大的數(shù)據(jù)時(shí)延，從而影響系統(tǒng)整體的處理效率。

發(fā)明內(nèi)容
為解決上述技術(shù)問(wèn)題，本申請(qǐng)實(shí)施例提供一種數(shù)據(jù)存儲(chǔ)設(shè)備及數(shù)據(jù)計(jì)算方法，以提高計(jì)算機(jī)進(jìn)行計(jì)算時(shí)的處理效率，技術(shù)方案如下一種數(shù)據(jù)存儲(chǔ)設(shè)備，該設(shè)備包括計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)；所述讀寫(xiě)控制模塊，用于根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊，其中，數(shù)據(jù)在所述讀寫(xiě)控制模塊與所述計(jì)算模塊之間以片內(nèi)方式進(jìn)行傳輸；所述計(jì)算模塊，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)^ ο在本申請(qǐng)的一種實(shí)施方式中，所述讀寫(xiě)控制模塊，還用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求， 對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理。在本申請(qǐng)的一種實(shí)施方式中，所述讀寫(xiě)控制模塊，包括請(qǐng)求接收單元，用于接收系統(tǒng)CPU發(fā)送的數(shù)據(jù)計(jì)算請(qǐng)求；源數(shù)據(jù)讀取控制單元，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，從所述存儲(chǔ)介質(zhì)中讀取源數(shù)據(jù)；源數(shù)據(jù)發(fā)送控制單元，用于將所述源數(shù)據(jù)讀取單元讀取的源數(shù)據(jù)，發(fā)送至所述計(jì)算模塊。在本申請(qǐng)的一種實(shí)施方式中，所述讀寫(xiě)控制模塊，還包括第一計(jì)算結(jié)果處理單元，用于將所述計(jì)算模塊的計(jì)算結(jié)果返回給所述系統(tǒng)CPU。在本申請(qǐng)的一種實(shí)施方式中，所述讀寫(xiě)控制模塊，還包括
第二計(jì)算結(jié)果處理單元，用于將所述計(jì)算模塊的計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。在本申請(qǐng)的一種實(shí)施方式中，所述計(jì)算模塊，包括以下一種或多種計(jì)算功能單元， 以完成不同類型的運(yùn)算操作算數(shù)單元、過(guò)濾單元、排序單元、歸并單元。在本申請(qǐng)的一種實(shí)施方式中，所述計(jì)算模塊與所述讀寫(xiě)控制模塊為同一 FPGA芯片中的不同邏輯單元。在本申請(qǐng)的一種實(shí)施方式中，所述計(jì)算模塊與所述讀寫(xiě)控制模塊為同一 ASIC/S0C芯片中的不同處理核心。一種數(shù)據(jù)計(jì)算方法，所述方法數(shù)據(jù)存儲(chǔ)設(shè)備中實(shí)現(xiàn)，所述數(shù)據(jù)存儲(chǔ)設(shè)備包括計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)，所述方法包括讀寫(xiě)控制模塊根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊；計(jì)算模塊根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果；其中，所述計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)位于相同的數(shù)據(jù)存儲(chǔ)設(shè)備中，數(shù)據(jù)在所述讀寫(xiě)控制模塊與所述計(jì)算模塊之間以片內(nèi)方式進(jìn)行傳輸。在本申請(qǐng)的一種實(shí)施方式中，上述方法還包括所述讀寫(xiě)控制模塊根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理。在本申請(qǐng)的一種實(shí)施方式中，所述將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊包括從所述存儲(chǔ)介質(zhì)中讀取源數(shù)據(jù)；將所讀取的源數(shù)據(jù)發(fā)送至所述計(jì)算模塊。在本申請(qǐng)的一種實(shí)施方式中，所述對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理，包括將所述計(jì)算模塊的計(jì)算結(jié)果返回給所述系統(tǒng)CPU。在本申請(qǐng)的一種實(shí)施方式中，所述對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理，包括將所述計(jì)算模塊的計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。在本申請(qǐng)的一種實(shí)施方式中，所述對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，包括以下一種或多種計(jì)算方式算數(shù)計(jì)算、過(guò)濾計(jì)算、排序計(jì)算、歸并計(jì)算。本申請(qǐng)實(shí)施例所提供的技術(shù)方案，在數(shù)據(jù)存儲(chǔ)設(shè)備中集成計(jì)算模塊，從而使得計(jì)算功能可以在存儲(chǔ)設(shè)備內(nèi)部實(shí)現(xiàn)，不需要經(jīng)過(guò)低速IO總線，而在存儲(chǔ)設(shè)備內(nèi)部，讀寫(xiě)控制模塊與計(jì)算模塊之間可以進(jìn)行高速片內(nèi)數(shù)據(jù)傳輸，這樣可以顯著降低數(shù)據(jù)傳輸時(shí)延，提高
計(jì)算處理效率。此外，本申請(qǐng)所提供的方案，在對(duì)存儲(chǔ)設(shè)備中的數(shù)據(jù)進(jìn)行計(jì)算時(shí)，不需要使用系統(tǒng) CPU，僅需要在某些情況下，將計(jì)算結(jié)果通過(guò)IO總線傳輸至系統(tǒng)CPU，因此大大減少了 IO帶寬資源和CPU資源的占用，這些節(jié)省出來(lái)的IO帶寬資源和CPU資源可以供系統(tǒng)的其他應(yīng)用使用，從而能夠在整體上提高系統(tǒng)的處理效率。


為了更清楚地說(shuō)明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本申請(qǐng)中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)計(jì)算示意圖；圖2為現(xiàn)有技術(shù)計(jì)算過(guò)程數(shù)據(jù)傳輸流程示意圖；圖3為本申請(qǐng)實(shí)施例數(shù)據(jù)存儲(chǔ)設(shè)備的結(jié)構(gòu)示意圖；圖4為本申請(qǐng)實(shí)施例讀寫(xiě)控制模塊的結(jié)構(gòu)示意圖；圖5為本申請(qǐng)實(shí)施例數(shù)據(jù)計(jì)算請(qǐng)求命令格式的示意圖；圖6為本申請(qǐng)實(shí)施例讀寫(xiě)控制模塊的另一種結(jié)構(gòu)示意圖；圖7為本申請(qǐng)數(shù)據(jù)存儲(chǔ)設(shè)備一種硬件架構(gòu)示意圖；圖8為本申請(qǐng)實(shí)施例計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)計(jì)算示意圖；圖9為本申請(qǐng)實(shí)施例數(shù)據(jù)計(jì)算方法的流程示意圖；圖10為本申請(qǐng)實(shí)施例數(shù)據(jù)計(jì)算方法的另一種流程示意圖；圖11為本申請(qǐng)實(shí)施例計(jì)算過(guò)程數(shù)據(jù)傳輸流程示意圖。
具體實(shí)施例方式為了使本領(lǐng)域技術(shù)人員更好地理解本申請(qǐng)方案，下面首先對(duì)相關(guān)的現(xiàn)有技術(shù)方案進(jìn)行簡(jiǎn)單說(shuō)明在圖1所示的現(xiàn)有計(jì)算機(jī)體系結(jié)構(gòu)下，一次典型的計(jì)算過(guò)程，需要涉及以下幾個(gè)步驟，參見(jiàn)圖2所示1)系統(tǒng)CPU通過(guò)低速IO總線向數(shù)據(jù)存儲(chǔ)設(shè)備發(fā)送數(shù)據(jù)計(jì)算請(qǐng)求；2)數(shù)據(jù)存儲(chǔ)設(shè)備接收到數(shù)據(jù)計(jì)算請(qǐng)求后，先將計(jì)算需要用到的源數(shù)據(jù)從存儲(chǔ)介質(zhì)中讀取到讀寫(xiě)控制器中，本步驟中，數(shù)據(jù)是在數(shù)據(jù)存儲(chǔ)設(shè)備內(nèi)部進(jìn)行傳輸；3)源數(shù)據(jù)通過(guò)低速IO總線從讀寫(xiě)控制器將傳送至內(nèi)存；4)源數(shù)據(jù)通過(guò)高速內(nèi)存總線從內(nèi)存?zhèn)魉椭罜PU ；5) CPU對(duì)源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果；6)計(jì)算結(jié)果通過(guò)高速內(nèi)存總線從CPU傳送至內(nèi)存；7)計(jì)算結(jié)果通過(guò)低速IO總線從內(nèi)存?zhèn)魉椭翑?shù)據(jù)存儲(chǔ)設(shè)備的讀寫(xiě)控制器；8)計(jì)算結(jié)果從讀寫(xiě)控制器寫(xiě)回存儲(chǔ)介質(zhì)，本步驟中，數(shù)據(jù)是在數(shù)據(jù)存儲(chǔ)設(shè)備內(nèi)部進(jìn)行傳輸?？梢?jiàn)，在上述計(jì)算過(guò)程中，共涉及內(nèi)存總線傳輸、IO總線傳輸和存儲(chǔ)設(shè)備內(nèi)部傳輸三種方式，其中以內(nèi)存總線傳輸方式的速率最快，而存儲(chǔ)設(shè)備內(nèi)部傳輸?shù)乃俾室裁黠@高于外部傳輸也即IO總線傳輸?shù)乃俾?，因此，IO總線傳輸?shù)牡退俾食蔀榱苏麄€(gè)系統(tǒng)的瓶頸。此外，在上述計(jì)算過(guò)程中，共需要經(jīng)過(guò)三次IO總線傳輸，對(duì)應(yīng)于步驟1)、步驟3)和步驟7)。發(fā)明人在研究過(guò)程中又發(fā)現(xiàn)以下幾點(diǎn)問(wèn)題首先，步驟1)需要傳輸?shù)膬H是一條指令，所涉及的數(shù)據(jù)量較小；
其次，在大部分應(yīng)用中，步驟7)中計(jì)算結(jié)果的數(shù)據(jù)量都遠(yuǎn)小于步驟幻中源數(shù)據(jù)的數(shù)據(jù)量；再次，在某些應(yīng)用中，可能并不需要將計(jì)算結(jié)果寫(xiě)回存儲(chǔ)設(shè)備，因此不需要執(zhí)行步驟7)和步驟8)。綜上所述，將大量的源數(shù)據(jù)從存儲(chǔ)設(shè)備通過(guò)低速IO總線傳輸?shù)絻?nèi)存這一步驟，對(duì)系統(tǒng)的計(jì)算效率影響程度最高。為解決以上技術(shù)問(wèn)題，本申請(qǐng)實(shí)施例提供一種數(shù)據(jù)存儲(chǔ)設(shè)備及數(shù)據(jù)計(jì)算方法，將計(jì)算模塊集成在存儲(chǔ)設(shè)備中，代替系統(tǒng)CPU完成計(jì)算任務(wù)，讀寫(xiě)控制模塊與計(jì)算模塊之間可以進(jìn)行高速片內(nèi)數(shù)據(jù)傳輸，而不需要經(jīng)過(guò)低速IO總線，從而提高計(jì)算處理的效率。為了使本領(lǐng)域技術(shù)人員更好地理解本申請(qǐng)中的技術(shù)方案，下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本申請(qǐng)保護(hù)的范圍。首先對(duì)本申請(qǐng)實(shí)施例所提供的一種數(shù)據(jù)存儲(chǔ)設(shè)備進(jìn)行說(shuō)明，圖3所示為該設(shè)備的結(jié)構(gòu)示意圖，其包括以下組成部分計(jì)算模塊110、讀寫(xiě)控制模塊120和存儲(chǔ)介質(zhì)130。讀寫(xiě)控制模塊120，用于根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將存儲(chǔ)介質(zhì)130中的源數(shù)據(jù)傳輸至計(jì)算模塊110，其中，數(shù)據(jù)在所述讀寫(xiě)控制模塊120與所述計(jì)算模塊110之間以片內(nèi)方式進(jìn)行傳輸；計(jì)算模塊110，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)^ ο計(jì)算模塊110得到計(jì)算結(jié)果之后，可以根據(jù)具體數(shù)據(jù)計(jì)算請(qǐng)求的具體需要，對(duì)計(jì)算結(jié)果進(jìn)行分配處理，例如將計(jì)算結(jié)果返回給系統(tǒng)CPU，或者寫(xiě)入存儲(chǔ)介質(zhì)。現(xiàn)有的數(shù)據(jù)存儲(chǔ)設(shè)備，一般是由讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)組成，與現(xiàn)有技術(shù)相比， 本申請(qǐng)實(shí)施例所提供的數(shù)據(jù)存儲(chǔ)設(shè)備中增加了計(jì)算模塊110，使得計(jì)算功能可以在存儲(chǔ)設(shè)備內(nèi)部實(shí)現(xiàn)。本申請(qǐng)?zhí)峁┑募夹g(shù)方案，計(jì)算和存儲(chǔ)是融合在一起的，計(jì)算和讀寫(xiě)控制功能集成在同一個(gè)硬件設(shè)備中。當(dāng)然，在實(shí)際的硬件設(shè)計(jì)實(shí)現(xiàn)中，計(jì)算模塊110和計(jì)算模塊110并不需要有明確的物理劃分界限。例如在基于FPGA的存儲(chǔ)設(shè)備中，單個(gè)FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)芯片中可以劃分一部分邏輯單元用作讀寫(xiě)控制，一部分邏輯單元實(shí)現(xiàn)通用計(jì)算。在基于ASIC/S0C(特殊應(yīng)用集成電路/片上系統(tǒng))的存儲(chǔ)設(shè)備中，某些cpu核心可以作為讀寫(xiě)控制器，某些cpu核心可以為通用計(jì)算服務(wù)。這樣，讀寫(xiě)控制模塊120和計(jì)算模塊110之間的數(shù)據(jù)傳輸在片內(nèi)完成，可以根據(jù)需求自定義總線位寬、頻率等傳輸參數(shù)，而且傳輸協(xié)議非常簡(jiǎn)單，也不需要額外的校驗(yàn)和握手機(jī)制，從而能夠有效提高傳輸效率和降低傳輸時(shí)延。相應(yīng)地，與現(xiàn)有存儲(chǔ)設(shè)備中的讀寫(xiě)控制模塊相比，本申請(qǐng)實(shí)施例中的讀寫(xiě)控制模塊120除了能夠?qū)崿F(xiàn)基本的對(duì)存儲(chǔ)介質(zhì)130的讀寫(xiě)控制功能外，還提供存儲(chǔ)介質(zhì)130與計(jì)算模塊110之間的數(shù)據(jù)傳輸功能。圖4所示為讀寫(xiě)控制模塊120的一種具體的結(jié)構(gòu)示意圖，其包括以下組成部分請(qǐng)求接收單元121、源數(shù)據(jù)讀取控制單元122，源數(shù)據(jù)發(fā)送控制單元123，以下分別進(jìn)行介紹。請(qǐng)求接收單元121，用于接收系統(tǒng)CPU發(fā)送的數(shù)據(jù)計(jì)算請(qǐng)求；
與現(xiàn)有讀寫(xiě)控制模塊相比，本申請(qǐng)實(shí)施例中的讀寫(xiě)控制模塊120除了需要處理基本的讀、寫(xiě)、擦除等操作外，還需要處理數(shù)據(jù)計(jì)算請(qǐng)求，圖5示出了一種數(shù)據(jù)計(jì)算請(qǐng)求的命令格式示意圖，該命令中包括6個(gè)字段，分別是初始地址、數(shù)據(jù)長(zhǎng)度、數(shù)據(jù)格式、計(jì)算類型、 目的地址、參數(shù)區(qū)，各個(gè)字段的具體解釋如下初始地址用來(lái)描述源數(shù)據(jù)的初始地址，典型占用48bit ；數(shù)據(jù)長(zhǎng)度用來(lái)描述源數(shù)據(jù)的長(zhǎng)度，典型占用48bit ；數(shù)據(jù)格式用來(lái)描述數(shù)據(jù)格式，例如是int型，還是float型，double型或者byte 型等等，典型占用Sbit ；計(jì)算類型用來(lái)描述計(jì)算的類型，例如加，減，乘，除，求最大，最小，merge, filter 等等，計(jì)算類型還可以而用來(lái)描述計(jì)算結(jié)果需不需要保存到存儲(chǔ)介質(zhì)和需不需要返回到系統(tǒng)CPU，典型占用16bit ；目的地址用來(lái)描述在存儲(chǔ)介質(zhì)保存計(jì)算結(jié)果的目的地址，典型占用40bit。參數(shù)區(qū)用來(lái)攜帶一些計(jì)算用到的參數(shù)，典型占用128bit。當(dāng)然，以上僅是一種數(shù)據(jù)計(jì)算請(qǐng)求的具體命令格式，并不夠成對(duì)本申請(qǐng)方案的限定，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際需求對(duì)命令格式進(jìn)行修改，例如增減字段、調(diào)整字段的占用比特等等。源數(shù)據(jù)讀取控制單元122，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，從存儲(chǔ)介質(zhì)130中讀取源數(shù)據(jù)；源數(shù)據(jù)讀取控制單元122可以根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求命令中的“初始地址”字段，從存儲(chǔ)介質(zhì)130的相應(yīng)地址中讀取數(shù)據(jù)，在這一過(guò)程中，數(shù)據(jù)是從存儲(chǔ)介質(zhì)向控制芯片傳輸。源數(shù)據(jù)發(fā)送控制單元123，用于將源數(shù)據(jù)讀取單元122讀取的源數(shù)據(jù)，發(fā)送至計(jì)算模塊110。源數(shù)據(jù)發(fā)送控制單元123將源數(shù)據(jù)讀取單元122讀取到的源數(shù)據(jù)，進(jìn)一步發(fā)送至計(jì)算模塊110，由于計(jì)算模塊110和讀寫(xiě)控制模塊120在物理上是集成在一起的，因此，在這一過(guò)程中，數(shù)據(jù)是在片內(nèi)進(jìn)行高速傳輸。計(jì)算模塊110的作用是根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求的內(nèi)容，對(duì)讀寫(xiě)控制模塊120傳輸過(guò)來(lái)的數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果。根據(jù)具體的計(jì)算需求，可以在計(jì)算模塊110中設(shè)置一種或多種計(jì)算功能單元，以完成不同類型的運(yùn)算操作，例如算數(shù)單元、過(guò)濾單元、排序單元、歸并單元等等，在本申請(qǐng)實(shí)施例中，對(duì)此并不需要進(jìn)行限定。計(jì)算模塊110得到計(jì)算結(jié)果之后，將計(jì)算結(jié)果返回給讀寫(xiě)控制模塊120，讀寫(xiě)控制模塊120可以根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求命令中的“計(jì)算類型”字段，對(duì)計(jì)算結(jié)果進(jìn)行分配，包括將計(jì)算結(jié)果保存到存儲(chǔ)介質(zhì)和將計(jì)算結(jié)果返回到系統(tǒng)CPU。參見(jiàn)圖6所示，本申請(qǐng)實(shí)施例所提供的讀寫(xiě)控制模塊120還可以進(jìn)一步包括以下組成部分第一計(jì)算結(jié)果處理單元124，用于將所述計(jì)算模塊的計(jì)算結(jié)果返回給所述系統(tǒng) CPU。如果需要將計(jì)算結(jié)果返回給系統(tǒng)CPU，那么在這一過(guò)程中，數(shù)據(jù)仍需要經(jīng)過(guò)低速IO總線進(jìn)行傳輸，但是相對(duì)于源數(shù)據(jù)而言，計(jì)算結(jié)果的數(shù)據(jù)量一般較小，所以對(duì)系統(tǒng)整體的影響也并不會(huì)很明顯。第二計(jì)算結(jié)果處理單元125，用于將所述計(jì)算模塊的計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。 在這一過(guò)程中，數(shù)據(jù)從芯片傳輸至存儲(chǔ)介質(zhì)，盡管無(wú)法達(dá)到片內(nèi)傳輸?shù)母咝阅?，但是作為存?chǔ)設(shè)備內(nèi)部的傳輸方式，其性能仍然要高于IO總線的傳輸方式。在本申請(qǐng)實(shí)施例所提供的存儲(chǔ)設(shè)備中，存儲(chǔ)介質(zhì)130作為數(shù)據(jù)存儲(chǔ)設(shè)備中的數(shù)據(jù)載體，并且接收讀寫(xiě)控制模塊120的讀寫(xiě)操作。在本申請(qǐng)實(shí)施例中，并不需要對(duì)數(shù)據(jù)存儲(chǔ)設(shè)備的具體形式進(jìn)行限定，相應(yīng)地，作為數(shù)據(jù)存放載體的存儲(chǔ)介質(zhì)130也可以有多種形式，例如機(jī)械硬盤(pán)中的中的鋁合金或玻璃盤(pán)片，固態(tài)硬盤(pán)中的非易失性閃存(flash)芯片等等， 可以理解的，不同類型的數(shù)據(jù)存儲(chǔ)設(shè)備，其讀寫(xiě)控制模塊自身已經(jīng)提供了對(duì)相應(yīng)存儲(chǔ)介質(zhì)的讀寫(xiě)和運(yùn)行機(jī)制，本申請(qǐng)方案與現(xiàn)有技術(shù)的區(qū)別在于讀寫(xiě)控制模塊120進(jìn)一步提供存儲(chǔ)介質(zhì)130與計(jì)算模塊110之間的數(shù)據(jù)傳輸功能，因此存儲(chǔ)介質(zhì)形式的不同并不會(huì)影響本申請(qǐng)方案的實(shí)現(xiàn)。圖7為本申請(qǐng)實(shí)施例數(shù)據(jù)存儲(chǔ)設(shè)備的一種具體硬件架構(gòu)示意圖，其中，存儲(chǔ)介質(zhì) 130為Nand flash芯片，讀寫(xiě)控制器120和計(jì)算模塊110集成在同一個(gè)FPGA芯片中，讀寫(xiě)控制器120除了負(fù)責(zé)對(duì)flash芯片的基本讀寫(xiě)操作之外，還包括多條flash channel，每個(gè) flash channel有一個(gè)獨(dú)立channel eingine，實(shí)現(xiàn)計(jì)算模塊110與flash芯片間的數(shù)據(jù)傳輸。計(jì)算模塊110中包括算術(shù)，過(guò)濾，排序，歸并等計(jì)算單元，在具體的實(shí)現(xiàn)過(guò)程中，用戶可以靈活擴(kuò)展或者縮減計(jì)算單元的類型?；诒旧暾?qǐng)方案的具體硬件實(shí)現(xiàn)，計(jì)算模塊相對(duì)于CPU計(jì)算還有兩個(gè)優(yōu)勢(shì)高效率和低功耗。例如基于FPGA的計(jì)算模塊，可以針對(duì)某種計(jì)算模型訂制計(jì)算單元，例如針對(duì)浮點(diǎn)對(duì)數(shù)的運(yùn)算，CPU需要數(shù)百個(gè)cycle才能完成，而FPGA上能設(shè)計(jì)出硬件浮點(diǎn)計(jì)算器，只需要幾個(gè)cycle就能完成。FPGA上的計(jì)算引擎并發(fā)度更高，例如可以實(shí)現(xiàn)32路或者更高的 SIMD，對(duì)應(yīng)大批量的數(shù)據(jù)處理尤其適合。另外，F(xiàn)PGA的功耗要低于系統(tǒng)CPU的功耗，把計(jì)算工作從CPU遷移到數(shù)據(jù)存儲(chǔ)設(shè)備內(nèi)部計(jì)算模塊，一方面是降低了 IO總線的數(shù)據(jù)傳輸功耗， 另一方面也降低了 CPU的計(jì)算功耗。圖8所示為本申請(qǐng)實(shí)施例的一種系統(tǒng)架構(gòu)圖，與圖1相比，在數(shù)據(jù)存儲(chǔ)設(shè)備的內(nèi)部集成了計(jì)算模塊，而使得計(jì)算功能可以在存儲(chǔ)設(shè)備內(nèi)部實(shí)現(xiàn)，不需要經(jīng)過(guò)低速的SATA或 PCIE總線。而在存儲(chǔ)設(shè)備內(nèi)部，讀寫(xiě)控制模塊與計(jì)算模塊之間可以進(jìn)行片內(nèi)數(shù)據(jù)傳輸，由于片內(nèi)傳輸方式可以根據(jù)需求自定義總線位寬、頻率等傳輸參數(shù)，而且傳輸協(xié)議非常簡(jiǎn)單，也不需要額外的校驗(yàn)和握手機(jī)制，從而能夠有效提高傳輸效率和降低傳輸時(shí)延，提高計(jì)算處理效率。為了描述的方便，描述以上裝置時(shí)以功能分為各種單元分別描述。當(dāng)然，在實(shí)施本申請(qǐng)時(shí)可以把各單元的功能在同一個(gè)或多個(gè)軟件和/或硬件中實(shí)現(xiàn)。以上所描述的裝置及系統(tǒng)實(shí)施例僅僅是示意性的，其中所述作為分離部件說(shuō)明的單元可以是或者也可以不是物理上分開(kāi)的，作為單元顯示的部件可以是或者也可以不是物理單元，可以根據(jù)實(shí)際的需要選擇其中的部分或者全部模塊來(lái)實(shí)現(xiàn)本實(shí)施例方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動(dòng)的情況下，即可以理解并實(shí)施。應(yīng)用于上述的數(shù)據(jù)存儲(chǔ)設(shè)備，本申請(qǐng)實(shí)施例還提供一種數(shù)據(jù)計(jì)算方法，參見(jiàn)圖9 所示，包括以下步驟S201讀寫(xiě)控制模塊根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊；與現(xiàn)有存儲(chǔ)設(shè)備中的讀寫(xiě)控制模塊相比，本申請(qǐng)實(shí)施例中的讀寫(xiě)控制模塊除了能
9夠?qū)崿F(xiàn)基本的對(duì)存儲(chǔ)介質(zhì)的讀寫(xiě)控制功能外，還提供存儲(chǔ)介質(zhì)與計(jì)算模塊之間的數(shù)據(jù)傳輸功能。本步驟的具體實(shí)現(xiàn)，可以包括以下的子步驟SlOla，讀寫(xiě)控制模塊接收系統(tǒng)CPU發(fā)送的數(shù)據(jù)計(jì)算請(qǐng)求；與現(xiàn)有讀寫(xiě)控制模塊相比，本申請(qǐng)實(shí)施例中的讀寫(xiě)控制模塊120除了需要處理基本的讀、寫(xiě)、擦除等操作外，還需要處理數(shù)據(jù)計(jì)算請(qǐng)求，圖5示出了一種數(shù)據(jù)計(jì)算請(qǐng)求的命令格式示意圖，其中各個(gè)字段的含義請(qǐng)參見(jiàn)前面實(shí)施例的描述，這里不再重復(fù)說(shuō)明。SlOlb，根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，從存儲(chǔ)介質(zhì)中讀取源數(shù)據(jù)；讀寫(xiě)控制模塊可以根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求命令中的“初始地址”字段，從存儲(chǔ)介質(zhì)的相應(yīng)地址中讀取數(shù)據(jù)，在這一過(guò)程中，數(shù)據(jù)是從存儲(chǔ)介質(zhì)向控制芯片傳輸。SlOlc，將源數(shù)據(jù)讀取單元2讀取的源數(shù)據(jù)，發(fā)送至計(jì)算模塊。讀寫(xiě)控制模塊將S IOlb中讀取到的源數(shù)據(jù)，進(jìn)一步發(fā)送至計(jì)算模塊，由于計(jì)算模塊和讀寫(xiě)控制模塊在物理上是集成在一起的，因此，在這一過(guò)程中，數(shù)據(jù)是在片內(nèi)進(jìn)行高速傳輸。S202計(jì)算模塊根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果；計(jì)算模塊的作用是根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求的內(nèi)容，對(duì)讀寫(xiě)控制模塊傳輸過(guò)來(lái)的數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果。根據(jù)具體的計(jì)算需求，可以在計(jì)算模塊中設(shè)置一種或多種計(jì)算功能單元，以完成不同類型的運(yùn)算操作，例如算數(shù)單元、過(guò)濾單元、排序單元、歸并單元等等，在本申請(qǐng)實(shí)施例中，對(duì)此并不需要進(jìn)行限定。參見(jiàn)圖10所示，在本申請(qǐng)的另一個(gè)實(shí)施例中，在步驟S203，計(jì)算模塊得到計(jì)算結(jié)果之后，將計(jì)算結(jié)果返回給讀寫(xiě)控制模塊，讀寫(xiě)控制模塊可以根據(jù)數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)計(jì)算結(jié)果進(jìn)行分配，分配方式可以包括以下兩種a)將計(jì)算結(jié)果返回給所述系統(tǒng)CPU。如果需要將計(jì)算結(jié)果返回給系統(tǒng)CPU，那么在這一過(guò)程中，數(shù)據(jù)仍需要經(jīng)過(guò)低速 IO總線進(jìn)行傳輸，但是相對(duì)于源數(shù)據(jù)而言，計(jì)算結(jié)果的數(shù)據(jù)量一般較小，所以對(duì)系統(tǒng)整體的影響也并不會(huì)很明顯。b)將計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。在這一過(guò)程中，數(shù)據(jù)從芯片傳輸至存儲(chǔ)介質(zhì)，盡管無(wú)法達(dá)到片內(nèi)傳輸?shù)母咝阅?，但是作為存?chǔ)設(shè)備內(nèi)部的傳輸方式，其性能仍然要高于IO總線的傳輸方式。相應(yīng)于圖2所示，應(yīng)用本申請(qǐng)所提供的技術(shù)方案后，一次典型的計(jì)算過(guò)程，需要涉及以下幾個(gè)步驟，參見(jiàn)圖11所示1)系統(tǒng)CPU通過(guò)低速IO總線向數(shù)據(jù)存儲(chǔ)設(shè)備發(fā)送數(shù)據(jù)計(jì)算請(qǐng)求；本步驟與現(xiàn)有技術(shù)相同2)數(shù)據(jù)存儲(chǔ)設(shè)備接收到數(shù)據(jù)計(jì)算請(qǐng)求后，先將計(jì)算需要用到的源數(shù)據(jù)從存儲(chǔ)介質(zhì)中讀取到讀寫(xiě)控制器中，本步驟中，數(shù)據(jù)是在數(shù)據(jù)存儲(chǔ)設(shè)備內(nèi)部進(jìn)行傳輸，與現(xiàn)有技術(shù)相同；3)源數(shù)據(jù)通過(guò)片內(nèi)傳輸方式，傳送至計(jì)算模塊，4)計(jì)算模塊對(duì)源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果；5)計(jì)算結(jié)果通過(guò)片內(nèi)傳輸方式從計(jì)算模塊傳送至讀寫(xiě)控制器；
6)計(jì)算結(jié)果從讀寫(xiě)控制器傳送至系統(tǒng)CPU，本步驟中，數(shù)據(jù)需要通過(guò)低速IO總線進(jìn)行傳輸，但是數(shù)據(jù)量較小，而且本步驟在某些情況下不需要執(zhí)行。7)計(jì)算結(jié)果從讀寫(xiě)控制器寫(xiě)回存儲(chǔ)介質(zhì)，本步驟中，數(shù)據(jù)是在數(shù)據(jù)存儲(chǔ)設(shè)備內(nèi)部進(jìn)行傳輸，與現(xiàn)有技術(shù)相同，且本步驟在某些情況下不需要執(zhí)行。可見(jiàn)，在本申請(qǐng)方案的計(jì)算過(guò)程中，大量的源數(shù)據(jù)不需要經(jīng)過(guò)低速IO總線傳輸至系統(tǒng)CPU，取而代之的是高速的片內(nèi)傳輸方式。如果計(jì)算結(jié)果不需要返回系統(tǒng)CPU，那么僅有步驟1)的傳輸指令需要經(jīng)過(guò)低速IO總線，但是其數(shù)據(jù)量非常小。即便計(jì)算結(jié)果需要返回系統(tǒng)CPU，相對(duì)于源數(shù)據(jù)而言，計(jì)算結(jié)果的數(shù)據(jù)量也明顯變小，所以不會(huì)對(duì)系統(tǒng)整體造成過(guò)大影響。此外，本申請(qǐng)所提供的方案，在對(duì)存儲(chǔ)設(shè)備中的數(shù)據(jù)進(jìn)行計(jì)算時(shí)，不需要使用系統(tǒng) CPU，僅需要在某些情況下，將計(jì)算結(jié)果通過(guò)IO總線傳輸至系統(tǒng)CPU，因此大大減少了 IO帶寬資源和CPU資源的占用，這些節(jié)省出來(lái)的IO帶寬資源和CPU資源可以供系統(tǒng)的其他應(yīng)用使用，從而能夠在整體上提高系統(tǒng)的處理效率。本申請(qǐng)技術(shù)方案，可以適用于多種具體業(yè)務(wù)。以傳統(tǒng)數(shù)據(jù)塊業(yè)務(wù)為例，這些業(yè)務(wù)需要對(duì)數(shù)據(jù)進(jìn)行操作，例如在一列數(shù)據(jù)里面查詢，找最大值，求平均等，在傳統(tǒng)計(jì)算機(jī)體現(xiàn)架構(gòu)里面，需要把整列數(shù)據(jù)搬到內(nèi)存，然后完成計(jì)算。而應(yīng)用本申請(qǐng)技術(shù)方案，只需要系統(tǒng) CPU發(fā)起計(jì)算請(qǐng)求，然后由數(shù)據(jù)存儲(chǔ)設(shè)備的讀寫(xiě)控制器從介質(zhì)里面讀出數(shù)據(jù)，交由片內(nèi)的計(jì)算模塊完成計(jì)算，向系統(tǒng)CPU返回?cái)?shù)據(jù)量很小的計(jì)算結(jié)果就可以。再以在互聯(lián)網(wǎng)應(yīng)用業(yè)務(wù)為例，其需要對(duì)大批量的數(shù)據(jù)做合并，排序等操作，應(yīng)用本申請(qǐng)技術(shù)方案，不需要把大批量的源數(shù)據(jù)通過(guò)低速IO傳輸?shù)絻?nèi)存，而是直接在控制器片內(nèi)就完成了計(jì)算。通過(guò)以上的實(shí)施方式的描述可知，本領(lǐng)域的技術(shù)人員可以清楚地了解到本申請(qǐng)可借助軟件加必需的通用硬件平臺(tái)的方式來(lái)實(shí)現(xiàn)?；谶@樣的理解，本申請(qǐng)的技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在存儲(chǔ)介質(zhì)中，如ROM/RAM、磁碟、光盤(pán)等，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備 (可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本申請(qǐng)各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。以上所述僅是本申請(qǐng)的具體實(shí)施方式
，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本申請(qǐng)?jiān)淼那疤嵯?，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。
權(quán)利要求
1.一種數(shù)據(jù)存儲(chǔ)設(shè)備，該設(shè)備包括計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)；所述讀寫(xiě)控制模塊，用于根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊，其中，數(shù)據(jù)在所述讀寫(xiě)控制模塊與所述計(jì)算模塊之間以片內(nèi)方式進(jìn)行傳輸；所述計(jì)算模塊，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述讀寫(xiě)控制模塊，還用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述讀寫(xiě)控制模塊，包括 請(qǐng)求接收單元，用于接收系統(tǒng)CPU發(fā)送的數(shù)據(jù)計(jì)算請(qǐng)求；源數(shù)據(jù)讀取控制單元，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，從所述存儲(chǔ)介質(zhì)中讀取源數(shù)據(jù)； 源數(shù)據(jù)發(fā)送控制單元，用于將所述源數(shù)據(jù)讀取單元讀取的源數(shù)據(jù)，發(fā)送至所述計(jì)算模塊。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其特征在于，所述讀寫(xiě)控制模塊，還包括 第一計(jì)算結(jié)果處理單元，用于將所述計(jì)算模塊的計(jì)算結(jié)果返回給所述系統(tǒng)CPU。
5.根據(jù)權(quán)利要求3所述的設(shè)備，其特征在于，所述讀寫(xiě)控制模塊，還包括第二計(jì)算結(jié)果處理單元，用于將所述計(jì)算模塊的計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述計(jì)算模塊，包括以下一種或多種計(jì)算功能單元，以完成不同類型的運(yùn)算操作算數(shù)單元、過(guò)濾單元、排序單元、歸并單元。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述計(jì)算模塊與所述讀寫(xiě)控制模塊為 同一 FPGA芯片中的不同邏輯單元。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述計(jì)算模塊與所述讀寫(xiě)控制模塊為 同一 ASIC/S0C芯片中的不同處理核心。
9.一種數(shù)據(jù)計(jì)算方法，所述方法數(shù)據(jù)存儲(chǔ)設(shè)備中實(shí)現(xiàn)，所述數(shù)據(jù)存儲(chǔ)設(shè)備包括計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)，所述方法包括讀寫(xiě)控制模塊根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊；計(jì)算模塊根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果； 其中，所述計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)位于相同的數(shù)據(jù)存儲(chǔ)設(shè)備中，數(shù)據(jù)在所述讀寫(xiě)控制模塊與所述計(jì)算模塊之間以片內(nèi)方式進(jìn)行傳輸。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，還包括所述讀寫(xiě)控制模塊根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理。
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊包括從所述存儲(chǔ)介質(zhì)中讀取源數(shù)據(jù)； 將所讀取的源數(shù)據(jù)發(fā)送至所述計(jì)算模塊。
12.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理，包括將所述計(jì)算模塊的計(jì)算結(jié)果返回給所述系統(tǒng)CPU。
13.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述對(duì)所述計(jì)算模塊的計(jì)算結(jié)果進(jìn)行分配處理，包括將所述計(jì)算模塊的計(jì)算結(jié)果寫(xiě)入所述存儲(chǔ)介質(zhì)。
14.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，包括以下一種或多種計(jì)算方式算數(shù)計(jì)算、過(guò)濾計(jì)算、排序計(jì)算、歸并計(jì)算。
全文摘要
本申請(qǐng)公開(kāi)了一種數(shù)據(jù)存儲(chǔ)設(shè)備及數(shù)據(jù)計(jì)算方法。一種數(shù)據(jù)存儲(chǔ)設(shè)備包括計(jì)算模塊、讀寫(xiě)控制模塊和存儲(chǔ)介質(zhì)；所述讀寫(xiě)控制模塊，用于根據(jù)接收到的數(shù)據(jù)計(jì)算請(qǐng)求，將所述存儲(chǔ)介質(zhì)中的源數(shù)據(jù)傳輸至所述計(jì)算模塊，其中，數(shù)據(jù)在所述讀寫(xiě)控制模塊與所述計(jì)算模塊之間以片內(nèi)方式進(jìn)行傳輸；所述計(jì)算模塊，用于根據(jù)所述數(shù)據(jù)計(jì)算請(qǐng)求，對(duì)所述源數(shù)據(jù)進(jìn)行計(jì)算，得到計(jì)算結(jié)果。本申請(qǐng)實(shí)施例所提供的技術(shù)方案，在數(shù)據(jù)存儲(chǔ)設(shè)備中集成計(jì)算模塊，從而使得計(jì)算功能可以在存儲(chǔ)設(shè)備內(nèi)部實(shí)現(xiàn)，不需要經(jīng)過(guò)低速IO總線，而在存儲(chǔ)設(shè)備內(nèi)部，讀寫(xiě)控制模塊與計(jì)算模塊之間可以進(jìn)行高速片內(nèi)數(shù)據(jù)傳輸，這樣可以顯著降低數(shù)據(jù)傳輸時(shí)延，提高計(jì)算處理效率。
文檔編號(hào)G06F9/30GK102279728SQ201110228930
公開(kāi)日2011年12月14日 申請(qǐng)日期2011年8月10日 優(yōu)先權(quán)日2011年8月10日
發(fā)明者楊震原, 林仕鼎, 歐陽(yáng)劍 申請(qǐng)人:北京百度網(wǎng)訊科技有限公司