專利名稱：一種計(jì)算機(jī)及其電源控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)電源管理領(lǐng)域，特別涉及一種計(jì)算機(jī)及其電源控制裝置。
背景技術(shù)：
隨著科學(xué)技術(shù)的發(fā)展和生活水平的提高，計(jì)算機(jī)已經(jīng)成為生活、工作必不可少的工具，而隨著環(huán)保意識(shí)的提高，如何有效的管理計(jì)算機(jī)的電能消耗也成為最為關(guān)注的領(lǐng)域。計(jì)算機(jī)關(guān)機(jī)后，如果還插著外接電源，由于計(jì)算機(jī)還需要維護(hù)基本的啟動(dòng)邏輯，則計(jì)算機(jī)系統(tǒng)還會(huì)消耗0. 5W至IOW的電能。為了更好的節(jié)能，現(xiàn)有技術(shù)中通常采用在關(guān)機(jī)后 拔掉外接電源插座，或者通過(guò)特制的延時(shí)關(guān)閉電源，在計(jì)算機(jī)關(guān)閉后延時(shí)關(guān)閉與外接電源連接的插座。發(fā)明人在實(shí)現(xiàn)本發(fā)明實(shí)施例技術(shù)方案的過(guò)程中發(fā)現(xiàn)，現(xiàn)有技術(shù)中至少存在以下缺
占-
^ \\\ 在關(guān)機(jī)后拔掉電源插座時(shí)需要用戶有意識(shí)的操作，每次都要在關(guān)閉后手動(dòng)斷開插座電源，因經(jīng)常遺忘而達(dá)不到節(jié)能效果。采用特制的延時(shí)關(guān)閉電源方案不適用于已經(jīng)安裝有普通電源的計(jì)算機(jī)，如果將計(jì)算機(jī)中的普通電源更換為延時(shí)關(guān)閉電源，則成本較高。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提出一種計(jì)算機(jī)及其電源控制裝置，在計(jì)算機(jī)關(guān)機(jī)后，能夠達(dá)到零電能損耗或接近零電能損耗。本發(fā)明實(shí)施例的技術(shù)方案是這樣實(shí)現(xiàn)的一種計(jì)算機(jī)，包括系統(tǒng)電路和提供電源供應(yīng)的電源裝置，其中，還包括連接所述電源裝置和所述系統(tǒng)電路的電源控制裝置，所述電源控制裝置用于在開機(jī)信號(hào)產(chǎn)生時(shí)接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)。上述的計(jì)算機(jī)，其中，所述電源控制裝置包括晶體管開關(guān)電路，所述晶體管開關(guān)電路打開時(shí)，接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，所述晶體管開關(guān)電路關(guān)閉時(shí)，切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)；控制邏輯電路，用于在開機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路打開，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路關(guān)閉。上述的計(jì)算機(jī)，其中，所述晶體管開關(guān)電路包括第四電阻；第一 PMOS晶體管，其柵極一方面連接所述控制邏輯電路的輸出端，另一方面通過(guò)所述第四電阻連接到所述電源裝置，其源極連接所述電源裝置，其漏極連接所述系統(tǒng)電路。上述的計(jì)算機(jī)，其中，所述控制邏輯電路包括第一 PNP晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一電阻、第二電阻和第三電阻；所述第一 PNP晶體管，其基極一方面通過(guò)一開/關(guān)機(jī)裝置與系統(tǒng)地信號(hào)連接，另一方面通過(guò)所述第一電阻與所述電源裝置連接，其集電極通過(guò)所述第二電阻與所述電源裝置連接，其發(fā)射極通過(guò)所述第三電阻與系統(tǒng)地信號(hào)連接；所述第二 NMOS晶體管，其柵極與所述第一 PNP晶體管的發(fā)射極連接，其源極與系統(tǒng)地信號(hào)連接，其漏極與所述第三NMOS晶體管的漏極連接，作為所述控制邏輯電路的輸出端;所述第三NMOS晶體管，其源極與系統(tǒng)地信號(hào)連接，其柵極由所述系統(tǒng)電路提供系統(tǒng)控制信號(hào)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)時(shí)，所述第三NMOS晶體管打開，所述系統(tǒng)控制信號(hào)為低電平信號(hào)時(shí)，所述第三NMOS晶體管關(guān)閉。上述的計(jì)算機(jī)，其中，所述系統(tǒng)電路中包括 系統(tǒng)控制信號(hào)提供單元，用于提供系統(tǒng)控制信號(hào)到所述第三NMOS晶體管的柵極，在開機(jī)信號(hào)產(chǎn)生時(shí)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，所述系統(tǒng)控制信號(hào)為低電平信號(hào)。上述的計(jì)算機(jī)，其中，所述系統(tǒng)控制信號(hào)提供單元為嵌入式控制器EC。一種計(jì)算機(jī)的電源控制裝置，所述計(jì)算機(jī)包括系統(tǒng)電路和提供電源供應(yīng)的電源裝置，所述電源控制裝置包括晶體管開關(guān)電路，所述晶體管開關(guān)電路打開時(shí)，接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，所述晶體管開關(guān)電路關(guān)閉時(shí)，切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)；控制邏輯電路，用于在開機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路打開，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路關(guān)閉。上述的電源控制裝置，其中，所述晶體管開關(guān)電路包括第四電阻；第一 PMOS晶體管，其柵極一方面連接所述控制邏輯電路的輸出端，另一方面通過(guò)所述第四電阻連接到所述電源裝置，其源極連接所述電源裝置，其漏極連接所述系統(tǒng)電路。上述的電源控制裝置，其中，所述控制邏輯電路包括第一 PNP晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一電阻、第二電阻和第三電阻；所述第一 PNP晶體管，其基極一方面通過(guò)一開/關(guān)機(jī)裝置與系統(tǒng)地信號(hào)連接，另一方面通過(guò)所述第一電阻與所述電源裝置連接，其集電極通過(guò)所述第二電阻與所述電源裝置連接，其發(fā)射極通過(guò)所述第三電阻與系統(tǒng)地信號(hào)連接；所述第二 NMOS晶體管，其柵極與所述第一 PNP晶體管的發(fā)射極連接，其源極與系統(tǒng)地信號(hào)連接，其漏極與所述第三NMOS晶體管的漏極連接，作為所述控制邏輯電路的輸出端;所述第三NMOS晶體管，其源極與系統(tǒng)地信號(hào)連接，其柵極由所述系統(tǒng)電路提供系統(tǒng)控制信號(hào)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)時(shí)，所述第三NMOS晶體管打開，所述系統(tǒng)控制信號(hào)為低電平信號(hào)時(shí)，所述第三NMOS晶體管關(guān)閉。本發(fā)明的實(shí)施例通過(guò)在計(jì)算機(jī)中設(shè)置電源控制裝置，所述電源控制裝置在開機(jī)信號(hào)產(chǎn)生時(shí)接通電源裝置對(duì)系統(tǒng)電路的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷電源裝置對(duì)系統(tǒng)電路的電源供應(yīng)，使得計(jì)算機(jī)在關(guān)機(jī)后，能夠達(dá)到零電能損耗或接近零電能損耗。而且，本發(fā)明實(shí)施例的技術(shù)方案不需要改變用戶的操作習(xí)慣，也無(wú)需改變現(xiàn)有的電源結(jié)構(gòu)，只需要在計(jì)算機(jī)增加一套主板電路即可，具有成本低、易于實(shí)現(xiàn)的優(yōu)點(diǎn)。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明實(shí)施例的計(jì)算機(jī)的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例的電源控制裝置的結(jié)構(gòu)示意圖； 圖3為本發(fā)明實(shí)施例的電源控制裝置的具體電路圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。參照?qǐng)D1，本發(fā)明實(shí)施例的計(jì)算機(jī)包括，電源裝置10、電源控制裝置20和系統(tǒng)電路30，其中所述電源裝置10，用于提供電源供應(yīng)。所述電源控制裝置20，用于在開機(jī)信號(hào)產(chǎn)生時(shí)接通所述電源裝置10對(duì)所述系統(tǒng)電路30的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷所述電源裝置10對(duì)所述系統(tǒng)電路30的電源供應(yīng)。系統(tǒng)電路30，由所述電源裝置10提供電源供應(yīng)后開始工作。在現(xiàn)有技術(shù)中，電源裝置直接與系統(tǒng)電路連接，計(jì)算機(jī)關(guān)機(jī)后，由于還需要維護(hù)基本的啟動(dòng)邏輯，因此電源裝置并未停止對(duì)系統(tǒng)電路提供電源供應(yīng)，而是提供一個(gè)5Vstandby電壓給所述系統(tǒng)電路，以維持系統(tǒng)電路中的啟動(dòng)邏輯部分進(jìn)行工作，這樣，就會(huì)耗費(fèi)一定的電能。而本發(fā)明實(shí)施例的上述技術(shù)方案，電源裝置與系統(tǒng)電路中還連接有電源控制裝置，計(jì)算機(jī)關(guān)機(jī)后，所述電源控制裝置切斷了所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，達(dá)到了零電能損耗或接近零電能損耗。進(jìn)一步，計(jì)算機(jī)開機(jī)后，所述電源控制裝置接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，這樣，系統(tǒng)電路中的啟動(dòng)邏輯部分能夠恢復(fù)工作，完成計(jì)算機(jī)的正常啟動(dòng)。參照?qǐng)D2，本發(fā)明實(shí)施例的電源控制裝置20包括晶體管開關(guān)電路22，所述晶體管開關(guān)電路22打開時(shí)，接通所述電源裝置10對(duì)所述系統(tǒng)電路30的電源供應(yīng)，所述晶體管開關(guān)電路22關(guān)閉時(shí)，切斷所述電源裝置10對(duì)所述系統(tǒng)電路30的電源供應(yīng)；
控制邏輯電路21，用于在開機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路22打開，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路22關(guān)閉。以上為電源控制裝置20的一種具體實(shí)現(xiàn)方式，在該實(shí)現(xiàn)方式中，是通過(guò)一晶體管開關(guān)電路22來(lái)控制電源裝置10與系統(tǒng)電路30之間的接通或切斷。而晶體管開關(guān)電路22的打開或關(guān)閉是由控制邏輯電路21來(lái)控制的，具體 地，控制邏輯電路21可以對(duì)系統(tǒng)的開/關(guān)機(jī)信號(hào)進(jìn)行監(jiān)控，當(dāng)監(jiān)控到開機(jī)信號(hào)時(shí)，控制所述晶體管開關(guān)電路22打開，當(dāng)監(jiān)控到關(guān)機(jī)信號(hào)時(shí)，控制所述晶體管開關(guān)電路22關(guān)閉。圖3為本發(fā)明實(shí)施例的電源控制裝置的具體電路圖。參照?qǐng)D3，在該具體電路中，所述晶體管開關(guān)電路22包括第四電阻SR4;第一 PMOS晶體管PQ1，其柵極一方面連接控制邏輯電路21的輸出端，另一方面通過(guò)所述第四電阻SR4連接到所述電源裝置10，其源極連接所述電源裝置10，其漏極連接所述系統(tǒng)電路30。其工作原理為當(dāng)控制邏輯電路21的輸出端為低電平信號(hào)時(shí)，則第一PMOS晶體管PQl的柵極被提供有低電平信號(hào)，于是，第一 PMOS晶體管PQl打開(導(dǎo)通)，電源裝置10開始對(duì)系統(tǒng)電路30進(jìn)行電源供應(yīng)；當(dāng)控制邏輯電路21的輸出端為高電平信號(hào)時(shí)，則第一 PMOS晶體管PQl的柵極被提供有高電平信號(hào)，于是，第一 PMOS晶體管PQl關(guān)閉，電源裝置10停止對(duì)系統(tǒng)電路30進(jìn)行電源供應(yīng)。繼續(xù)參照?qǐng)D3，在該具體電路中，所述控制邏輯電路21包括第一 PNP晶體管SQl、第二 NMOS晶體管SQ2、第三NMOS晶體管SQ3、第一電阻SR1、第二電阻SR2和第三電阻SR3 ；所述第一 PNP晶體管SQ1，其基極一方面通過(guò)一開/關(guān)機(jī)裝置PBTN(圖中為一開關(guān)，對(duì)應(yīng)于計(jì)算機(jī)的開機(jī)電源按鈕)與系統(tǒng)地信號(hào)連接，另一方面通過(guò)所述第一電阻SRl與所述電源裝置10連接，其集電極通過(guò)所述第二電阻SR2與所述電源裝置10連接，其發(fā)射極通過(guò)所述第三電阻SR3與系統(tǒng)地信號(hào)連接；所述第二 NMOS晶體管SQ2，其柵極與所述第一 PNP晶體管SQl的發(fā)射極連接，其源極與系統(tǒng)地信號(hào)連接，其漏極與所述第三NMOS晶體管SQ3的漏極連接，作為所述控制邏輯電21路的輸出端；所述第三NMOS晶體管SQ3，其源極與系統(tǒng)地信號(hào)連接，其柵極由所述系統(tǒng)電路30提供系統(tǒng)控制信號(hào)。其工作原理為當(dāng)所述系統(tǒng)控制信號(hào)為高電平信號(hào)時(shí)，則所述第三NMOS晶體管SQ3的柵極被提供有高電平信號(hào)，于是，所述第三NMOS晶體管SQ3打開(導(dǎo)通)，使得控制邏輯電路21的輸出端為低電平信號(hào)；當(dāng)所述系統(tǒng)控制信號(hào)為低電平信號(hào)時(shí)，則所述第三NMOS晶體管SQ3的柵極被提供有低電平信號(hào)，于是，所述第三NMOS晶體管SQ3關(guān)閉，使得控制邏輯電路21的輸出端為高電平信號(hào)。其中，所述系統(tǒng)電路中30包括有系統(tǒng)控制信號(hào)提供單元(圖未示)，用于提供系統(tǒng)控制信號(hào)到所述第三NMOS晶體管SQ3的柵極，當(dāng)所述系統(tǒng)控制信號(hào)提供單元監(jiān)控到開機(jī)信號(hào)時(shí)，輸出高電平信號(hào)到所述第三NMOS晶體管SQ3的柵極，當(dāng)所述系統(tǒng)控制信號(hào)提供單元監(jiān)控到關(guān)機(jī)信號(hào)時(shí)，輸出低電平信號(hào)到所述第三NMOS晶體管SQ3的柵極。優(yōu)選地，所述系統(tǒng)控制信號(hào)提供單兀為嵌入式控制器(Embedded Controller,EC)。計(jì)算機(jī)中的嵌入式控制器本身就有對(duì)系統(tǒng)開關(guān)機(jī)進(jìn)行監(jiān)控的功能，本發(fā)明實(shí)施例中，該嵌入式控制器監(jiān)控到開機(jī)信號(hào)時(shí)，還輸出高電平信號(hào)到所述第三NMOS晶體管SQ3的柵極，監(jiān)控到關(guān)機(jī)信號(hào)時(shí)，還輸出低電平信號(hào)到所述第三NMOS晶體管SQ3的柵極。另外，圖3中的PS5V_ALWAYS指的是電源裝置提供的5V standby電壓。以下參照?qǐng)D3，對(duì)采用本發(fā)明實(shí)施例的電源控制裝置后的開關(guān)機(jī)流程進(jìn)行詳細(xì)說(shuō)明-采用上述電源控制裝置后，系統(tǒng)電路由原先的直接與電源裝置連接，改變?yōu)橥ㄟ^(guò)D點(diǎn)與第一 PMOS晶體管PQl的漏極連接，利用所述第一 PMOS晶體管PQl來(lái)隔離電源裝置的 standby 電源。-開機(jī)時(shí)，用戶按下開機(jī)電源按鈕PBTN，并持續(xù)一段時(shí)間，例如0.8s，將導(dǎo)致B點(diǎn)產(chǎn)生一個(gè)短暫的低電平。-當(dāng)B點(diǎn)為低電平時(shí)，由于PS5V_ALWAY持續(xù)供電，將導(dǎo)致第一PNP晶體管SQl打開，使得C點(diǎn)產(chǎn)生高電平。-當(dāng)C點(diǎn)為高電平時(shí)，將導(dǎo)致第二NMOS晶體管SQ2打開，使得A點(diǎn)產(chǎn)生低電平。-當(dāng)A點(diǎn)為低電平時(shí)，將導(dǎo)致第一PMOS晶體管PQl打開，使得D點(diǎn)與電源裝置的PS5V_ALWAY接通，系統(tǒng)電路部分開始有電源供應(yīng)。-系統(tǒng)電路部分有電源供應(yīng)后開始工作，用戶按下PBTN的持續(xù)時(shí)間足以使得系統(tǒng)電路中的EC完成初始化，并檢測(cè)到開機(jī)信號(hào)。-EC檢測(cè)到開機(jī)信號(hào)后，立即發(fā)出高電平信號(hào)EC-Ke印-Power到E點(diǎn)。-當(dāng)E點(diǎn)為高電平時(shí)，第三NMOS晶體管SQ3打開，使得A點(diǎn)維持為低電平，進(jìn)而維持第一 PMOS晶體管PQl持續(xù)打開，從而電源裝置能夠持續(xù)給系統(tǒng)電路供電。-用戶通過(guò)操作系統(tǒng)界面(例如Windows界面)關(guān)機(jī)，EC檢測(cè)到關(guān)機(jī)信號(hào)，把E點(diǎn)的EC-Keep-power信號(hào)拉到低電平。-當(dāng)E點(diǎn)為低電平時(shí)，第三NMOS晶體管SQ3關(guān)閉，使得A點(diǎn)產(chǎn)生高電平。-當(dāng)A點(diǎn)為高電平時(shí)，第一PMOS晶體管PQl關(guān)閉，電源裝置對(duì)系統(tǒng)電路的電源供應(yīng)斷開，系統(tǒng)電路停止工作。在具體實(shí)現(xiàn)時(shí)，可以在主板的基本輸入輸出系統(tǒng)(Basic Input Output System,BIOS)中增加一個(gè)可選參數(shù)Power-down-No-power_mode,用CMOS電池維持?jǐn)?shù)據(jù)。用戶選擇Power-down-No-power-mode = Yes后，當(dāng)用戶通過(guò)Windows界面正常關(guān)閉電腦后，EC會(huì)在一個(gè)時(shí)間段內(nèi)持續(xù)檢查是否有喚醒事件或者power button按鍵事件發(fā)生,如果在規(guī)定的時(shí)間內(nèi)沒(méi)有發(fā)生(例如30s)，EC將把EC-Ke印-power信號(hào)拉到低電平，進(jìn)而關(guān)閉第一 PMOS晶體管PQ1，導(dǎo)致主板上系統(tǒng)電路所有的電源供應(yīng)切斷。當(dāng)圖3所示的電路不工作時(shí)，由于該電路本身形成不了電源回路，除去幾乎可忽略不計(jì)的晶體管漏電損耗，這套電路本身的電源消耗也幾乎為零。由于主板向電源消耗了OA電流,將導(dǎo)致電源本體進(jìn)入no-power mode,也幾乎不產(chǎn)生能耗。當(dāng)用戶選擇power-down-No-power-mode = No 后，EC 將維持 EC-Keep-power 信號(hào)為高電平，維持第一 PMOS晶體管PQl打開，主板上系統(tǒng)電路所有的電源供應(yīng)將與現(xiàn)有的系
統(tǒng)一樣。本發(fā)明實(shí)施例的技術(shù)方案可以使用通用的ATX電源，只需要將圖3中的PS5V_ALffAY與ATX電源的5V standby連接，將原本主板的系統(tǒng)電路上需要連接PS5V_ALWAY的地方接到第一 PMOS晶體管PQl的漏極即可。本發(fā)明實(shí)施例的技術(shù)方案也適用于使用外部adaptor的供電系統(tǒng)或者內(nèi)置電源裝置的AIO系統(tǒng)。只需要將圖3中的PS5V_ALWAY與外部adaptor電源的輸入端連接，將原本主板的系統(tǒng)電路上需要連接PS5V_ALWAY的地方接到第一 PMOS晶體管PQl的漏極即可。綜上所述，本發(fā)明的實(shí)施例通過(guò)在計(jì)算機(jī)中設(shè)置電源控制裝置，所述電源控制裝置在開機(jī)信號(hào)產(chǎn)生時(shí)接通電源裝置對(duì)系統(tǒng)電路的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷電源裝置對(duì)系統(tǒng)電路的電源供應(yīng)，使得計(jì)算機(jī)在關(guān)機(jī)后，能夠達(dá)到零電能損耗或接近零電能損耗。而且，本發(fā)明實(shí)施例的技術(shù)方案不需要改變用戶的操作習(xí)慣，也無(wú)需改變現(xiàn)有的電源結(jié)構(gòu)， 只需要在計(jì)算機(jī)增加一套主板電路即可，具有成本低、易于實(shí)現(xiàn)的優(yōu)點(diǎn)。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種計(jì)算機(jī)，包括系統(tǒng)電路和提供電源供應(yīng)的電源裝置，其特征在于，還包括 連接所述電源裝置和所述系統(tǒng)電路的電源控制裝置，所述電源控制裝置用于在開機(jī)信號(hào)產(chǎn)生時(shí)接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)。
2.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)，其特征在于，所述電源控制裝置包括 晶體管開關(guān)電路，所述晶體管開關(guān)電路打開時(shí)，接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，所述晶體管開關(guān)電路關(guān)閉時(shí)，切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)；控制邏輯電路，用于在開機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路打開，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路關(guān)閉。
3.根據(jù)權(quán)利要求2所述的計(jì)算機(jī)，其特征在于，所述晶體管開關(guān)電路包括 第四電阻； 第一 PMOS晶體管，其柵極一方面連接所述控制邏輯電路的輸出端，另一方面通過(guò)所述第四電阻連接到所述電源裝置，其源極連接所述電源裝置，其漏極連接所述系統(tǒng)電路。
4.根據(jù)權(quán)利要求3所述的計(jì)算機(jī)，其特征在于，所述控制邏輯電路包括 第一 PNP晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一電阻、第二電阻和第三電阻； 所述第一 PNP晶體管，其基極一方面通過(guò)一開/關(guān)機(jī)裝置與系統(tǒng)地信號(hào)連接，另一方面通過(guò)所述第一電阻與所述電源裝置連接，其集電極通過(guò)所述第二電阻與所述電源裝置連接，其發(fā)射極通過(guò)所述第三電阻與系統(tǒng)地信號(hào)連接；所述第二 NMOS晶體管，其柵極與所述第一 PNP晶體管的發(fā)射極連接，其源極與系統(tǒng)地信號(hào)連接，其漏極與所述第三NMOS晶體管的漏極連接，作為所述控制邏輯電路的輸出端；所述第三NMOS晶體管，其源極與系統(tǒng)地信號(hào)連接，其柵極由所述系統(tǒng)電路提供系統(tǒng)控制信號(hào)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)時(shí)，所述第三NMOS晶體管打開，所述系統(tǒng)控制信號(hào)為低電平信號(hào)時(shí)，所述第三NMOS晶體管關(guān)閉。
5.根據(jù)權(quán)利要求4所述的計(jì)算機(jī)，其特征在于，所述系統(tǒng)電路中包括 系統(tǒng)控制信號(hào)提供單元，用于提供系統(tǒng)控制信號(hào)到所述第三NMOS晶體管的柵極，在開機(jī)信號(hào)產(chǎn)生時(shí)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，所述系統(tǒng)控制信號(hào)為低電平信號(hào)。
6.根據(jù)權(quán)利要求5所述的計(jì)算機(jī)，其特征在于 所述系統(tǒng)控制信號(hào)提供單元為嵌入式控制器EC。
7.一種計(jì)算機(jī)的電源控制裝置，所述計(jì)算機(jī)包括系統(tǒng)電路和提供電源供應(yīng)的電源裝置，其特征在于，所述電源控制裝置包括 晶體管開關(guān)電路，所述晶體管開關(guān)電路打開時(shí)，接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，所述晶體管開關(guān)電路關(guān)閉時(shí)，切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)；控制邏輯電路，用于在開機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路打開，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)，控制所述晶體管開關(guān)電路關(guān)閉。
8.根據(jù)權(quán)利要求7所述的電源控制裝置，其特征在于，所述晶體管開關(guān)電路包括第四電阻； 第一 PMOS晶體管，其柵極一方面連接所述控制邏輯電路的輸出端，另一方面通過(guò)所述第四電阻連接到所述電源裝置，其源極連接所述電源裝置，其漏極連接所述系統(tǒng)電路。
9.根據(jù)權(quán)利要求8所述的電源控制裝置，其特征在于，所述控制邏輯電路包括 第一 PNP晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一電阻、第二電阻和第三電阻； 所述第一 PNP晶體管，其基極一方面通過(guò)一開/關(guān)機(jī)裝置與系統(tǒng)地信號(hào)連接，另一方面通過(guò)所述第一電阻與所述電源裝置連接，其集電極通過(guò)所述第二電阻與所述電源裝置連接，其發(fā)射極通過(guò)所述第三電阻與系統(tǒng)地信號(hào)連接；所述第二 NMOS晶體管，其柵極與所述第一 PNP晶體管的發(fā)射極連接，其源極與系統(tǒng)地信號(hào)連接，其漏極與所述第三NMOS晶體管的漏極連接，作為所述控制邏輯電路的輸出端；所述第三NMOS晶體管，其源極與系統(tǒng)地信號(hào)連接，其柵極由所述系統(tǒng)電路提供系統(tǒng)控制信號(hào)，所述系統(tǒng)控制信號(hào)為高電平信號(hào)時(shí)，所述第三NMOS晶體管打開，所述系統(tǒng)控制信號(hào)為低電平信號(hào)時(shí)，所述第三NMOS晶體管關(guān)閉。
全文摘要
本發(fā)明實(shí)施例公開了一種計(jì)算機(jī)及其電源控制裝置，所述計(jì)算機(jī)包括系統(tǒng)電路、提供電源供應(yīng)的電源裝置、連接所述電源裝置和所述系統(tǒng)電路的電源控制裝置，所述電源控制裝置用于在開機(jī)信號(hào)產(chǎn)生時(shí)接通所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)，在關(guān)機(jī)信號(hào)產(chǎn)生時(shí)切斷所述電源裝置對(duì)所述系統(tǒng)電路的電源供應(yīng)。依照本發(fā)明實(shí)施例的技術(shù)方案，在計(jì)算機(jī)關(guān)機(jī)后，能夠達(dá)到零電能損耗或接近零電能損耗。
文檔編號(hào)G06F1/32GK102799249SQ201110135859
公開日2012年11月28日 申請(qǐng)日期2011年5月24日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者吳磊 申請(qǐng)人:聯(lián)想(北京)有限公司