專利名稱：一種可重構路徑算子的制作方法
技術領域：
本發(fā)明涉及集成電路領域，尤其是一種可重構路徑算子以及應用該可重構路徑算子的集成電路陣列結構。
背景技術：
如圖1所示為現有技術中一種基于可重構算子的陣列結構100，該陣列結構100包括由多個可重構算子101組成的可重構算子模塊和分布在所述可重構算子模塊周圍的多個輸入輸出接口 106。通過輸入輸出接口 106將實現某種特定功能的配置信息加載到該陣列結構中，對該陣列結構中的可重構算子的連接關系和各個可重構算子實現的功能進行配置，使該陣列結構實現所述的某種特定功能。圖示中的陣列結構100具有良好的規(guī)整性和通用性。其中，規(guī)整性是指陣列結構中的可重構算子模塊由有限的幾類可重構算子組成，各類可重構算子之間按照統(tǒng)一的方式進行通信，統(tǒng)一的方式進行布局，比如所有可重構算子采用按照類型以列為單位，分布式交叉排列的布局方式。通用性是指該陣列結構能夠像CPU等處理器一樣支持多種應用的實現需求，而不是針對一個或幾個應用而特定開發(fā)的系統(tǒng)。規(guī)整性和通用性使用戶只需要改變加載到陣列結構中的配置信息即可以使陣列結構滿足實現不同應用的需求，使陣列結構具有良好的編程性和擴展性。但是，規(guī)整性和通用性同樣使陣列結構在設計時存在性能不足的問題。下面以實例的方式對陣列結構在設計時存在性能不足的情況進行說明由于在一個應用中，各個可重構算子之間的連接關系是固定地，即各個可重構算子之間的連接表現為靜態(tài)形式，數據流遵守從一個數據源到一個目的地的傳遞，所以陣列結構難于實現數據流的動態(tài)改變，從而陣列結構的性能受到影響，表現為性能不足。比如，以最典型的數據流改變的結構斷語句If (true) {a = b+1 ；}Else{a = b+2} 為例。即，當條件為真時，數據b經過加法器1進行加1操作后將結果輸出到a ；當條件不成立，數據b經過加法器2進行加2操作后將結果輸出到a。這里存在兩條路徑，一個由加法器1組成的路徑1，一個由加法器2組成的路徑2，數據b到a有兩條可選路徑，選擇的條件在不同的時間會有不同值，前一時刻選擇路徑1，下一時刻可能選擇路徑2。這樣的動態(tài)路徑，采用靜態(tài)的連接是不能實現的，靜態(tài)的連接只能實現路徑1或路徑2。

發(fā)明內容
本發(fā)明要解決的主要技術問題是，提供一種可重構路徑算子以及應用該可可重構路徑算子的集成電路陣列結構，當陣列結構采用該可重構路徑算子時，使陣列結構實現數據流的動態(tài)傳遞，能夠改善陣列結構中的性能不足問題。為解決上述技術問題，本發(fā)明提供一種可重構路徑算子，包括接口模塊、功能模塊和控制模塊，所述接口模塊包括輸入接口和輸出數據接口 ；所述功能模塊與輸入接口相連，從輸入接口接收輸入數據，并對輸入數據進行多路選擇、多路分發(fā)和數據狀態(tài)控制中的一種或多種操作后生成輸出數據發(fā)送到輸出數據接口 ；所述控制模塊與輸入接口相連，從輸入接口接收控制信息，并根據所述控制信息生成控制所述功能模塊對接收的所述輸入數據進行上述操作的控制信號。
一種實施方式中，所述控制信息包括兩部分，一部分是加載到所述可重構算子的用于確定所述功能模塊實現的具體功能的配置信息，另一部分是作為所述功能模塊實現具體功能時的執(zhí)行條件的判斷數據。 一種實施方式中，所述輸入接口包括輸入數據接口和配置信息傳輸鏈接口，所述控制模塊包括存儲單元和邏輯控制單元；所述配置信息經所述配置信息傳輸鏈接口輸入到所述可重構路徑算子，由所述存儲單元對其進行存儲；所述邏輯控制單元調用所述配置信息并接收從所述輸入數據接口輸來的判斷數據，根據所述配置信息和判斷數據生成所述控制信號。一種實施方式中，所述功能模塊包括多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元；所述多路選擇功能單元用于實現所述多路數據選擇，其輸入與所述輸入端與輸入數據接口相連接，用于接收至少兩路輸入數據；所述多路分發(fā)功能單元用于實現所述多路分發(fā)功能，其輸入端與所述輸入數據接口相連接，用于接收一路輸入數據；所述數據狀態(tài)控制單元用于實現數據狀態(tài)控制，其輸入端與所述輸入數據接口相連接，用于接收一路輸入數據；所述邏輯控制單元分別與所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元相連接，用于向所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元輸出所述控制信號，所述控制信號確定所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元實現的具體功能，以及實現具體功能的執(zhí)行條件。一種實施方式中，所述多路選擇包括基于優(yōu)先級的多選一、順序多選一和普通多選一；所述多路分發(fā)包括一至一和一至多；所述數據狀態(tài)控制包括暫存、保持和清空。一種實施方式中，所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為多路選擇中的某個具體功能時，所述邏輯控制單元根據判斷數據確定所述數據多選功能單元具體選擇的輸入數據；所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為一至一時，所述邏輯控制單元根據判斷數據確定所述輸入數據具體從數據分發(fā)功能單元的哪個輸出端輸出；所述邏輯控制單元根據配置信息將所述功能模塊實現的具體功能確定為暫存時， 所述邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元是否輸出有效值；所述邏輯控制單元根據配置信息將所述功能模塊實現的具體功能確定為保持時， 所述邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元是否更新保持的輸入數據值；所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為清空時，所述邏輯控制單元根據判斷數據確定是否清空。一種實施方式中，還包括輸出選擇單元；
所述輸出選擇單元的輸入端分別與所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元的輸出端相連接；輸出端與所述輸出數據接口相連接；所述邏輯控制單元根據所述配置信息生成控制所述輸出選擇單元的控制信號，所述輸出選擇單元根據所述控制信號接收多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元中正在執(zhí)行有效操作的單元產生的輸出數據，并將該輸出數據輸出給所述輸出數據接口。一種實施方式中，還包括用于暫存輸出數據的寄存器；所述寄存器的輸入端與所述數據選擇單元相連接，用于從所述數據選擇單元中接收輸出數據，所述寄存器的輸出端與所述輸出數據接口相連接；所述寄存器還與所述邏輯控制單元相連接，且如果在一個時鐘期內，可重構路徑算子的當前輸入數據有效，且所述可重構路徑算子上次生產的輸出數據也已經被消費，則所述邏輯控制單元控制所述寄存器單元暫存的輸出數據改變，否則，不改變所述寄存器單元暫存的輸出數據。一種實施方式中，還包括接口模塊，所述接口模塊包括輸入數據接口、輸出數據接口、配置信息傳輸鏈接口、電源接口、地接口、配置時鐘接口；其中，配置信息傳輸鏈接口、 配置時鐘接品、電源接口和地接口為固定接口，其它的接口為可配置接口。一種集成電路陣列結構，包括可重構算術算子、可重構路徑算子、可重構調度算子、可重構DSP算子和可重構存儲算子，所述可重構路徑算子為權利要求1至9中任一項所述可重構路徑算子。本發(fā)明的有益效果是功能模塊具有實現多路選擇、多路分發(fā)和數據狀態(tài)控制的功能，使可重構路徑算子能夠滿足對數據流進行動態(tài)改變的要求。同時，通過邏輯控制模塊根據控制信息使功能模塊按照期望的方式對待處理輸入數據進行處理得到輸出數據，從而實現數據流的動態(tài)改變。改善了陣列結構的性能。比如，在陣列結構中數據b可以通過路徑1 (路徑1進行加1操作)，也可以通過路徑2(路徑2進行加2操作)到輸出給a。不同時刻，數據b輸出給a的路徑不一定相同，則可以將利用可重構路徑算子對路徑1和路徑2進行選擇。在不同的時刻，選擇相應的路徑連接到a。其實現過程可以是，將數據b先輸入功能配置為多路分發(fā)的可重構路徑算子；可重構路徑算子將數據b復制為兩個，并分別派發(fā)到兩個不同的輸出接口上，其中一個接口與實現加1操作的加法器相連，另一個接口與實現加2操作的加法器相連；在加法器的另一端，兩個加法器的輸出均連入另一個可重構路徑算子的輸入端，該可重構路徑算子的功能配置為二選一，且其輸出連接到a，該可重構路徑算子在不同的時刻選擇相應加法器送來的輸入，并輸出給a，實現數據流的動態(tài)改變。


圖1為一種可重構算子的陣列結構；圖2為本發(fā)明一種實施方式的可重構路徑算子；圖3為本發(fā)明一種實施方式的可重構路徑算子進行數據傳輸協議說明；圖4為本發(fā)明一種實施方式的利用可重構路徑算子的多路選擇功能實現數據的多選一的連接圖5為本發(fā)明一種實施方式的利用可重構路徑算子實現數據多路分發(fā)的連接圖；圖6為本發(fā)明一種實施的可重構路徑算子實現數據保持的連接圖。
具體實施例方式下面通過具體實施方式
結合附圖對本發(fā)明作進一步詳細說明。實施例1 請參考圖2，一種可重構路徑算子，包括接口模塊、功能模塊和控制模塊。其中，接口模塊包括輸入數據接口、輸出數據接口、配置信息傳輸鏈接口(包括配置信息入口和配置信息出口)、配置時鐘接口、工作時鐘接口、地接口和電源接口。功能模塊用于實現可重構算子的功能，即對輸入數據中待處理輸入數據進行處理得到輸出數據， 包括圖示中的并聯的數據多選功能單元202、數據分發(fā)功能單元203和數據狀態(tài)控制單元 204。控制模塊包括存儲單元(未示出)和圖示中的邏輯控制單元201。接口模塊中，配置信息傳輸鏈接口、配置時鐘接口、電源接口和地接口為固定接口，其它的接口為可配置接口。上述接口中，輸入數據接口用于接收外部輸入可重構算子的輸入數據，輸入數據根據目的地的不同分為兩種，一種是輸入到功能模塊的輸入數據，供功能模塊對其數據流進行操作，實現數據流的動態(tài)改變，另一種是輸出給控制模塊，作為控制信息的一部分。輸出數據接口用于向其它可重構算子輸出輸出數據。配置信息傳輸鏈接口主要用于接收加載到該可重構算子的用于作為控制信息的一部分的配置信息，配置信息用于確定所述可重構算子實現的功能。功能模塊中，多路選擇功能單元實現多路數據的選擇，通常為二選一。通過多個二選一可以實現任意的多選一。多路選擇包括基于優(yōu)先級的多選一，順序多選一和普通多選一?；趦?yōu)先級的多選一是指總是優(yōu)先選擇第一路數據輸出，當第一路數據無效時，選擇第二路數據輸出；順序多選一是指首先選擇第一路數據，保持其他的未被選中的數據，供下次選用；普通多選一是指根據控制信號選擇一路數據輸出。數據分發(fā)功能單元實現數據的多路分發(fā)，多路分發(fā)包括一至一和一至多。通常設置為一至二，通過多個一至二的可重構算子可以組合出任意形式的一至多。一到一是指根據控制信號，將一路輸入數據選擇性的發(fā)送到其中一個輸出端口 ；一到二是將一路數據同時發(fā)送到兩個輸出端口。數據的狀態(tài)控制單元用于對數據的狀態(tài)進行控制，數據狀態(tài)控制包括堵塞、保持和清空，堵塞是指將數據流暫時堵住，當條件滿足時才繼續(xù)向后續(xù)的算子傳送有效數據；保持是指將輸入數據暫存，供多次調用。清空是指清空輸出數據?？刂颇K中，存儲單元用于存儲配置信息。邏輯控制單元201根據包括配置信息和判斷數據的控制信息產生控制功能模塊的控制信號，控制信號將功能模塊的功能配置為對待處理輸入數據進行多路選擇或多路分發(fā)或數據狀態(tài)控制中的某種具體功能并設置執(zhí)行該具體功能時的執(zhí)行條件。由于控制信息包括配置信息和判斷數據兩部分，所以根據控制信息生成的控制信號也包括兩部分，一部分與配置信息相對應，用于設置可重構算子的功能，也就是功能模塊的功能；另一部分與判斷數據相對應，用于作為功能模塊實現具體功能時的執(zhí)行條件。一種實施方式中，邏輯控制單元根據配置信息將功能模塊的具體功能配置為多路選擇中的某個具體功能時，邏輯控制單元根據判斷數據確定數據多選功能單元具體選擇的輸入數據。比如，邏輯控制單元根據配置信息確定功能模塊中的多路選擇功能單元執(zhí)行操作，并且執(zhí)行普通兩選一。則當判斷數據為1時，邏輯控制單元控制多路選擇功能單元選擇第一路輸入數據作為輸出，當判斷數據為0時，邏輯控制單元控制多路選擇功能單元選擇第二路輸入數據作為輸出。判斷數據在基于優(yōu)先級時作為優(yōu)先級較高的那路數據無效時， 是否選擇另一路數據的依據。比如，有兩路輸入數據，第一路輸入數據的優(yōu)先級高于第二路，當第一路輸入數據有效時，始終選擇第一路輸入數據，當第一路輸入數據無效時，且判斷數據有1時，才選擇第二路輸入數據。判斷數據在順序多選一中的控制作用是，對兩路數據根據判斷數據選擇其中某個有效數據輸出，并將該數據的ack信號置高，即該數據被消費掉了，而另一路數據不丟棄，即該該數據的ack不會被置高。邏輯控制單元根據配置信息將功能模塊的具體功能配置多路分發(fā)時，邏輯控制單元根據判斷數據確定所述輸入數據具體從數據分發(fā)功能單元的哪個輸出端輸出。比如，根據配置信息多路分發(fā)功能單元實現的功能是一至一，當判斷數據為1時，多路分發(fā)功能單元將輸入數據從第一個輸出端口輸出，當判斷數據為0時，從第二個輸出端口輸出。根據配置信息多路分發(fā)功能單元實現的功能是一至二時，則不論判斷數據為何值，均將輸入數據復制為兩個后，從第一和第二個輸出端口輸出。邏輯控制單元根據配置信息將所功能模塊實現的具體功能確定為暫存時，邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元是否輸出有效值。比如，當判斷數據為1時，邏輯控制單元控制多路選擇功能單元向其輸出端口上輸出有效值。當判斷數據為0時，不輸出有效值。邏輯控制單元根據配置信息將功能模塊實現的具體功能確定為保持時，邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元否更新保持的輸入數據值。比如，當判斷數據為 1時，保持接收的輸入數據，當判斷數據為0時，更新輸入數據。邏輯控制單元根據配置信息將功能模塊的具體功能配置為清空時，邏輯控制單元根據判斷數據確定是否清空。比如，當判斷數據為1時，執(zhí)行清空操作，當判斷數據為0時，清空。在上述結構中的基礎上，可重構路徑算子還包括輸出選擇單元205和寄存器206。 其中，輸出選擇單元205的輸入與功能模塊相連，用于選擇功能模塊中某個執(zhí)行當前功能操作的功能單元的輸出。具體地，輸出選擇單元的輸入與多路選擇功能單元的一個輸出端口相連，與多路選擇功能單元的至少兩個輸出端口相連，與數據狀態(tài)控制單元的一個輸出端口相連。輸出選擇單元205還受到邏輯控制單元201的控制，邏輯控制單元201根據配置信息生成控制輸出選擇單元的控制信號，控制其輸入端與多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元中某個單元的輸出端相連接。比如當配置信息指示可重構算子實現清空操作時，邏輯控制單元201控制輸出選擇單元205的輸入端與執(zhí)行清空操作的數據狀態(tài)控制單元的輸出端相接通。寄存器206用于暫存輸出數據，輸入選擇單元205的輸出可以直接輸送給輸出數據接口輸出或者輸出給寄存器206，由寄存器206暫存后輸出給輸出數據接口。寄存器206有延遲輸出的作用，同時寄存器中暫存的輸出數據是否改變， 受到邏輯控制單元201的控制。如圖3所示，邏輯控制單元201根據輸入數據是否有效和上次生產的輸出數據是是否被消費，確定寄存器暫存的輸出數據是否需要改變，即是否改變輸出結果。比如，在一個時鐘周期內，如果當前的輸入數據有效，且上次生產的輸出數據已被消費，則寄存器中暫存的輸出數據改變，否則不改變寄存器暫存的輸出數據。判斷輸入數據是否有效和上次生產的輸出數據是否被消費可以向每路輸入數據和輸出數據中中加入valid和ack信號標識。其中valid為高，表示輸入數據有效，為低表示輸入數據無效； ack為高，表示上次生產的輸出數據已經被消費，為低，表示上次生產的輸出數據沒有被消費。實施例2 上述結構的路徑可重構算子200實現了的數據流的動態(tài)改變。將其應用在圖1的陣列結構中時，實現數據流的動態(tài)改變可以改善陣列結構由于規(guī)整性和通用性設計而帶來的性能不足。下面結合具體的實例，對可重構路徑算子200在具體陣列結構中的應用做進一步地說明結合圖1和圖3至6首先對陣列結構進行說明。如圖1所示，陣列結構100包括多個可重構算子101和多個輸入輸出接口 102。多個可重構算子106包括算術類的可重構算術算子、存儲類的可重構存儲算子、路徑類的可重構路徑算子、調度類的可重構調度算子和DSP類的可重構DSP算子。這些可重構算子按照類型，以列為單位，分布式交叉排列。在陣列結構100中，每個可重構算子占據一個或者多個單位格點的位置，同一類型的可重構算子占據的格點數相同，單位格點即一單位長度的正方形。在每個單位格點之間分布著水平互連通道402和垂直互連通道401，水平互連通道402和垂直互連通道401中設置有互連資源407，每個可重構算子通過具有開關特性的配置節(jié)點408與互連資源407相連接，從而連接為一體。在陣列結構中100中，各個可重構算子之間的數據傳遞遵守握手協議。如圖3所示，握手協議是指可重構算子的輸入數據有效且上次生產的輸出數據被消費時可重構算子的輸出才改變，否則保持可重構算子的輸出不改變。具體地，可以在數據流中通過打上 valid和ack標簽的方式實現，其中valid為高，表示輸入數據有效，為低表示輸入數據無效；ack為高，表示上次生產的輸出數據已經被消費，為低，表示上次生產的輸出數據沒有被消費?？梢岳斫獾氖?，本發(fā)明涉及的可重構路徑算子的數據傳遞也遵守握手協議。陣列結構在實際應用中，將由EDA工具生成的該陣列結構能夠識別的執(zhí)行文件 (也就是配置信息)加載到該陣列結構中，對該陣列結構中的每個可重構算子的功能以及各個可重構算子與互連資源的連接關系進行配置，從而使該陣列結構成為實現某種應用的具體的硬件電路。下面對本發(fā)明所涉及的可重構路徑算子在上述陣列結構中的應用舉例說明比如，圖4所示的結構為利用可重構路徑算子的多路選擇功能實現數據的多選一時的連接圖。具體地，在一個應用中，配置信息使可重構路徑算子404的功能配置為普通多選一(MUX)，將位于其上方、右側和下方的可重構算術算子403、406和405的功能均配置為加法功能。同時，配置信息還使上方、右側和下方的可重構算術算子403、406和405分別通過互連資源407與可重構路徑算子404之間形成靜態(tài)連接，與可重構算術算子403、406和 405相連接的互連資源為相互獨立的互連資源。上述配置完成后，上方和右側的可重構算術算子403、406的輸出通過輸入數據接口輸入給路徑可重構算子404，同時另一路作為判斷數據的輸入數據也輸入給可重構路徑算子?？芍貥嬄窂剿阕?04中的邏輯控制單元根據判斷數據確認選擇上方或右側的可重構算術算子403、406的輸入作為輸出數據，輸出給下方的可重構算術算子405。同時，數據輸入到可重構路徑算子404時，還在輸入數據中打上 valid和ack標簽，使各個可重構算子之間的傳輸遵循傳輸握手協議，即當前輸入數據有效且上次生產的輸出數據已被消費才改變輸出數據。圖5所示的結構為利用可重構路徑算子實現數據多路分發(fā)的連接圖。具體地，在一個應用中，配置信息使可重構路徑算子504的功能配置為一至二的多路分發(fā)(BRD)，同時配置信息還使位于其上方、右側和下方的可重構算術算子503、506和505分別通過互連資源507與可重構路徑算子504之間形成靜態(tài)連接，與可重構算術算子503、506和505相連接的互連資源為相互獨立的互連資源。在上述配置下，可重構路徑算子504將位于其上方的可重構算術算子503的輸出廣播(BRD)給位于其右側和下方的可重構算術算子506和505， 作為它們的一個輸入數據。圖6所示的結構為利用可重構路徑算子實現數據保持的連接圖。加載到陣列結構中的配置信息將位于中部的可重構路徑算子604的功能配置為保持，將其上方和下方的可重構算術算子的功能603、605配置為加法?？芍貥嬎阈g算子604的輸出輸入到可重構路徑算子604時，還有一路判斷數據也同時輸入可重構路徑算子，當判斷數據為1時，表示可重構路徑算子保持輸入數據不改變，為0時則更新數據。以上內容是結合具體的實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明的保護范圍。
權利要求
1.一種可重構路徑算子，其特征在于，包括接口模塊、功能模塊和控制模塊，所述接口模塊包括輸入接口和輸出數據接口 ；所述功能模塊與輸入接口相連，從輸入接口接收輸入數據，并對輸入數據進行多路選擇、多路分發(fā)和數據狀態(tài)控制中的一種或多種操作后生成輸出數據發(fā)送到輸出數據接口 ； 所述控制模塊與輸入接口相連，從輸入接口接收控制信息，并根據所述控制信息生成控制所述功能模塊對接收的所述輸入數據進行上述操作的控制信號。
2.如權利要求1所述的可重構路徑算子，其特征在于，所述控制信息包括兩部分，一部分是加載到所述可重構算子的用于確定所述功能模塊實現的具體功能的配置信息，另一部分是作為所述功能模塊實現具體功能時的執(zhí)行條件的判斷數據。
3.如權利要求2所述的可重構路徑算子，其特征在于，所述輸入接口包括輸入數據接口和配置信息傳輸鏈接口，所述控制模塊包括存儲單元和邏輯控制單元；所述配置信息經所述配置信息傳輸鏈接口輸入到所述可重構路徑算子，由所述存儲單元對其進行存儲；所述邏輯控制單元調用所述配置信息并接收從所述輸入數據接口輸來的判斷數據，根據所述配置信息和判斷數據生成所述控制信號。
4.如權利要求3所述的可重構路徑算子，其特征在于，所述功能模塊包括多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元；所述多路選擇功能單元用于實現所述多路數據選擇，其輸入與所述輸入端與輸入數據接口相連接，用于接收至少兩路輸入數據；所述多路分發(fā)功能單元用于實現所述多路分發(fā)功能，其輸入端與所述輸入數據接口相連接，用于接收一路輸入數據；所述數據狀態(tài)控制單元用于實現數據狀態(tài)控制，其輸入端與所述輸入數據接口相連接，用于接收一路輸入數據；所述邏輯控制單元分別與所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元相連接，用于向所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元輸出所述控制信號，所述控制信號確定所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元實現的具體功能，以及實現具體功能的執(zhí)行條件。
5.如權利要求4所述的可重構路徑算子，其特征在于，所述多路選擇包括基于優(yōu)先級的多選一、順序多選一和普通多選一；所述多路分發(fā)包括一至一和一至多；所述數據狀態(tài)控制包括暫存、保持和清空。
6.如權利要求5所述的可重構路徑算子，其特征在于，所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為多路選擇中的某個具體功能時，所述邏輯控制單元根據判斷數據確定所述數據多選功能單元具體選擇的輸入數據；所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為一至一時，所述邏輯控制單元根據判斷數據確定所述輸入數據具體從數據分發(fā)功能單元的哪個輸出端輸出；所述邏輯控制單元根據配置信息將所述功能模塊實現的具體功能確定為暫存時，所述邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元是否輸出有效值；所述邏輯控制單元根據配置信息將所述功能模塊實現的具體功能確定為保持時，所述邏輯控制單元根據判斷數據確定數據狀態(tài)控制單元是否更新保持的輸入數據值；所述邏輯控制單元根據配置信息將所述功能模塊的具體功能配置為清空時，所述邏輯控制單元根據判斷數據確定是否清空。
7.如權利要求4所述的可重構路徑算子，其特征在于，還包括輸出選擇單元；所述輸出選擇單元的輸入端分別與所述多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元的輸出端相連接；輸出端與所述輸出數據接口相連接；所述邏輯控制單元根據所述配置信息生成控制所述輸出選擇單元的控制信號，所述輸出選擇單元根據所述控制信號接收多路選擇功能單元、多路分發(fā)功能單元和數據狀態(tài)控制單元中正在執(zhí)行有效操作的單元產生的輸出數據，并將該輸出數據輸出給所述輸出數據接
8.如權利要求6所述的可重構路徑算子，其特征在于，還包括用于暫存輸出數據的寄存器；所述寄存器的輸入端與所述數據選擇單元相連接，用于從所述數據選擇單元中接收輸出數據，所述寄存器的輸出端與所述輸出數據接口相連接；所述寄存器還與所述邏輯控制單元相連接，且如果在一個時鐘期內，可重構路徑算子的當前輸入數據有效，且所述可重構路徑算子上次生產的輸出數據也已經被消費，則所述邏輯控制單元控制所述寄存器單元暫存的輸出數據改變，否則，不改變所述寄存器單元暫存的輸出數據。
9.如權利要求1至8中任一項所述的可構路徑算子，其特征在于，還包括接口模塊，所述接口模塊包括輸入數據接口、輸出數據接口、配置信息傳輸鏈接口、電源接口、地接口、 配置時鐘接口；其中，配置信息傳輸鏈接口、配置時鐘接品、電源接口和地接口為固定接口， 其它的接口為可配置接口。
10.一種集成電路陣列結構，包括可重構算術算子、可重構路徑算子、可重構調度算子、 可重構DSP算子和可重構存儲算子，其特征在于，所述可重構路徑算子為權利要求1至9中任一項所述可重構路徑算子。
全文摘要
本發(fā)明公開了一種可重構路徑算子和具有此可重構路徑算子的陣列結構，可重構路徑算子包括接口模塊、功能模塊和控制模塊；接口模塊包括輸入接口和輸出數據接口；所述功能模塊與輸入接口相連，從輸入接口接收輸入數據，并對輸入數據進行多路選擇、多路分發(fā)和數據狀態(tài)控制中的一種或多種操作后生成輸出數據發(fā)送到輸出數據接口；所述控制模塊與輸入接口相連，從輸入接口接收控制信息，并根據所述控制信息生成控制所述功能模塊對接收的所述輸入數據進行上述操作的控制信號。上述結構的可重構路徑算子能夠實現數據流的動態(tài)流動。
文檔編號G06F15/78GK102339268SQ20111009816
公開日2012年2月1日 申請日期2011年4月19日 優(yōu)先權日2011年4月19日
發(fā)明者吳承昊, 王新安, 藍晶, 雍珊珊, 龍曉波 申請人:北京大學深圳研究生院