專(zhuān)利名稱(chēng)：一種基于嵌入式的自適應(yīng)模塊電路及其自適應(yīng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式系統(tǒng)，具體涉及一種基于嵌入式的自適應(yīng)模塊電路及其自適應(yīng)方法。
背景技術(shù)：
在系統(tǒng)集成項(xiàng)目中，為了適應(yīng)各種不同的應(yīng)用，需要實(shí)現(xiàn)很多種不同的接口，而且這些不同的接口有時(shí)需要靈活配置，即有的接口臨時(shí)需要增加，有的接口有時(shí)需要減少。如果采用一體化的嵌入式系統(tǒng)會(huì)造成調(diào)整時(shí)的極度不便。因此，希望發(fā)明一種將嵌入式CPU 和接口模塊分離的方式，并加入識(shí)別和自適應(yīng)機(jī)制，達(dá)到自由靈活配置，即插即用的效果。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種基于嵌入式的自適應(yīng)模塊電路，將嵌入式CPU和接口功能模塊分離，且可以即插即用。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是一種基于嵌入式的自適應(yīng)模塊電路，其特征在于該電路包括CPU卡和接口卡，CPU卡內(nèi)設(shè)有嵌入式處理器、內(nèi)存、存儲(chǔ)器、FPGA、網(wǎng)卡以及CPU卡接口電路，該CPU卡接口電路與嵌入式處理器、FPGA和網(wǎng)卡連接，接口卡內(nèi)設(shè)有功能模塊、ID配置模塊和接口卡接口電路，CPU卡和接口卡之間通過(guò)連接器連接。在系統(tǒng)背板上設(shè)有連接器，CPU卡通過(guò)CPU卡接口電路與連接器的一端連接，接口卡通過(guò)接口卡接口電路與連接器另一端連接。本發(fā)明的另一目的是提供一種基于嵌入式的自適應(yīng)模塊的自適應(yīng)方法，該方法可以使得嵌入式CPU和接口功能模塊進(jìn)行自適應(yīng)，且可以即插即用。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是一種基于嵌入式的自適應(yīng)模塊的自適應(yīng)方法，其特征在于該方法包括以下步驟A、首先將各個(gè)接口卡對(duì)應(yīng)的FPGA配置文件和應(yīng)用程序按ID的順序放在CPU卡上的指定的存儲(chǔ)區(qū)域中；B、CPU卡上的FPGA檢測(cè)到任意ID 識(shí)別引腳的電平變化后，將嵌入式處理器的復(fù)位腳拉低進(jìn)行復(fù)位，避免不匹配的程序?qū)е陆涌诳üぷ鳟惓?；C、嵌入式處理器獲取當(dāng)前ID號(hào)，并根據(jù)讀到ID號(hào)，從存儲(chǔ)器中讀取對(duì)應(yīng)的FPGA配置文件，并將該文件配置到FPGA中；D、配置完成后，啟動(dòng)Iinux內(nèi)核，內(nèi)核啟動(dòng)后，自動(dòng)執(zhí)行應(yīng)用程序啟動(dòng)腳本，啟動(dòng)腳本再次讀取ID號(hào)，根據(jù)ID號(hào)從存儲(chǔ)器中選擇相應(yīng)的應(yīng)用程序執(zhí)行。本發(fā)明將嵌入式CPU和接口功能模塊分離，并加入識(shí)別和自適應(yīng)機(jī)制，達(dá)到自由靈活配置，即插即用的效果。本發(fā)明的優(yōu)點(diǎn)在于可以靈活配置接口功能模塊，因此使用方便、靈活性好。


圖I為本發(fā)明的硬件電路框圖。圖2為本發(fā)明的CPU卡接口電路。
圖3為本發(fā)明的接口卡接口電路。圖4為ID配置電路。圖5為本發(fā)明的結(jié)構(gòu)示意圖。圖6為本發(fā)明的系統(tǒng)工作流程。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步的描述。一種基于嵌入式的自適應(yīng)模塊系統(tǒng)，其特征在于該系統(tǒng)包括CPU卡2和接口卡1， CPU卡2內(nèi)設(shè)有嵌入式處理器、內(nèi)存、存儲(chǔ)器、FPGA、網(wǎng)卡以及CPU卡接口電路，該CPU卡接口電路與嵌入式處理器、FPGA和網(wǎng)卡連接，接口卡I內(nèi)設(shè)有功能模塊、ID配置模塊和接口卡接口電路，CPU卡2和接口卡I之間通過(guò)連接器3連接。在系統(tǒng)背板4上設(shè)有連接器3，CPU 卡通過(guò)CPU卡接口電路與連接器的一端連接，接口卡通過(guò)接口卡接口電路與連接器另一端連接。連接器3兩側(cè)分設(shè)一根插槽，CPU卡2的一側(cè)設(shè)有邊接頭，邊接頭上設(shè)有與CPU卡接口電路相對(duì)應(yīng)設(shè)置的多個(gè)導(dǎo)電觸點(diǎn)，接口卡I的一側(cè)也設(shè)有邊接頭，邊接頭上設(shè)有與接口卡接口電路相對(duì)應(yīng)設(shè)置的多個(gè)導(dǎo)電觸點(diǎn)，連接器3兩側(cè)分設(shè)一根插槽，插槽內(nèi)設(shè)有導(dǎo)電插針，CPU卡的邊接頭和接口卡的邊接頭分別插入連接器兩側(cè)的插槽內(nèi)，其對(duì)應(yīng)的導(dǎo)電觸點(diǎn)通過(guò)連接器內(nèi)的導(dǎo)電插針接觸，兩根插槽內(nèi)相對(duì)應(yīng)的導(dǎo)電插針相互連接。CPU卡邊接頭與CPU 卡接口電路的對(duì)應(yīng)設(shè)置以及接口卡邊接頭與接口卡接口電路的對(duì)應(yīng)設(shè)置均屬于現(xiàn)有技術(shù)， 在此不再贅述。其中ID配置電路包括8個(gè)電阻，每個(gè)電阻的一端接地或高電平，每個(gè)電阻的另一端分別接接口卡接口電路8個(gè)ID識(shí)別引腳中的一個(gè)弓丨腳，與該接口卡接口電路的8個(gè)引腳相對(duì)應(yīng)的CPU卡接口電路的8個(gè)引腳分別與CPU的CPU_GPI05 CPU_GPI012引腳連接。在本發(fā)明中，CPU卡中包含嵌入式處理器(如Marvell公司的PXA255處理器)、 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)、內(nèi)存、存儲(chǔ)器、網(wǎng)卡等核心器件，CPU卡通過(guò)CPU卡接口電路與設(shè)在系統(tǒng)背板上的連接器連接，而接口卡則包括多種類(lèi)型接口卡，各接口卡中的功能模塊則根據(jù)實(shí)際需要有各種類(lèi)型，有實(shí)現(xiàn)串口功能的，有實(shí)現(xiàn)音頻輸入輸出的，有實(shí)現(xiàn)視頻輸入輸出的，這些功能模塊可以自行設(shè)計(jì)也可采用現(xiàn)有模塊，這些功能模塊的設(shè)計(jì)不屬于本發(fā)明要求保護(hù)的范圍，因此在此不再贅述。不同接口卡的數(shù)字時(shí)序或接口協(xié)議通過(guò)CPU卡上的FPGA編程實(shí)現(xiàn)，嵌入式處理器再通過(guò)高速總線(xiàn)與FPGA交互數(shù)據(jù)。如圖所示，該連接器3包括分設(shè)系統(tǒng)背板4兩側(cè)的第一插槽和第二插槽，導(dǎo)電插針的一端位于第一插槽內(nèi)，導(dǎo)電插針的另一端位于第二插槽內(nèi)，CPU卡2插在背板前部， 其邊接頭與第二插槽相配合連接，接口卡I插在背板后部，其邊接頭與第一插槽相配合連接，兩個(gè)邊接頭的對(duì)應(yīng)導(dǎo)電觸點(diǎn)之間通過(guò)導(dǎo)電插針連接，前后兩塊卡組成一套完整的系統(tǒng)。 CPU卡和接口卡均可設(shè)計(jì)成模塊形式,模塊的尺寸為160mm*100mm。模塊的設(shè)計(jì)高度不超過(guò)20. 32mm。在本實(shí)施例中，CPU卡和接口卡的邊接頭采用標(biāo)準(zhǔn)2. Omm間距的har_bus HM Hard Metric高密度母連接器，與設(shè)置系統(tǒng)背板兩側(cè)的兩個(gè)相互連接的公連接器連接。連接器采用標(biāo)準(zhǔn)2. Omm間距的har-bus HM Hard Metric高密度母連接器,與設(shè)置系統(tǒng)背板兩側(cè)的兩個(gè)公連接器連接。連接器內(nèi)的導(dǎo)電插針包括地針、信號(hào)針、電源針，將地針、信號(hào)針、電源針?lè)謩e采用不同長(zhǎng)短的針形，地針最長(zhǎng)，信號(hào)針其次，電源針最短。這樣保證了模塊的熱插拔功能，即插入模塊時(shí)先連接地后信號(hào)，最后上電，拔出模塊時(shí)，先退電源再下信號(hào)最后地?cái)嚅_(kāi)。為避免熱拔插時(shí)造成管腳損壞，所有的管腳上增加了 ESD保護(hù)電路，并且每個(gè)管腳都規(guī)定了信號(hào)的輸入和輸出方向，一共有三種輸入、輸出、輸入輸出。所有接口卡的設(shè)計(jì)都與此匹配，防止出現(xiàn)CPU卡的管腳和對(duì)應(yīng)接口卡的管腳同時(shí)為輸出造成損壞的情況。為了實(shí)現(xiàn)模塊自適應(yīng)功能，接口卡上預(yù)留了8個(gè)管腳作為模式ID，這些管腳使用電阻上拉至“I”或下拉至“0”，編碼出不同的ID號(hào)，這些信號(hào)通過(guò)系統(tǒng)背板連接到CPU卡上的嵌入式處理器的GPIO以及FPGA的上。在CPU啟動(dòng)后，模塊識(shí)別電路將實(shí)時(shí)檢測(cè)是否有接口功能模塊插入以及查詢(xún)其ID 號(hào)，一旦發(fā)現(xiàn)ID號(hào)發(fā)生變化，為保證安全，CPU板會(huì)進(jìn)行復(fù)位。復(fù)位后，嵌入式處理器再次讀取ID，根據(jù)ID號(hào)選擇對(duì)應(yīng)的程序代碼執(zhí)行并實(shí)現(xiàn)對(duì)應(yīng)的功能。本發(fā)明的系統(tǒng)工作流程見(jiàn)圖6
為實(shí)現(xiàn)多接口卡的自適應(yīng)，首先需要將各個(gè)接口卡對(duì)應(yīng)的FPGA配置文件和應(yīng)用程序按ID的順序放在CPU卡上的指定的存儲(chǔ)區(qū)域中。其中FPGA配置文件分別放在存儲(chǔ)器的指定地址，每個(gè)配置文件占用300Kbyte的存儲(chǔ)空間。應(yīng)用程序由于是在操作系統(tǒng)和文件系統(tǒng)建立后使用，因此可以直接放在文件系統(tǒng)的指定目錄下，可以更有效的利用存儲(chǔ)空間。CPU卡上的FPGA檢測(cè)到任意ID識(shí)別引腳的電平變化后，將嵌入式處理器的復(fù)位腳拉低進(jìn)行復(fù)位，復(fù)位的目的是避免不匹配的程序?qū)е陆涌诳üぷ鳟惓?。?fù)位后,嵌入式處理器會(huì)進(jìn)入bootloader引導(dǎo)程序,bootloader中通過(guò)讀取嵌入式處理器的GPIO寄存器的值可以獲取當(dāng)前ID號(hào)。由于系統(tǒng)中存在FPGA，需要嵌入式處理器通過(guò)bootloader程序預(yù)先對(duì)FPGA進(jìn)行配置。配置方法如下FPGA 需要通過(guò) CFG_D0NE、CFG_nSTAT、CFG_CLK、CFG_DIN 以及 CFG_ nCONFIG四個(gè)管腳進(jìn)行配置，具體配置方法可參考FPGA芯片手冊(cè)。可以依照該手冊(cè)，通過(guò)配置嵌入式處理器的GPIO寄存器，將FPGA配置文件配置到FPGA中。Bootloader會(huì)根據(jù)讀到ID號(hào)，從存儲(chǔ)器中讀取對(duì)應(yīng)的FPGA配置文件，并將該文件配置到FPGA中。配置完成后,bootloader啟動(dòng)Iinux內(nèi)核。內(nèi)核啟動(dòng)后，自動(dòng)執(zhí)行應(yīng)用程序啟動(dòng)腳本，啟動(dòng)腳本再次讀取ID號(hào)，根據(jù)ID號(hào)從存儲(chǔ)器中選擇相應(yīng)的應(yīng)用程序執(zhí)行。CPU卡和FPGA連接的作用是通過(guò)CPU初始化FPGA，是現(xiàn)有技術(shù)。CPU卡的EXIN， EXOUT是與FPGA連接的，CPU卡的ΜΧΡ0、MXNO與接口卡的MXl是——對(duì)應(yīng)的，是千兆網(wǎng)絡(luò) RJ-45接口的定義，即LAN接口。網(wǎng)絡(luò)接口的功能實(shí)現(xiàn)在CPU卡上，接口卡上只是提供了一個(gè)網(wǎng)絡(luò)接口插座LAN而已。下面對(duì)CPU卡接口電路和接口卡接口電路的引腳進(jìn)行定義
V330為3. 3V供電
V500為5V供電 GND為接地
EXT_IN 與 FPGA 的 1/0 連接 EXT_0UT 與 FPGA 的 1/0 連接 M0DE_SEL為ID號(hào)管腳 Gl系列管腳為千兆網(wǎng)接口(RJ-45定義)Gl-MXPO(RJ-45 PIN8) Gl-MXNO(RJ-45 PIN7) Gl-MXPl(RJ-45 PIN5) Gl-MXNl(RJ-45 PIN4) G1-MXP2(RJ-45 PIN6) G1-MXN2(RJ-45 PIN3) G1-MXP3(RJ-45 PIN2) G1-MXN3(RJ-45 PIN1) Gl-LED-TX (傳輸指示燈) Gl-LinklOOO (千兆指示燈)
權(quán)利要求
1.一種基于嵌入式的自適應(yīng)模塊電路，其特征在于該電路包括CPU卡和接口卡，CPU卡內(nèi)設(shè)有嵌入式處理器、內(nèi)存、存儲(chǔ)器、FPGA、網(wǎng)卡以及CPU卡接口電路，該CPU卡接口電路與嵌入式處理器、FPGA和網(wǎng)卡連接，接口卡內(nèi)設(shè)有功能模塊、ID配置模塊和接口卡接口電路， CPU卡和接口卡之間通過(guò)連接器連接。
2.如權(quán)利要求I所述的自適應(yīng)模塊電路，其特征在于在系統(tǒng)背板上設(shè)有連接器，CPU 卡通過(guò)CPU卡接口電路與連接器的一端連接，接口卡通過(guò)接口卡接口電路與連接器另一端連接。
3.如權(quán)利要求2中所述的自適應(yīng)模塊電路，其特征在于ID配置電路包括8個(gè)電阻，每個(gè)電阻的一端接地或高電平，每個(gè)電阻的另一端分別接接口卡接口電路8個(gè)ID識(shí)別引腳中的一個(gè)引腳，與該接口卡接口電路的8個(gè)引腳相對(duì)應(yīng)的CPU卡接口電路的8個(gè)引腳分別與 CPU 的 CPU_GPI05 CPU_GPI012 引腳連接。
4.如權(quán)利要求f3中任一項(xiàng)所述的自適應(yīng)模塊電路，其特征在于連接器3兩側(cè)分設(shè)一根插槽，CPU卡2的一側(cè)設(shè)有邊接頭，邊接頭上設(shè)有與CPU卡接口電路相對(duì)應(yīng)設(shè)置的多個(gè)導(dǎo)電觸點(diǎn)，接口卡I的一側(cè)也設(shè)有邊接頭，邊接頭上設(shè)有與接口卡接口電路相對(duì)應(yīng)設(shè)置的多個(gè)導(dǎo)電觸點(diǎn)，連接器3兩側(cè)分設(shè)一根插槽，插槽內(nèi)設(shè)有導(dǎo)電插針，CPU卡的邊接頭和接口卡的邊接頭分別插入連接器兩側(cè)的插槽內(nèi)，其對(duì)應(yīng)的導(dǎo)電觸點(diǎn)通過(guò)連接器內(nèi)的導(dǎo)電插針接觸,兩根插槽內(nèi)相對(duì)應(yīng)的導(dǎo)電插針相互連接。
5.一種基于嵌入式的自適應(yīng)模塊的自適應(yīng)方法，其特征在于該方法包括以下步驟:A、 首先將各個(gè)接口卡對(duì)應(yīng)的FPGA配置文件和應(yīng)用程序按ID的順序放在CPU卡上的指定的存儲(chǔ)區(qū)域中；B、CPU卡上的FPGA檢測(cè)到任意ID識(shí)別引腳的電平變化后，將嵌入式處理器的復(fù)位腳拉低進(jìn)行復(fù)位，避免不匹配的程序?qū)е陆涌诳üぷ鳟惓＃籆、嵌入式處理器獲取當(dāng)前ID 號(hào)，并根據(jù)讀到ID號(hào)，從存儲(chǔ)器中讀取對(duì)應(yīng)的FPGA配置文件，并將該文件配置到FPGA中； D、配置完成后，啟動(dòng)Iinux內(nèi)核，內(nèi)核啟動(dòng)后，自動(dòng)執(zhí)行應(yīng)用程序啟動(dòng)腳本,啟動(dòng)腳本再次讀取ID號(hào)，根據(jù)ID號(hào)從存儲(chǔ)器中選擇相應(yīng)的應(yīng)用程序執(zhí)行。
全文摘要
本發(fā)明公開(kāi)了一種基于嵌入式的自適應(yīng)模塊電路，其特征在于該電路包括CPU卡和接口卡，CPU卡內(nèi)設(shè)有嵌入式處理器、內(nèi)存、存儲(chǔ)器、FPGA、網(wǎng)卡以及CPU卡接口電路，該CPU卡接口電路與嵌入式處理器、FPGA和網(wǎng)卡連接，接口卡內(nèi)設(shè)有功能模塊、ID配置模塊和接口卡接口電路，CPU卡和接口卡之間通過(guò)連接器連接。本發(fā)明將嵌入式CPU和接口功能模塊分離，并加入識(shí)別和自適應(yīng)機(jī)制，達(dá)到自由靈活配置，即插即用的效果。本發(fā)明的優(yōu)點(diǎn)在于可以靈活配置接口功能模塊，因此使用方便、靈活性好。
文檔編號(hào)G06F9/445GK102609035SQ20111002509
公開(kāi)日2012年7月25日 申請(qǐng)日期2011年1月24日 優(yōu)先權(quán)日2011年1月24日
發(fā)明者呂家瑜, 惠新標(biāo), 曾權(quán)民, 章程, 陳立德 申請(qǐng)人:上海風(fēng)格信息技術(shù)有限公司, 上海風(fēng)格軟件有限公司