專利名稱：數(shù)據(jù)處理裝置和數(shù)據(jù)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理裝置和數(shù)據(jù)處理系統(tǒng)，特別是涉及具有中央處理裝置的數(shù)據(jù)處理裝置、和使用了該數(shù)據(jù)處理裝置的數(shù)據(jù)處理系統(tǒng)。
背景技術(shù)：
對(duì)于移動(dòng)電話，不僅聲音通話，而且通過(guò)與互聯(lián)網(wǎng)等網(wǎng)絡(luò)連接，數(shù)據(jù)通信也成為主要功能。裝載于移動(dòng)電話的中央處理裝置(CPU :Central Processing Unit)在進(jìn)行聲音通話的情況下，將聲音轉(zhuǎn)換為數(shù)字信息而發(fā)送給基站。此外，中央處理裝置CPU進(jìn)行從基站接收數(shù)字信息，并將接收到的數(shù)字信息轉(zhuǎn)換成聲音的編解碼處理。另一方面，在進(jìn)行數(shù)據(jù)通信的情況下，CPU進(jìn)行如下的編解碼處理對(duì)從基站、W1-FI (注冊(cè)商標(biāo))等接入點(diǎn)接收到的將靜止圖、動(dòng)畫等作為壓縮信息的數(shù)字信息進(jìn)行擴(kuò)展，存儲(chǔ)于非易失性存儲(chǔ)器中或用于收看動(dòng)畫等。在這樣的移動(dòng)電話所代表的移動(dòng)設(shè)備中，因?yàn)橛呻姵厮?qū)動(dòng)，所以需要使電池可驅(qū)動(dòng)的時(shí)間長(zhǎng)時(shí)間化。因此，在待機(jī)期間內(nèi)，進(jìn)行無(wú)線通信的基帶處理部的數(shù)據(jù)處理裝置間歇性地工作地與基站等進(jìn)行通信。此外，應(yīng)用處理部的數(shù)據(jù)處理裝置降低向內(nèi)部的功能模塊提供的時(shí)鐘的頻率，或停止提供時(shí)鐘，或降低提供的電壓，或提供停止電壓(參照專利文獻(xiàn)I和專利文獻(xiàn)2)。此外，作為這樣的數(shù)據(jù)處理裝置所使用的非易失性存儲(chǔ)器，一般使用閃存。作為在該閃存中的降低功耗對(duì)策，進(jìn)行降低寫入工作時(shí)的功耗(參照專利文獻(xiàn)3)。專利文獻(xiàn)1:日本特開(kāi)平7-28549號(hào)公報(bào)專利文獻(xiàn)2 :日本特開(kāi)2010-118746號(hào)公報(bào)專利文獻(xiàn)3 :日本特開(kāi)2002-109894號(hào)公報(bào)

發(fā)明內(nèi)容
在專利文獻(xiàn)I所記載的降低功耗技術(shù)中，在數(shù)據(jù)處理裝置執(zhí)行的程序中，需要記述可否向內(nèi)部的功能模塊提供時(shí)鐘、電源以及提供的時(shí)機(jī)。因此，存在這樣設(shè)定所涉及的程序的步驟數(shù)增加，用于進(jìn)行實(shí)效工作的程序的編碼效率降低這樣的問(wèn)題。在專利文獻(xiàn)2 所記載的 DVFS(Dynamic Voltage and Frequency Scaling,動(dòng)態(tài)電壓和頻率調(diào)節(jié))控制技術(shù)中，為了根據(jù)數(shù)據(jù)處理裝置的工作狀態(tài)而使向內(nèi)部功能模塊提供的時(shí)鐘、電源電壓變化，需要用于監(jiān)視內(nèi)部功能模塊的狀態(tài)的監(jiān)視電路。因此，在該監(jiān)視電路的電路規(guī)模和功耗上，存在間接費(fèi)用(overhead)增加這樣的問(wèn)題。此外，由于數(shù)據(jù)處理裝置的功耗量的增減變大，所以存在進(jìn)行設(shè)備的設(shè)計(jì)時(shí)難以估算向數(shù)據(jù)處理裝置應(yīng)提供的功率這樣的問(wèn)題。另外，在使用移動(dòng)電話收看動(dòng)畫的情況下，基帶處理部需要高品質(zhì)地接收數(shù)據(jù)，而這一點(diǎn)較大地依賴于來(lái)自基站等發(fā)送側(cè)的電波強(qiáng)度，不太依賴于在基帶處理部本身中的工作狀態(tài)。另一方面，在應(yīng)用處理部，需要使接收到的數(shù)據(jù)的展開(kāi)擴(kuò)展、數(shù)據(jù)的畫像化和聲音化、顯示和發(fā)音這樣的處理在規(guī)定時(shí)間適當(dāng)?shù)赝瓿伞４送?，在進(jìn)行那樣的動(dòng)畫的記錄的情況下，需要使向非易失性存儲(chǔ)器的寫入也在規(guī)定時(shí)間內(nèi)完成。另一方面，在用移動(dòng)電話進(jìn)行聲音通話的情況下，基帶處理部與收看動(dòng)畫時(shí)的處理區(qū)別不大。另一方面，應(yīng)用處理部與收看動(dòng)畫時(shí)相比，對(duì)較少的數(shù)據(jù)進(jìn)行展開(kāi)擴(kuò)展、聲音化和發(fā)音。雖然數(shù)據(jù)處理量與收看動(dòng)畫時(shí)相比少，但是為了能夠長(zhǎng)時(shí)間通話，需要即使電池的供電電壓降低，也能夠繼續(xù)進(jìn)行數(shù)據(jù)處理。因此，本發(fā)明的目的在于，提供一種能夠結(jié)合使用數(shù)據(jù)處理裝置的設(shè)備的工作狀態(tài)，簡(jiǎn)單地設(shè)定數(shù)據(jù)處理裝置的工作電壓和時(shí)鐘頻率、以及功耗大的非易失性存儲(chǔ)器的寫入工作的數(shù)據(jù)處理裝置和數(shù)據(jù)處理系統(tǒng)。本發(fā)明的一技術(shù)方案的數(shù)據(jù)處理裝置包括中央處理裝置，按照用戶程序工作；寄存器，能夠由用戶設(shè)定；非易失性存儲(chǔ)器；以及第I時(shí)鐘電路，向中央處理裝置和非易失性存儲(chǔ)器提供第I時(shí)鐘，中央處理裝置按照用戶程序，在寄存器中設(shè)定使數(shù)據(jù)處理裝置在第I模式、第2模式和第3模式中的哪一模式下工作。第I模式是能夠在外部供給電壓為相對(duì)高電壓的范圍即第I范圍內(nèi)工作的模式。第2模式是能夠在外部供給電壓包括第I范圍且涵蓋到相對(duì)低電壓的范圍的第2范圍內(nèi)工作的模式。在第2模式下的第I時(shí)鐘的頻率的上限比在第I模式下的第I時(shí)鐘的頻率的上限低。第3模式是低功耗工作模式，在第3模式下的第I時(shí)鐘的頻率比在第I模式下的第I時(shí)鐘的頻率和在第2模式下的第I時(shí)鐘的頻率低。根據(jù)本發(fā)明的一技術(shù)方案，能夠結(jié)合數(shù)據(jù)處理裝置的設(shè)備的工作狀態(tài)而簡(jiǎn)單地設(shè)定數(shù)據(jù)處理裝置的工作電壓和時(shí)鐘頻率以及功耗大的非易失性存儲(chǔ)器的寫入工作。


圖1是表示具有數(shù)據(jù)處理裝置的數(shù)據(jù)處理系統(tǒng)的一個(gè)例子的圖。圖2是具有中央處理裝置的數(shù)據(jù)處理裝置的概略結(jié)構(gòu)圖。圖3是表示在數(shù)據(jù)處理裝置的各工作模式下，中央處理裝置工作所需的外部提供電壓的范圍、和向中央處理裝置提供的時(shí)鐘的頻率的范圍的圖。圖4是表示在數(shù)據(jù)處理裝置的各工作模式下，從閃存讀取時(shí)所需的外部提供電壓的范圍、和讀取時(shí)向閃存提供的時(shí)鐘的頻率的范圍的圖。圖5是表示在數(shù)據(jù)處理裝置的各工作模式下，對(duì)閃存編程和擦除時(shí)所需的外部提供電壓的范圍、和編程及擦除時(shí)向閃存提供的時(shí)鐘的頻率的范圍的圖。圖6是表示數(shù)據(jù)處理裝置內(nèi)的電源電路(調(diào)節(jié)器)的配置例的圖。圖7是表示包括圖2的數(shù)據(jù)處理裝置的移動(dòng)設(shè)備的工作順序的流程圖。
具體實(shí)施例方式在本發(fā)明的實(shí)施方式中，說(shuō)明如下的例子在移動(dòng)電話等移動(dòng)設(shè)備所使用的具備中央處理裝置CPU、非易失性存儲(chǔ)器的數(shù)據(jù)處理裝置中，設(shè)定考慮了這些設(shè)備的工作狀態(tài)的數(shù)據(jù)處理裝置的工作模式，實(shí)現(xiàn)功耗量的降低和可工作時(shí)間的長(zhǎng)時(shí)間化。
以下，用

本發(fā)明的實(shí)施方式。[第I實(shí)施方式]圖1是表示具有數(shù)據(jù)處理裝置的數(shù)據(jù)處理系統(tǒng)的一個(gè)例子的圖。參照?qǐng)D1，數(shù)據(jù)處理系統(tǒng)I包括印刷布線基板18、被裝載于印刷布線基板18上的數(shù)據(jù)處理裝置2、傳感器4、通信部6、計(jì)時(shí)器8和電池12。電池12的電壓被作為電源電壓Vcc向數(shù)據(jù)處理裝置2提供。圖2是具有中央處理裝置(CPU)的數(shù)據(jù)處理裝置的概略結(jié)構(gòu)圖。在圖2中，除了一般的微型計(jì)算機(jī)的結(jié)構(gòu)以外，還記載有本發(fā)明所特具有的功能部。參照?qǐng)D2，數(shù)據(jù)處理裝置2包括中央處理裝置CPU、RAM (Random AccessMemory) 51、ROM (Read Only Memory) 52、閃存23、傳輸數(shù)據(jù)和地址的總線21、數(shù)據(jù)傳輸部(直接存儲(chǔ)器存取控制器)DMAC、模擬數(shù)字轉(zhuǎn)換部ADC、中斷控制器INTC、串行通信部SCI0、系統(tǒng)控制器SYSC、主時(shí)鐘電路26、主電源電路24和電壓檢測(cè)部66。中央處理裝置CPU依次執(zhí)行存儲(chǔ)于閃存23的程序，進(jìn)行數(shù)據(jù)處理裝置2整體的工作控制。中央處理裝置CPU將數(shù)據(jù)處理裝置2設(shè)定成，在高速工作模式、大電壓范圍工作模式和低功耗工作模式中的任一模式下工作。系統(tǒng)控制器SYSC控制數(shù)據(jù)處理裝置整體的工作。串行通信部SCIO將從外部輸入的數(shù)據(jù)存儲(chǔ)于RAM51。模擬數(shù)字轉(zhuǎn)換部ADC將從外部輸入的模擬信號(hào)轉(zhuǎn)換為數(shù)字值，并存儲(chǔ)于RAM51。數(shù)據(jù)傳輸部DMAC在將串行通信部SCIO和模擬數(shù)字轉(zhuǎn)換部ADC的數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)于RAM51時(shí)，控制經(jīng)由總線21的數(shù)據(jù)傳輸。中斷控制器INTC接收外部或內(nèi)部的功能部發(fā)出的中斷信號(hào)，發(fā)出對(duì)中央處理裝置CPU的中斷。中央處理裝置CPU進(jìn)行與中斷內(nèi)容相應(yīng)的處理。主時(shí)鐘電路26包括多個(gè)時(shí)鐘源，該多個(gè)時(shí)鐘源包括低速振蕩器L0C0和高速振蕩器H0C0。主時(shí)鐘電路26產(chǎn)生數(shù)據(jù)處理裝置2的工作時(shí)鐘ICLK。主電源電路24使外部供給電壓Vcc降壓或升壓，并向數(shù)據(jù)處理裝置內(nèi)的各構(gòu)成元件提供。主電源電路24包括通過(guò)使外部供給電源電壓Vcc降壓而生成內(nèi)部工作電壓Vdd等，并將其向中央處理裝置CPU等提供的降壓電路30。電壓檢測(cè)部66檢測(cè)外部供給電源電壓Vcc的值。閃存23包括閃存陣列34、接口電路31、讀出放大器32、Y譯碼器33、X譯碼器35、閃存電源電路(flash power supply circuit) 39、定序器(sequencer) 28、閃存寫入用時(shí)鐘電路36和間歇?jiǎng)幼饔糜?jì)時(shí)器37。閃存陣列34中，多個(gè)閃存單元呈行列狀配置。接口電路31從中央處理裝置CPU經(jīng)由總線21，接收閃存陣列34的地址和寫入數(shù)據(jù)(程序數(shù)據(jù))，并且經(jīng)由總線21向中央處理裝置CPU輸出來(lái)自閃存陣列34的讀出數(shù)據(jù)。讀出放大器32通過(guò)將從閃存陣列34讀出的信號(hào)與參照信號(hào)比較而輸出讀出數(shù)據(jù)。Y譯碼器33對(duì)列地址(column address)進(jìn)行譯碼，選擇成為閃存陣列34內(nèi)的讀取、編程或擦除的對(duì)象的列。X譯碼器35對(duì)行地址(row address)進(jìn)行譯碼,選擇成為閃存陣列34內(nèi)的讀取、編程或擦除的對(duì)象的行。閃存電源電路39包括第I升壓電路40和第2升壓電路41。擦除(erasing)時(shí)，因?yàn)殡娏鞯南牧慷?，所以為了提高供給能力，第I升壓電路40和第2升壓電路41并行工作。編程時(shí)，僅第I升壓電路40工作。這是因?yàn)?，編程時(shí)電流的消耗量少，若2臺(tái)升壓電路工作，則供給能力過(guò)高，寫入特性變差。但是在電源上升時(shí)，即使在編程時(shí)，為了盡可能早地成為能夠編程的狀態(tài)，第I升壓電路40和第2升壓電路41也可以并行地工作。此外，在后述的高速工作模式下，與大電壓范圍工作模式相比，第I升壓電路40和第2升壓電路41內(nèi)的升壓所涉及的供給泵的級(jí)數(shù)變多。定序器38基于從主時(shí)鐘電路26提供的時(shí)鐘ICLK，控制從閃存陣列34的讀取，基于從閃存寫入用時(shí)鐘電路36提供的時(shí)鐘FCLK，控制閃存陣列34的編程和擦除。定序器38在讀出來(lái)自閃存陣列34的數(shù)據(jù)時(shí)，在以高電壓進(jìn)行工作的情況下，由于晶體管的驅(qū)動(dòng)能力提高，所以使來(lái)自閃存陣列34的讀出時(shí)機(jī)提前，從而進(jìn)行高速的讀出。另一方面，定序器38在以低電壓進(jìn)行工作的情況下，使來(lái)自閃存陣列34的讀出時(shí)機(jī)延緩，從而進(jìn)行低速的讀出。閃存寫入用時(shí)鐘電路36輸出控制對(duì)閃存陣列34的編程和擦除的時(shí)機(jī)的時(shí)鐘FCLK。之所以這樣具備單獨(dú)的閃存寫入用時(shí)鐘電路36是因?yàn)?，根?jù)模式，在利用工作頻率較大地變化的時(shí)鐘ICLK進(jìn)行編程和擦除工作時(shí)，向閃存陣列34的存儲(chǔ)器空間施加電壓的時(shí)間產(chǎn)生偏差，單元的可靠性不均。但是，閃存寫入用時(shí)鐘電路36由于消耗電流較多，所以僅在編程和擦除時(shí)工作，在使用環(huán)境下占一大半的讀取時(shí)使閃存寫入用時(shí)鐘電路36停止，從而實(shí)現(xiàn)低功耗化。間歇?jiǎng)幼饔糜?jì)時(shí)器37在低電力工作模式下的來(lái)自閃存23的讀取動(dòng)作中，為了每隔一定時(shí)間使閃存電源電路39間歇?jiǎng)幼鳎扛粢欢〞r(shí)間輸出通知定序器38經(jīng)過(guò)了一定時(shí)間的信號(hào)。參照?qǐng)D1、圖2，傳感器4生成輸入到模擬數(shù)字轉(zhuǎn)換部ADC的模擬信號(hào)。通信部6進(jìn)行與系統(tǒng)外部的數(shù)據(jù)通信控制，向串行通信部SCIO輸入數(shù)據(jù)或從串行通信部SCIO接收數(shù)據(jù)。計(jì)時(shí)器8根據(jù)數(shù)據(jù)處理裝置2設(shè)定的時(shí)間的經(jīng)過(guò)對(duì)數(shù)據(jù)處理裝置2發(fā)出中斷信號(hào)。利用連接于外部的電池，向數(shù)據(jù)處理裝置2提供工作電源電壓Vcc。在這樣構(gòu)成的系統(tǒng)中，電池的劣化(若是一次電池，則電動(dòng)勢(shì)降低導(dǎo)致電流供給能力降低，若是二次電池，則由于反復(fù)放電充造成蓄電能力降低而導(dǎo)致電流供給能力降低)的程度對(duì)數(shù)據(jù)處理裝置2的工作穩(wěn)定造成影響。(關(guān)于工作模式)數(shù)據(jù)處理裝置2在高速工作模式、大電壓范圍工作模式和低功耗工作模式中的任一模式下工作。中央處理裝置CPU按照用戶程序，在模式寄存器29中設(shè)定數(shù)據(jù)處理裝置的工作模式。系統(tǒng)控制器SYSC按照被設(shè)定于模式寄存器29的工作模式，控制數(shù)據(jù)處理裝置2的工作。圖3是表示在數(shù)據(jù)處理裝置的各工作模式下，中央處理裝置CPU工作所需的外部供給電壓的范圍、和向中央處理裝置CPU提供的時(shí)鐘的頻率的范圍的圖。圖4是表示在數(shù)據(jù)處理裝置的各工作模式下，從閃存23讀取時(shí)所需的外部供給電壓的范圍、和讀取時(shí)向閃存23提供的時(shí)鐘的頻率的范圍的圖。圖5是表示在數(shù)據(jù)處理裝置的各工作模式下，對(duì)閃存23編程和擦除時(shí)所需的外部供給電壓的范圍、和編程及擦除時(shí)向閃存23提供的時(shí)鐘的頻率的范圍的圖。(I)高速工作模式高速工作模式是在移動(dòng)設(shè)備中收看動(dòng)畫那樣的、需要進(jìn)行比較高速的數(shù)據(jù)處理時(shí)所設(shè)定的模式。在除了對(duì)閃存23編程和擦除時(shí)以外，如圖3、圖4所示，需要向數(shù)據(jù)處理裝置提供相對(duì)高的外部供給電壓Vcc (2. 7V 5. 5V的第I范圍)。在對(duì)閃存23編程和擦除時(shí)，如圖5所示，需要向數(shù)據(jù)處理裝置提供2. 7V 5. 5V的范圍的外部供給電壓Vcc。在高速工作模式下，主電源電路24和閃存電源電路39的所有電源電路工作。在高速工作模式下，如圖3所示，從主時(shí)鐘電路26向中央處理裝置CPU提供IMHz 50MHz的范圍的時(shí)鐘ICLK。在高速工作模式下，在讀取時(shí)，如圖4所示，從主時(shí)鐘電路26向閃存23提供與向中央處理裝置CPU提供的相同的時(shí)鐘ICLK。在高速工作模式下，在對(duì)閃存23編程和擦除時(shí)，如圖5所示，以IMHz 30MHz的時(shí)鐘FCLK工作。該時(shí)鐘FLCK由閃存寫入用時(shí)鐘電路36生成。(2)大電壓范圍工作模式大電壓范圍工作模式是在移動(dòng)設(shè)備中聲音通話那樣的、進(jìn)行比較低速的數(shù)據(jù)處理，但是需要長(zhǎng)時(shí)間工作且在包括電池供給電壓降低的大電壓范圍工作內(nèi)工作時(shí)所設(shè)定的模式。在除了對(duì)閃存23編程和擦除時(shí)以外，如圖3、圖4所示，需要向數(shù)據(jù)處理裝置2提供外部供給電壓Vcc (1. 62V 5. 5V的第2范圍)。第2范圍(1. 62V 5. 5V)包括第I范圍(2. 7V 5. 5V)且涵蓋到相對(duì)低電壓的范圍。在對(duì)閃存23編程和擦除時(shí)，如圖5所示，需要向數(shù)據(jù)處理裝置提供1. 62V 3. 6V的范圍的外部供給電壓Vcc。即，編程和擦除時(shí)的外部供給電壓的范圍包括于讀取時(shí)的外部供給電壓的范圍(第2范圍)中。在閃存23的改寫工作中，外部供給電源電壓Vcc施加于閃存電源電路內(nèi)的升壓電路40、41。在大電壓范圍工作模式下，由于包括外部供給電源電壓Vcc低的部位，所以提高升壓電路40、41的升壓能力(增多供給泵的級(jí)數(shù))。但是，若升壓電路40、41的升壓能力高，則在外部供給電源電壓Vcc高的情況下，利用升壓電路40、41升壓了的電壓的脈動(dòng)變大，閃存23的改寫特性會(huì)產(chǎn)生偏差。因?yàn)檫@樣的理由，在大電壓范圍工作模式下，將外部供給電源電壓Vcc的上限設(shè)定為比高速工作模式低的值即3. 6V。在大電壓范圍工作模式下，與高速工作模式相同，主電源電路24和閃存電源電路39的所有電源電路工作。如圖3所示，從主時(shí)鐘電路26向中央處理裝置CPU提供IMHz 30MHz的范圍的時(shí)鐘ICLK0在讀取時(shí)，如圖4所示，與向中央處理裝置CPU提供相同，從主時(shí)鐘電路26向閃存23提供時(shí)鐘ICLK。大電壓范圍工作模式時(shí)的中央處理裝置CPU和閃存23的讀取時(shí)的工作頻率，與高速工作模式時(shí)的中央處理裝置CPU和閃存23的讀取時(shí)的工作頻率一部分重復(fù)，但是對(duì)于中央處理裝置CPU和閃存23的讀取時(shí)的工作頻率的上限，高速工作模式比大電壓范圍工作模式高。這樣，說(shuō)明使大電壓范圍工作模式下的工作頻率的上限比高速工作模式下的工作頻率的上限低的理由。在閃存23的讀出工作中，外部供給電源電壓Vcc被使用于用于向閃存23的源電壓施加OV的晶體管。在大電壓范圍工作模式下，即使在外部供給電壓Vcc低的情況下也工作，但是在外部供給電源電壓Vcc低的情況下，流過(guò)該晶體管的電流變少。因此，需要延長(zhǎng)讀出放大器32的讀出時(shí)間。為了能對(duì)應(yīng)長(zhǎng)時(shí)間的讀出時(shí)間，在大電壓范圍工作模式時(shí)，使工作頻率的上限比高速工作模式下的工作頻率的上限低。此外，即使延長(zhǎng)該讀出時(shí)間且將工作頻率的上限限制為30MHz，在外部供給電源電壓Vcc高的情況下，考慮到來(lái)自閃存23的讀出正常地工作，外部供給電源電壓Vcc包括到高電壓(5. 5V)。為了對(duì)應(yīng)長(zhǎng)時(shí)間的讀出時(shí)間，也考慮有并非降低工作頻率的上限，而增加等待頻率(frequency of waiting)的另外的方法,但是在本發(fā)明的實(shí)施方式中，為了維持循環(huán)性能，不采用增加等待頻率的方法。在中央處理裝置CPU的工作中，對(duì)閃存23的讀出工作的等待頻率的增加導(dǎo)致中央處理裝置CPU的無(wú)用的功耗的增加，且違背了能夠?qū)崿F(xiàn)大電壓范圍的工作的大電壓范圍工作模式的目的。在對(duì)閃存23編程和擦除時(shí)，如圖5所示，以IMHz 15MHz的時(shí)鐘FCLK工作。該時(shí)鐘FLCK由閃存寫入用時(shí)鐘電路36生成。(3)低功耗工作模式低功耗工作模式是在移動(dòng)設(shè)備中的等待接收狀態(tài)那樣的、進(jìn)行低速的數(shù)據(jù)處理時(shí)所設(shè)定的模式。如圖3、圖4所示，需要向數(shù)據(jù)處理裝置提供外部供給電壓Vcc (1. 62V 5. 5V的大范圍)。如圖3所示，從主時(shí)鐘電路26向中央處理裝置CPU提供OkHz IMHz的范圍的時(shí)鐘 ICLK0在讀取時(shí)，如圖4所示，與中央處理裝置CPU提供相同，從主時(shí)鐘電路26向閃存23提供時(shí)鐘ICLK。在低功耗工作模式下，之所以即使外部供給電壓Vcc高也能夠以低速工作，是因?yàn)?，在從電池獲得外部供給電源電壓Vcc時(shí)，能夠不更換電池地長(zhǎng)期(例如I年左右)工作。此外，在低功耗工作模式下，不進(jìn)行對(duì)閃存23編程和擦除。在低功耗工作模式下，與高速工作模式和大電壓范圍工作模式相比，降低電源電路的供給能力。具體而言，在低功耗工作模式下，數(shù)據(jù)處理裝置內(nèi)的電源電路(調(diào)節(jié)器)中的、僅一半的電源電路(調(diào)節(jié)器)工作。這是因?yàn)椋诘凸墓ぷ髂Ｊ较?，不進(jìn)行向閃存23的寫入工作且數(shù)據(jù)處理裝置整體以低速工作，所以認(rèn)為使電源電路為高電力供給能力狀態(tài)會(huì)造成功耗浪費(fèi)。此外，在低功耗工作模式下，在從閃存23的讀取動(dòng)作中，通過(guò)使閃存電源電路39間歇?jiǎng)幼鞫鴮?shí)現(xiàn)低功耗化。即，將讀取要求作為觸發(fā)，使閃存電源電路39起動(dòng)，電壓穩(wěn)定之后進(jìn)行讀出，讀出完成了之后，再次使閃存電源電路39停止。定序器38接收來(lái)自間歇?jiǎng)幼饔糜?jì)時(shí)器37的時(shí)機(jī)，控制這樣的間歇?jiǎng)幼鳌?電力提供源的選擇)通過(guò)在數(shù)據(jù)處理裝置2內(nèi)分散地配置多個(gè)電源電路，與由I個(gè)電源電路進(jìn)行電力提供的情況相比，能夠縮短數(shù)據(jù)處理裝置內(nèi)的電源供給。能抑制由電源供給所具有的電阻帶來(lái)的電力損失，還能夠根據(jù)所工作的電源電路的數(shù)量來(lái)控制與工作狀態(tài)相應(yīng)的電源供給能力。圖6是表示數(shù)據(jù)處理裝置內(nèi)的電源電路(調(diào)節(jié)器)的配置例的圖。參照?qǐng)D6，數(shù)據(jù)處理裝置2形成在半導(dǎo)體基板100上。半導(dǎo)體基板100包括第I區(qū)域101、第2區(qū)域102、第3區(qū)域103和第4區(qū)域104。第I區(qū)域101是用于配置與信號(hào)和電源等的外部的輸入輸出相關(guān)的多個(gè)外部端子，例如焊盤電極120的區(qū)域。第2區(qū)域102與第I區(qū)域I相接地設(shè)置。第2區(qū)域102是用于配置在半導(dǎo)體基板100與外部之間輸入輸出信號(hào)或電源所相關(guān)的緩存器和保護(hù)元件的區(qū)域。第2區(qū)域102被設(shè)置成，以一定的寬度在芯片上圍繞。該一定的寬度大致由與輸入輸出相關(guān)的緩存器和保護(hù)元件的大小規(guī)定。第3區(qū)域103是用于配置內(nèi)部電路，例如CPU、存儲(chǔ)器和一部分周邊電路的區(qū)域。配置于第3區(qū)域103的內(nèi)部電路在無(wú)需工作的情況下，在低功耗模式下停止工作。第4區(qū)域104是配置內(nèi)部電路，例如系統(tǒng)控制器SYSC、中斷控制器INTC、低速振蕩器LOCO等的區(qū)域。這些電路即使在低功耗模式下也維持工作。利用第2區(qū)域102的未配置緩存器和保護(hù)元件的部分，分散配置多個(gè)調(diào)節(jié)器PGO PG7。調(diào)節(jié)器PGO PG7如圖2所表示那樣，包括于主電源電路24和閃存電源電路39中。圖示的調(diào)節(jié)器PGO PG7中的、調(diào)節(jié)器PGO、PGU PG6、PG7在所有的模式下提供電力。這些調(diào)節(jié)器如中斷控制器INTC那樣，向即使是低功耗狀態(tài)也需要工作的功能部提供電力。調(diào)節(jié)器PGO PG7中的、調(diào)節(jié)器PG2、PG3、PG4、PG5只限于高速工作模式和大電壓范圍工作模式時(shí)提供電力。(移動(dòng)設(shè)備的工作)圖7是表示包括圖2的數(shù)據(jù)處理裝置的移動(dòng)設(shè)備的工作順序的流程圖。通過(guò)圖7，在數(shù)據(jù)處理裝置2從用戶接收了數(shù)據(jù)通信的要求的情況下(在步驟SlOl中為是)，在由電壓檢測(cè)部66檢測(cè)到的外部供給電壓Vcc在2. 7V以上且5. 5V以下的范圍時(shí)(在步驟S102中為是)，中央處理裝置CPU在模式寄存器29中設(shè)定“高速工作模式”(步驟S103)。另外，中央處理裝置CPU開(kāi)始由數(shù)據(jù)通信程序所決定的處理。系統(tǒng)控制器SYSC從主時(shí)鐘電路26向中央處理裝置CPU和閃存23等提供被數(shù)據(jù)通信程序決定的IMHz 50MHz的范圍的頻率的時(shí)鐘ICLK(步驟S104)。中央處理裝置CPU在由數(shù)據(jù)通信程序所決定的處理為從閃存23讀出數(shù)據(jù)的情況下(在步驟S105中為是)，進(jìn)行“高速工作模式”下的高速讀取。即，利用IMHz 50MHz的范圍內(nèi)的時(shí)鐘ICKL進(jìn)行讀取(步驟S106)。定序器38在由數(shù)據(jù)通信程序所決定的處理為對(duì)閃存23的編程或擦除數(shù)據(jù)的情況下(在步驟S107中為是)，僅限于由電壓檢測(cè)部66檢測(cè)到的外部供給電壓Vcc在2. 7V以上且5. 5V以下的范圍時(shí)(在步驟S108中為是)，進(jìn)行“高速工作模式”下的高速編程或高速擦除。即，利用IMHz 30MHz的范圍內(nèi)的時(shí)鐘FCLK進(jìn)行編程或擦除(步驟S109)。中央處理裝置CPU重復(fù)自步驟S105起的處理直到數(shù)據(jù)通信程序結(jié)束(在步驟SllO中為是)。在數(shù)據(jù)處理裝置2從用戶接收了聲音通信的要求的情況下(在步驟Slll中為是)，在由電壓檢測(cè)部66檢測(cè)到的外部供給電壓Vcc在1. 62V以上且5. 5V以下的范圍時(shí)(在步驟SI 12中為是)，中央處理裝置CPU在模式寄存器29中設(shè)定“大電壓范圍工作模式”。另外，中央處理裝置CPU開(kāi)始由聲音通信程序所決定的處理。系統(tǒng)控制器SYSC從主時(shí)鐘電路26向中央處理裝置CPU和閃存23等提供由聲音通信程序所決定的IMHz 30MHz的范圍的頻率的時(shí)鐘ICLK(步驟SI 14)。系統(tǒng)控制器SYSC在由聲音通信程序所決定的處理為從閃存23讀出數(shù)據(jù)的情況下(步驟S115中為是)，進(jìn)行“大電壓范圍工作模式”下的讀取。即，利用IMHz 30MHz的范圍內(nèi)的時(shí)鐘ICKL進(jìn)行讀取(步驟SI 16)。定序器38在由聲音通信程序所決定的處理為對(duì)閃存23的編程或擦除數(shù)據(jù)的情況下(步驟SI 17中為是)，僅限于由電壓檢測(cè)部66檢測(cè)到的外部供給電壓Vcc在1. 62V以上且3. 6V以下的范圍時(shí)(在步驟S118中為是)，進(jìn)行“大電壓范圍工作模式”下的編程或擦除。即，利用IMHz 15MHz的范圍內(nèi)的時(shí)鐘FCLK進(jìn)行編程或擦除(步驟S119)。中央處理裝置CPU重復(fù)自步驟S115起的處理直到聲音通信程序結(jié)束(在步驟S120中為是)。在數(shù)據(jù)處理裝置2從用戶接收了其他的要求的情況下，或什么要求都沒(méi)接收的情況下(在步驟S121中為是)，在由電壓檢測(cè)部66檢測(cè)到的外部供給電壓Vcc在1. 62V以上且5. 5V以下的范圍時(shí)(在步驟S122中為是)，中央處理裝置CPU在模式寄存器29中設(shè)定“低功耗工作模式”(步驟S123)。另外，中央處理裝置CPU開(kāi)始由其他的程序所決定的處理。例如，間歇性地進(jìn)行確認(rèn)有無(wú)來(lái)電等處理。系統(tǒng)控制器SYSC從主時(shí)鐘電路26向中央處理裝置CPU和閃存23等提供由其他的程序所決定的OkHz IMHz的范圍的頻率的時(shí)鐘ICLK。此外，系統(tǒng)控制器SYSC進(jìn)行控制，使得構(gòu)成電源電路的調(diào)節(jié)器PGO PG7中的、僅調(diào)節(jié)器PGO、PGU PG6、PG7工作(步驟 S124)。系統(tǒng)控制器SYSC在由其他的程序所決定的處理為從閃存23讀出數(shù)據(jù)的情況下(在步驟S125中為是)，進(jìn)行“低功耗工作模式”下的低速讀取。即，利用OkHz IMHz的范圍內(nèi)的時(shí)鐘ICKL進(jìn)行讀取(步驟S126)。中央處理裝置CPU重復(fù)自步驟S125起的處理直到其他的程序結(jié)束(在步驟S127中為是)。如上所述，根據(jù)本發(fā)明的實(shí)施方式，能夠結(jié)合數(shù)據(jù)處理裝置的設(shè)備的工作狀態(tài)而簡(jiǎn)單地設(shè)定數(shù)據(jù)處理裝置的工作電壓和時(shí)鐘頻率以及閃存的寫入工作。此外，因?yàn)槟芟鳒p那樣的工作設(shè)定所涉及的程序的步驟數(shù)，所以能增加程序的編碼效率。應(yīng)該認(rèn)為，本次所公開(kāi)的實(shí)施方式在所有的方面都是例示而不是限制性的內(nèi)容。本發(fā)明的范圍不是由上述的實(shí)施方式的說(shuō)明而是由權(quán)利要求表示，包括與權(quán)利要求等同的意思以及范圍內(nèi)的所有的變更。附圖標(biāo)記的說(shuō)明I數(shù)據(jù)處理系統(tǒng)、2數(shù)據(jù)處理裝置、4傳感器、6通信部、8計(jì)時(shí)器、12電池、14端子、18印刷布線基板、21總線、23閃存、24主電源電路、26主時(shí)鐘電路、29模式寄存器、30降壓電路、31接口電路、32讀出放大器、33 Y譯碼器、34閃存陣列、35 X譯碼器、36閃存寫入用時(shí)鐘電路、37間歇?jiǎng)幼饔糜?jì)時(shí)器、38定序器、39閃存電源電路、40第I升壓電路、41第2升壓電路、51 RAM,52 ROM,66電壓檢測(cè)部、ADC模擬數(shù)字轉(zhuǎn)換部、CPU中央處理裝置、DMAC數(shù)據(jù)傳輸部、INTC中斷控制器、SCIO串行通信部、SYSC系統(tǒng)控制器、HO⑶高速振蕩器、LOCO低速振蕩器。
權(quán)利要求
1.一種數(shù)據(jù)處理裝置，其特征在于， 該數(shù)據(jù)處理裝置(2)包括 中央處理裝置(CPU)，按照用戶程序進(jìn)行工作； 寄存器(29)，能夠由用戶設(shè)定； 非易失性存儲(chǔ)器(23);以及 第I時(shí)鐘電路(26)，向所述中央處理裝置(CPU)和所述非易失性存儲(chǔ)器(23)提供第I時(shí)鐘， 所述中央處理裝置(CPU)按照所述用戶程序，在所述寄存器(29)中設(shè)定使所述數(shù)據(jù)處理裝置(2)在第I模式、第2模式和第3模式中的哪一模式下工作， 所述第I模式是能夠在外部供給電壓為相對(duì)高電壓的范圍即第I范圍中工作的模式，所述第2模式是能夠在第2范圍中工作的模式，所述第2范圍是所述外部供給電壓包括所述第I范圍且涵蓋到相對(duì)低電壓的范圍，在所述第2模式下的所述第I時(shí)鐘的頻率的上限比在所述第I模式下的所述第I時(shí)鐘的頻率的上限低， 所述第3模式是低功耗工作模式，在所述第3模式下的所述第I時(shí)鐘的頻率比在所述第I模式下的所述第I時(shí)鐘的頻率和在所述第2模式下的所述第I時(shí)鐘的頻率低。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于， 所述數(shù)據(jù)處理裝置(2)還包括定序器(38)， 該定序器(38)在所述第I模式下，僅限于所述外部供給電壓在所述第I范圍時(shí)，進(jìn)行對(duì)所述非易失性存儲(chǔ)器(23)的編程和消去處理。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于， 所述數(shù)據(jù)處理裝置(2)還包括定序器(38)， 該定序器(38)在所述第2模式下，僅限于所述外部供給電壓在所述第2范圍內(nèi)且在比所述第2范圍的上限電壓低的規(guī)定電壓以下時(shí)，進(jìn)行對(duì)所述非易失性存儲(chǔ)器(23)的編程和消去處理。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于， 所述數(shù)據(jù)處理裝置(2)還包括第2時(shí)鐘電路(36)， 該第2時(shí)鐘電路(36)在所述第I模式和所述第2模式下，提供用于對(duì)所述非易失性存儲(chǔ)器(13)進(jìn)行編程和消去的第2時(shí)鐘。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于， 所述數(shù)據(jù)處理裝置(2)還包括對(duì)所述非易失性存儲(chǔ)器(23)進(jìn)行編程和消去處理的定序器(38)， 所述定序器(38)在所述第3模式下，不進(jìn)行對(duì)所述非易失性存儲(chǔ)器(23)的編程和消去處理。
6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于， 所述數(shù)據(jù)處理裝置(2)包括生成向所述非易失性存儲(chǔ)器(23)提供的升壓電壓的第I升壓電路(40)和第2升壓電路(41)， 所述第I升壓電路(40)在編程時(shí)和消去時(shí)，生成并輸出所述升壓電壓， 所述第2升壓的電路(41)僅在消去時(shí)，生成并輸出所述升壓電壓。
7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，所述數(shù)據(jù)處理裝置還包括 電源電路(39)，向所述非易失性存儲(chǔ)器(23)提供電力； 定序器(38)，在所述第3模式下，在從所述非易失性存儲(chǔ)器(23)讀取的讀取動(dòng)作中，使所述電源電路(39)每隔一定時(shí)間間歇?jiǎng)幼?；以? 間歇?jiǎng)幼饔糜?jì)時(shí)器(37)，向所述定序器(38)通知經(jīng)過(guò)了所述一定時(shí)間。
8.一種數(shù)據(jù)處理系統(tǒng)，其特征在于， 該數(shù)據(jù)處理系統(tǒng)(I)包括 印刷布線基板(18);以及 數(shù)據(jù)處理裝置(2)，裝載于所述印刷布線基板(18)， 所述數(shù)據(jù)處理裝置(2)包括 中央處理裝置(CPU)，按照用戶程序進(jìn)行工作； 寄存器(29)，能夠由用戶設(shè)定； 非易失性存儲(chǔ)器(23);以及 第I時(shí)鐘電路(26)，向所述中央處理裝置(CPU)和所述非易失性存儲(chǔ)器(23)提供第I時(shí)鐘， 所述中央處理裝置(CPU)按照所述用戶程序，在所述寄存器(29)中設(shè)定使所述數(shù)據(jù)處理裝置(2)在第I模式、第2模式和第3模式中的哪一模式下工作， 所述第I模式是能夠在外部供給電壓為相對(duì)高電壓的范圍即第I范圍中工作的模式，所述第2模式是能夠在第2范圍中工作的模式，所述第2范圍是所述外部供給電壓包括所述第I范圍且涵蓋到相對(duì)低電壓的范圍，在所述第2模式下的所述第I時(shí)鐘的頻率的上限比在所述第I模式下的所述第I時(shí)鐘的頻率的上限低， 所述第3模式是低功耗工作模式，在所述第3模式下的所述第I時(shí)鐘的頻率比在所述第I模式下的所述第I時(shí)鐘的頻率和在所述第2模式下的所述第I時(shí)鐘的頻率低。
全文摘要
主時(shí)鐘電路(26)向中央處理裝置(CPU)和非易失性存儲(chǔ)器(23)提供第1時(shí)鐘。中央處理裝置(CPU)按照用戶程序，設(shè)定使數(shù)據(jù)處理裝置在高速工作模式、大電壓范圍工作模式和低功耗工作模式中的某一模式下工作。高速工作模式是能夠在外部供給電壓為相對(duì)高電壓的范圍即第1范圍內(nèi)工作的模式。大電壓范圍工作模式是能夠在外部供給電壓包括第1范圍且涵蓋到相對(duì)低電壓的范圍的第2范圍內(nèi)工作的模式，在第2模式下的第1時(shí)鐘的頻率的上限比在第1模式下的第1時(shí)鐘的頻率的上限低。在低功耗工作模式下的第1時(shí)鐘的頻率比在高速工作模式下的第1時(shí)鐘的頻率和在大電壓范圍工作模式下的第1時(shí)鐘的頻率低。
文檔編號(hào)G06F15/78GK103069409SQ20108006877
公開(kāi)日2013年4月24日 申請(qǐng)日期2010年8月26日 優(yōu)先權(quán)日2010年8月26日
發(fā)明者作川守, 藤戶正道, 瀨戶川潤(rùn), 高橋?qū)? 吉村晉亮 申請(qǐng)人:瑞薩電子株式會(huì)社