專利名稱：用于可靠鏈路啟動(dòng)的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及數(shù)字電路，并且更具體地涉及與互連線相關(guān)的鏈路啟動(dòng)系統(tǒng)和方法。
背景技術(shù)：
例如移動(dòng)電話、個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理和許多其他裝置的電子裝置使用處理器、存儲(chǔ)器、輸入/輸出(I/o)模塊和其他數(shù)字裝置以便向終端用戶提供這些電子裝置所設(shè)計(jì)的功能。這些各種數(shù)字裝置使用互連線(有時(shí)也稱為“總線”)互相連接，互連線在各種裝置之間傳遞數(shù)據(jù)、信號(hào)和命令。當(dāng)ー個(gè)裝置開(kāi)始通過(guò)互連線發(fā)送這樣的數(shù)據(jù)、信號(hào)和命令(本文中有時(shí)也統(tǒng)稱為“數(shù)據(jù)”)到另ー個(gè)裝置時(shí)，鏈路啟動(dòng)過(guò)程用于將兩個(gè)裝置從它們的初始末通信狀態(tài)轉(zhuǎn)變到它們通過(guò)所建立的鏈路主動(dòng)地與另ー個(gè)裝置通信的狀態(tài)。和經(jīng)由這樣的互連線執(zhí)行的其它過(guò)程一祥，鏈路啟動(dòng)過(guò)程有時(shí)由所頒布的用以規(guī)定互連線的一個(gè)或多個(gè)標(biāo)準(zhǔn)限定。例如，在移動(dòng)產(chǎn)業(yè)處理器接ロ聯(lián)盟(MIPI)中定義了多個(gè)標(biāo)準(zhǔn)。其中一個(gè)標(biāo)準(zhǔn)被稱為UniPro (Unified Protocol，統(tǒng)ー協(xié)議)，UniPro針對(duì)利用高速串行鏈路的芯片到芯片(chip-to-chip)的網(wǎng)絡(luò)。UniPro被定義為通用協(xié)議,該協(xié)議解決例如錯(cuò)誤處理、流量控制、路由或仲裁的一般互連問(wèn)題。UniProg在通過(guò)將可能由不同供應(yīng)商提供的具有不同功能的芯片混合和匹配以易于產(chǎn)生新裝置，從而增強(qiáng)電話制造商的靈活性。UniPro當(dāng)前支持D-PHY鏈路，D-PHY鏈路為使用單獨(dú)的時(shí)鐘和數(shù)據(jù)通道的高速、串行且低功率的PHY鏈路。從版本I. 40開(kāi)始，UniPix)將提供進(jìn)ー步在數(shù)據(jù)通道中嵌入時(shí)鐘的M-PHY支持。M-PHY將提供兩種傳輸模式即低速和高速，每種模式支持多速傳動(dòng)(multiplespeed gears),并且M-PHY還將支持多種省電狀態(tài)STALL，用于高速模式；SLEEP，用于低速模式；和HIBERN8。STALL和SLEEP在它們相應(yīng)的傳輸模式中被優(yōu)化用于快速喚醒，而HIBERN8為具有較長(zhǎng)喚醒時(shí)間的極低功率模式。M-PHY還被限定為支持光纖鏈路。在本文中，UniPro 和 PHY 組合被稱為 UniPort, UniPort 有兩類UniPort_D 和 UniPort-M,UniPort-D 用于 D-PHY，UniPort-M 用于 M-PHY。UniPro中的M-PHY不同于互連線中使用的其它現(xiàn)有的高速、嵌入時(shí)鐘的PHY(物理層)，例如，通常被稱為PCI Express、RapidI0 (高性能嵌入式互連技術(shù))和HyperTransport的標(biāo)準(zhǔn)中所限定的那些PHY，因?yàn)閁niPro中的M-PHY被優(yōu)化用于低功率。盡管PCI Express,RapidIO和HyperTransport具有省電狀態(tài)，但是它們僅具有ー種傳輸模式，這與M-PHY相反，M-PHY將具有高速(且較高功率)傳輸模式和低速(且較低功率)傳輸模式。這使UniPix)中的M-PHY控制較復(fù)雜，因?yàn)樾枰芾碇С謨煞N傳輸模式所需的所有狀態(tài)。為較好地理解與基于UniPro的互連線中的鏈路啟動(dòng)相關(guān)的挑戰(zhàn),現(xiàn)將提供PCI Express、RapidIO和HyperTransport中的鏈路啟動(dòng)的討論。例如，PCI Express使用以可能地多個(gè)速度傳輸數(shù)據(jù)的嵌入時(shí)鐘的串行PHY，并且具有省電狀態(tài)。PCI Express在其最低傳輸模式中(即以2. 5GHz)開(kāi)始操作，并且支持多達(dá)32個(gè)通道(為2的冪)的鏈路。鏈路的兩 個(gè)方向具有相同數(shù)量且相同編號(hào)的通道，并且所有通道總是具有相同的功率和傳輸速度。PCI Express中的鏈路啟動(dòng)被稱為“鏈路訓(xùn)練”，并且由三個(gè)狀態(tài)組成(I)檢測(cè)狀態(tài)，其中，PCI Express端ロ檢測(cè)對(duì)等端ロ(peer port)的存在和連接通道的數(shù)量(這通過(guò)Tx電檢測(cè)終端阻抗的存在(這意味著具有對(duì)等的Rx)進(jìn)行)；
(2)輪詢狀態(tài)，其中，鏈路的兩端使用握手以確定它們的最大通用速度并檢測(cè)正確的信號(hào)極性；和(3)配置狀態(tài)，其中，鏈路的數(shù)量(在下游端ロ的情況下)、通道的數(shù)量和通道編號(hào)(既針對(duì)上游端ロ又針對(duì)下游端ロ)被確定(這通過(guò)以下進(jìn)行上游裝置(使用其下游端ロ)重復(fù)地發(fā)送訓(xùn)練序列順序集(TS10S)，接收TSl OS的下游裝置用標(biāo)記通道0來(lái)回應(yīng)所述訓(xùn)練序列順序集)。在毎次重復(fù)時(shí)，上游裝置基于其從其對(duì)等的下游裝置接收的信息來(lái)對(duì)其下游通道重新編號(hào)，使得，在結(jié)束時(shí)，所有下游裝置將被給定ー組從0開(kāi)始被連續(xù)編號(hào)的通道。然而，UniPort-M鏈路啟動(dòng)過(guò)程將需要區(qū)別于PCI Express鏈路訓(xùn)練，所述區(qū)別在于除了其他情況之外，檢測(cè)步驟不能以電的方式實(shí)現(xiàn)，因?yàn)閁niPort-M的初始傳輸模式使用沒(méi)有終端阻抗的低功率傳輸模式。因此，與PCI Express相反，應(yīng)該使用協(xié)議執(zhí)行UniPort-M的通道檢測(cè)，而不是使用電檢測(cè)。此外，與PCI Express不同，UniPro的M-PHY將以HIBERN8省電狀態(tài)開(kāi)始，并且需要配置成轉(zhuǎn)變到傳輸模式。此外，UniPorts在通道互連方式中將更靈活，因?yàn)閁niPix)將支持不對(duì)稱的鏈路(S卩，在兩個(gè)方向上的通道數(shù)量不同)。因此，PCI Express的鏈路啟動(dòng)協(xié)議不適用于UniPro中的M-PHY鏈路的鏈路啟動(dòng)。現(xiàn)轉(zhuǎn)到串行RapidIO，在本文中有時(shí)也被稱為RapidIO，該總線標(biāo)準(zhǔn)支持以可能地多個(gè)速度傳輸數(shù)據(jù)的嵌入時(shí)鐘的PHY。沒(méi)有規(guī)定省電狀態(tài)。如果支持波特率搜索(discovery),則RapidIO以其支持的最高速度開(kāi)始傳輸數(shù)據(jù)。檢測(cè)到較低輸入數(shù)據(jù)傳輸?shù)墓?jié)點(diǎn)將降低其傳輸速率，直到兩個(gè)節(jié)點(diǎn)都具有相同的傳輸速率為止。RapidIO支持多達(dá)16(為2的冪)個(gè)通道。鏈路的兩個(gè)方向具有相同數(shù)量且編號(hào)相同的通道，并且所有通道總是具有相同的功率和傳輸速度。多通道RapidIO鏈路啟動(dòng)過(guò)程(稱為“端ロ初始化過(guò)程”)由四個(gè)或更多的ニ級(jí)狀態(tài)機(jī)組成，具體為(I)通道同步狀態(tài)機(jī)被每個(gè)通道単獨(dú)地使用以通過(guò)將逗號(hào)和有效符號(hào)分別計(jì)數(shù)到127和Vmin來(lái)實(shí)現(xiàn)Rx側(cè)的位和符號(hào)同步；(2)通道對(duì)齊狀態(tài)機(jī)用于多通道鏈路，以通過(guò)監(jiān)測(cè)PHY符號(hào)樣式來(lái)檢測(cè)并消除通道內(nèi)偏斜以實(shí)現(xiàn)Rx通道對(duì)齊；(3) lx/2x 模式檢測(cè)狀態(tài)機(jī)(lx/2x_Mode_Detect state machine)為 RapidIO 的特定步驟，該特定步驟檢測(cè)2x鏈路是用在Ix模式(利用一個(gè)通道用于數(shù)據(jù)以及ー個(gè)通道用于冗余，RapidIO使用冗余通道以傳輸物理上被破壞的通道的數(shù)據(jù)，且如果這樣的故障出現(xiàn)仍然提供低速連接性)中還是用在2x模式(利用兩個(gè)通道用于數(shù)據(jù))中；以及(4) lx/Nx 初始化狀態(tài)機(jī)(lx/Nx Initialization state machine)開(kāi)始于通過(guò)在通道O和通道2上交換空閑序列來(lái)檢測(cè)對(duì)等裝置。在對(duì)等裝置被檢測(cè)到之后，在所有的N個(gè)通道上發(fā)送空閑序列。如果對(duì)等裝置在所有的N個(gè)通道上作出回應(yīng)，那么該裝置進(jìn)入其中使用所有的通道的Nx傳輸模式。如果不是所有的輸入通道攜帯數(shù)據(jù)，則使用一個(gè)通道通道O (如果可用的話)，或冗余通道(如果通道O不可用)。如果支持超過(guò)ー種多通道傳輸模式，則鏈路寬度協(xié)商用于選擇兩個(gè)端點(diǎn)支持的最大鏈路寬度。與RapidIO形成對(duì)比，以及如上文所述，UniPort-M將以HIBERN8狀態(tài)開(kāi)始。此外，UniPorts在通道互連方式中更靈活，因?yàn)閁niPro將支持不對(duì)稱的鏈路(即，在兩個(gè)方向上通道的數(shù)量不同)。因此，RapidIO的鏈路啟動(dòng)協(xié)議也不適用于UniPro中的M-PHY。第三，轉(zhuǎn)向被稱為HyperTransport Gen3的總線標(biāo)準(zhǔn)，在本文中有時(shí)也稱為
HyperTransport,該總線標(biāo)準(zhǔn)使用嵌入時(shí)鐘的PHY,該P(yáng)HY提供以可能的多個(gè)速度的數(shù)據(jù)傳輸，并且該總線標(biāo)準(zhǔn)具有省電狀態(tài)。HyperTransport支持具有多達(dá)32個(gè)通道(為2的冪)的鏈路。鏈路寬度為自動(dòng)協(xié)商的。在兩個(gè)方向上的通道被靜態(tài)地編號(hào)。兩個(gè)鏈路方向可以由軟件配置成具有不同的寬度。HyperTransport的特點(diǎn)為除了使用通常的CAD (時(shí)鐘和數(shù)據(jù))通道之外，還使用CTL(控制)通道。CTL通道用于指示何時(shí)傳輸控制包以及改善對(duì)傳輸錯(cuò)誤的鏈路魯棒性。假定存在CTL通道，則HyperTransport除了鏈路訓(xùn)練以外不使用8b IOb K-codes,該8bIOb K-codes通常用于控制。多通道HyperTransport鏈路啟動(dòng)(所謂的初始化)首先電檢測(cè)對(duì)等裝置，隨后使用1200MHz的傳輸模式用于一系列訓(xùn)練0-3階段，所述訓(xùn)練0-3階段使用訓(xùn)練樣式來(lái)建立位和字節(jié)的同歩。速度沒(méi)有被協(xié)商，但可以以后使用軟件配置。鏈路寬度被協(xié)商達(dá)8個(gè)通道。通道寬度可以經(jīng)由軟件配置，如果兩個(gè)裝置支持，則包括使用16個(gè)通道或32個(gè)通道。此外，通過(guò)軟件，使用不對(duì)稱的鏈路是可行的。HyperTransport不對(duì)通道進(jìn)行計(jì)數(shù)(enumerate )。再者，與HyperTransport不同，UniPort-M裝置以HIBERN8狀態(tài)開(kāi)始。此外，與HyperTransport不同，UniPro將支持自動(dòng)通道計(jì)數(shù)以使芯片到芯片(chip-to-chip)的互連布局容易。因此，HyperTransport的鏈路啟動(dòng)協(xié)議也不適用于UniPro中的M-PHY。因此，亟需提供用于例如UniPro系統(tǒng)中的M-PHY鏈路的互連鏈路啟動(dòng)的方法、節(jié)點(diǎn)和系統(tǒng)。

發(fā)明內(nèi)容
根據(jù)ー個(gè)示例性實(shí)施方式，一種用于具有第一數(shù)量的發(fā)送通道和第二數(shù)量的接收通道的裝置的鏈路啟動(dòng)的方法包括以下步驟通過(guò)所述第一數(shù)量的發(fā)送通道中的至少ー個(gè)發(fā)送通道和所述第二數(shù)量的接收通道中的至少ー個(gè)接收通道建立數(shù)據(jù)通信；確定ー數(shù)量的被連接的發(fā)送通道；確定ー數(shù)量的被連接的接收通道；以及對(duì)所述被連接的發(fā)送通道和所述被連接的接收通道獨(dú)立地重新編號(hào)。根據(jù)另ー示例性實(shí)施方式，ー種裝置包括接ロ，所述接ロ配置成向互連線的通道發(fā)送數(shù)據(jù)和從互連線的通道接收數(shù)據(jù)，所述接ロ包括發(fā)送器和接收器，所述發(fā)送器具有多個(gè)發(fā)送模塊以及所述接收器具有多個(gè)接收模塊；其中所述接收器配置成確定連接到所述接收器以用于數(shù)據(jù)接收的第一數(shù)量的通道，所述確定連接到所述接收器以用于數(shù)據(jù)接收的第一數(shù)量的通道作為鏈路啟動(dòng)過(guò)程的一部分，并且所述接收器配置成存儲(chǔ)與所確定的第一數(shù)量的通道關(guān)聯(lián)的第一通道位碼，以及所述發(fā)送器配置成發(fā)送所述第一通道位碼。根據(jù)又ー示例性實(shí)施方式，一種用于第一裝置和第二裝置之間的互連線的鏈路啟動(dòng)的方法包括以下步驟通過(guò)所述互連線在所述第一裝置和所述第二裝置之間建立數(shù)據(jù)通信；在從所述第一裝置到所述第二裝置的第一發(fā)送方向上，確定所述互連線上的第一數(shù)量的被連接的通道；在從所述第二裝置到所述第一裝置的第二發(fā)送方向上，確定所述互連線上的第二數(shù)量的被連接的通道；以及對(duì)所述第一數(shù)量的被連接的通道和所述第二數(shù)量的被連接的通道獨(dú)立地重新編號(hào)。


附圖示出示例性實(shí)施方式，其中圖I為示出借助互連線通信且可以使用根據(jù)這些示例性實(shí)施方式的鏈路啟動(dòng)協(xié)議來(lái)在其之間建立通信鏈路的兩個(gè)裝置的高層次框圖；圖2和圖3為分別示出M-PHY發(fā)送狀態(tài)和接收狀態(tài)的狀態(tài)圖；圖4為示出根據(jù)示例性實(shí)施方式的用于鏈路啟動(dòng)的方法的流程圖；圖5示出根據(jù)示例性實(shí)施方式的鏈路啟動(dòng)階段；圖6示出根據(jù)示例性實(shí)施方式的通過(guò)互連線連接的兩個(gè)裝置；圖7-11示出根據(jù)示例性實(shí)施方式的多個(gè)鏈路啟動(dòng)階段的實(shí)例；以及圖12為示出根據(jù)另ー示例性實(shí)施方式的鏈路啟動(dòng)方法的流程圖?？s略詞列表
CAD時(shí)鐘和數(shù)據(jù)
CFG配置(也縮寫(xiě)成CONFIG)
CSI-3攝像機(jī)串行接ロ 3
CTL控制
DevA裝置A
DevB裝置B
DIF-N由M-TX驅(qū)動(dòng)的引腳之間有負(fù)差分電壓的線路(LINE)狀態(tài)
DIF P由M-TX驅(qū)動(dòng)的弓I腳之間有正轟分電壓的LINE狀態(tài)
DIF-Z具有高阻抗M-TX輸出、同時(shí)M-RX保持低于靜噪門(mén)限的0差分
LINE電壓的LINE狀態(tài)
D-PHY 500-1000 Mbit/s 的 PHY，以羅馬數(shù)字 500 ( “D ” )而命名 FSM有限狀態(tài)機(jī)GBT千兆位追蹤(GigaBit Trace ) Gbps每秒千兆位
HIBERN8最深的低功率狀態(tài)而不丟失配置信息
HS-BURST以NRZ位格式并使用8b IOb編碼來(lái)以高速(Gbps )傳輸有效載
荷數(shù)椐
HS Mode高速模式
JEDECJEDEC固態(tài)技術(shù)協(xié)會(huì)，此前也稱為聯(lián)合電子器件工程聯(lián)合會(huì)(JEDEC)
K-codes8b IOb控制符號(hào)
LINE-CFG與介質(zhì)轉(zhuǎn)換器交換配置參數(shù)的LINE狀態(tài)
LS Mode低速模式
LCC線路控制命令
MARKER非數(shù)據(jù)符號(hào)，用于與協(xié)議相關(guān)的控制目的
MC介質(zhì)轉(zhuǎn)換器
MIPI移動(dòng)行業(yè)處理器接ロ
MODE-LCC用于狀態(tài)轉(zhuǎn)換出LINE-CFG的MC控制碼
M-PH Y1000- Mbit/s 的 PHY，以羅馬數(shù)字 1000 C “M”)辛名
M-RXM-PHY電接收器模塊
M-TXM-PHY電發(fā)送器模塊
NRZ-Line在M-TX的引腳(PIN)和MRX的引腳(PIN)之間的非歸零差分點(diǎn)對(duì)點(diǎn)互連線
PHY物理層
POR上電復(fù)位
PWM位調(diào)制方案,其攜帶工作周期中的數(shù)據(jù)信息和周期中準(zhǔn)確的時(shí)鐘信息
PWM-GEAR在M-PHY的低速模式中通信的速度范圍
PWM-Line攜帶使用脈沖寬度調(diào)制的數(shù)據(jù)的互連線
PWM-GlPWM-GEAR I,在啟動(dòng)時(shí)和復(fù)位后的默認(rèn)M-PHY PWM-GEAR
RAND非歧視性合理許可
RCT重新配置觸發(fā)器
Rx接收器
SLEEP使用PWM-Burst (突發(fā))和SYS-Burst的省電狀態(tài)
STALL具有快恢復(fù)時(shí)間的高速突發(fā)(HS-Burst)之間的省電狀態(tài)
TRG觸發(fā)器
Tx發(fā)送器
UFS通用閃存
UniPoit MUniPro + Vl-PHY H ロ
UniPro統(tǒng)ー協(xié)議
Un i Pro WGUni Pro ェ作組
UPRUniPRo
具體實(shí)施例方式下文的示例性實(shí)施方式的詳細(xì)描述參照附圖。不同附圖中相同的附圖標(biāo)記表示相同或類似的元件。此外，下文的詳細(xì)描述不限制本發(fā)明。而是，本發(fā)明的范圍由所附的權(quán)利要求書(shū)限定。根據(jù)示例性實(shí)施方式，描述了例如用于M-PHY鏈路的鏈路啟動(dòng)的協(xié)議。與其他鏈路啟動(dòng)機(jī)制相比，例如上文描述的與PCI Express、RapidIO和HyperTransport相關(guān)的鏈路啟動(dòng)機(jī)制，根據(jù)示例性實(shí)施方式的鏈路啟動(dòng)機(jī)制還能夠支持不對(duì)稱的鏈路(例如，在兩個(gè)方 向上有不同數(shù)量的通道)，且使得在兩個(gè)端ロ之間如何連接通道具有靈活性。為了提供用于討論示例性實(shí)施方式的ー些背景，首先提供關(guān)于UniPro協(xié)議的一些信息和這些示例性實(shí)施方式可用于其中的系統(tǒng)。然而，本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明的示例性實(shí)施方式包括但不限于用在UniPix)標(biāo)準(zhǔn)化系統(tǒng)。如圖I中總體示出，UniPro互連線10例如可以用來(lái)連接如移動(dòng)電話的組合裝置或系統(tǒng)16內(nèi)的多組(例如ー對(duì)或高達(dá)128的其他倍數(shù))裝置(例如，芯片12和芯片14)。例如從芯片12到芯片14在互連線或鏈路10上傳送的數(shù)據(jù)包可隨后使用UniPix)開(kāi)關(guān)(在圖I中未示出)路由到組合裝置16內(nèi)的其他目標(biāo)芯片或模塊。在該示例性實(shí)施方式中，裝置12和裝置14各包括UniPro+M-PHY接ロ 18、20(也被稱為UniPort-M)，且可以使用雙向雙單エ鏈路(即，在兩個(gè)方向上具有一個(gè)或多個(gè)單向PHY通道的鏈路)實(shí)現(xiàn)互連線10。UniPort-M18和UniPort-M 20允許每個(gè)方向上有多達(dá)四個(gè)通道，且單個(gè)方向上的每個(gè)通道具有相同的功率能力和速度能力；然而，該鏈路的兩個(gè)方向上可具有不同的能力。在本背景中，“通道”可以被視為在ー個(gè)傳輸方向上工作的點(diǎn)對(duì)點(diǎn)的串行鏈路。除了別的以外，UniPort-M 18和UniPort-M 20不同于現(xiàn)有的互連線接ロ，除了其他方面以外，不同之處在于，UniPort-M 18和UniPort-M 20允許在建立和配置鏈路10上具有靈活性。例如，與要求鏈路的兩個(gè)方向完全對(duì)稱(即，鏈路的兩個(gè)方向具有相同數(shù)量的通道)的 PCI Express、RapidIO 和 HyperTransport 相反，Uniport-M 18 和 20 支持不對(duì)稱的鏈路。UniPort-M 18和UniPort-M 20還將允許僅其一部分通道被連接，且不對(duì)通道如何連接進(jìn)行限制，因?yàn)橥ǖ涝阪溌穯?dòng)期間被重新編號(hào)，這將在下文描述。在本背景中，術(shù)語(yǔ)“連接”在涉及通道時(shí)表示物理連接。例如，假設(shè)芯片12為提供具有四個(gè)通道的UniPort-M18的芯片，但芯片12被用在系統(tǒng)16中，在該系統(tǒng)16中，芯片12附 接到具有更為有限的連接性(例如僅具有兩個(gè)接收通道)的芯片14。因此，可用于芯片12的兩個(gè)通道特意地未物理連接。通道還可因芯片(例如在電路板或柔性箔(flex foil)中)之間的物理錯(cuò)誤而意外地未連接。UniPort-M 18和UniPort-M 20還支持不對(duì)稱地配置的鏈路(例如，鏈路的兩個(gè)方向可以被設(shè)成不同的功率模式)，這一點(diǎn)與PCI Express、RapidIO和HyperTransport相反,PCI Express、RapidIO和HyperTransport需要鏈路的兩個(gè)方向?yàn)橄嗤墓β誓Ｊ健Ｒ虼?，考慮到可用于裝置12和裝置14之間的鏈路連接性的這些不同特征，與UniPort-M 18、UniPort-M 20和互連線10所用的M-PHY物理層相關(guān)的ー個(gè)挑戰(zhàn)是如何定義鏈路啟動(dòng)協(xié)議。從分別示出M-PHY發(fā)送狀態(tài)和M-PHY接收狀態(tài)的圖2和圖3中可以看出，UniPro的M-PHY具有兩種模式LS-MODE (低速)22和HS-MODE (高速)24。每種模式具有省電模式分別為SLEEP狀態(tài)26和STALL狀態(tài)28，以及每種模式具有傳輸模式分別為PWM-BURST狀態(tài)30和HS-BURST狀態(tài)32。LS-MODE 22具有另外的狀態(tài)LINE-CFG狀態(tài)34，該LINE-CFG狀態(tài)34用于在使用光纖鏈路的情況下配置光介質(zhì)轉(zhuǎn)換器。HIBERN8狀態(tài)36為用于長(zhǎng)的空閑時(shí)間的第三超低省電狀態(tài)。在圖2和圖3中示出的其他狀態(tài)為過(guò)渡的，和/或?qū)τ诒久枋龅囊饬x不大。根據(jù)UniPix)，每個(gè)傳輸模式可具有多個(gè)傳輸速度。例如，LS-MODE 22定義GO到G7，以及，HS-MODE 24定義Gl到G3，以及，根據(jù)這些示例性實(shí)施方式，在互連線10的復(fù)位之后使用LS-MODE 22/G1。M-PHY在HIBERN8狀態(tài)36開(kāi)始，既用于發(fā)送功能又用于接收功能。根據(jù)這些示例性實(shí)施方式，在LS-MODE 22/PWM-BURST 30/G1中執(zhí)行鏈路啟動(dòng)以便避免配置M-PHY或介質(zhì)轉(zhuǎn)換器。因此，在根據(jù)這些示例性實(shí)施方式的鏈路啟動(dòng)期間所使用的M-PHY狀態(tài)為HIBERN8狀態(tài) 36、SLEEP 狀態(tài) 26 和 PWM-BURST 狀態(tài) 30 (對(duì)于 M-PHY RX, PWM-PREPARE 狀態(tài) 38 為 SLEEP狀態(tài)26和PWM-BURST狀態(tài)30之間的過(guò)渡狀態(tài))。如果使用介質(zhì)轉(zhuǎn)換器且使用不同于PWM/Gl的任何傳輸模式，則介質(zhì)轉(zhuǎn)換器也需要被配置，并且因此還將使用LINE-CFG狀態(tài)。例如芯片12或芯片14的裝置通過(guò)驅(qū)動(dòng)DIF-N狀態(tài)到通道來(lái)請(qǐng)求其M-TX退出HIBERN8狀態(tài)36。類似地，當(dāng)M-RX檢測(cè)到通道狀態(tài)從DIF-Z(即，正常M-RXHIBERN8狀態(tài))轉(zhuǎn)變到DIF-N時(shí)，M-RX退出HIBERN8狀態(tài)36。HIBERN8退出狀態(tài)為可配置的，并且，如上文所述，根據(jù)該示例性實(shí)施方式，在復(fù)位之后被設(shè)定成LS-MODE 22。在SLEEP狀態(tài)26中，只要M-TX在M-TX處驅(qū)動(dòng)DIF-N，鏈路就保持在SLEEP狀態(tài)26。通過(guò)在T_PWM_PREPARE的持續(xù)期間在M-TX上驅(qū)動(dòng)DIF-P，裝置12、14從SLEEP狀態(tài)26移到PWM-BURST狀態(tài)30。在M-RX已經(jīng)轉(zhuǎn)變到DIF-P(其將保持達(dá)T_PWM_PREPARE)之后，在SLEEP狀態(tài)26中的M-RX移到PWM-PREPARE狀態(tài)38，隨后在通道狀態(tài)轉(zhuǎn)變?yōu)镈IF-N時(shí)，M-RX移到PWM-BURST狀態(tài)30。從PWM-BURST狀態(tài)30退出到SLEEP狀態(tài)26是通例如從/由接ロ 18經(jīng)由互連線10發(fā)送/接收(例如至少10個(gè))b0 PWM位、隨后是一 bl PWM位的突發(fā)來(lái)實(shí)現(xiàn)。從PWM-BURST狀態(tài)30退出到LINE-CFG狀態(tài)34類似地是根據(jù)bl位的突發(fā)進(jìn)行的，但這不為根據(jù)這些示例性實(shí)施方式的鏈路啟動(dòng)所使用。從SLEEP狀態(tài)26移動(dòng)到HIBERN8狀態(tài)36是通過(guò)分別配置M-TX模塊和M-RX模塊的協(xié)議來(lái)實(shí)現(xiàn)的，然而，該功能也不是鏈路啟動(dòng)所需要的。已經(jīng)提供了一些用于裝置和鏈路的示例性背景，現(xiàn)轉(zhuǎn)到討論那些鏈路的啟動(dòng)，例如，當(dāng)在兩個(gè)裝置12和裝置14之間的通信被啟動(dòng)吋。根據(jù)示例性實(shí)施方式，以及如圖4的流程圖所示，ー種用于鏈路啟動(dòng)的方法檢測(cè)對(duì)等裝置的存在(步驟40)，建立數(shù)據(jù)通信(步驟42)，檢測(cè)每個(gè)方向所連接通道的數(shù)量(步驟44)，和對(duì)在兩個(gè)方向上的兩組通道進(jìn)行計(jì)數(shù)(步驟46)。這些示例性實(shí)施方式可以結(jié)合按照UniPro規(guī)定操作的互連線中的鏈路啟動(dòng)使用，例如，用于結(jié)合UniPro互連線中的M-PHY鏈路或D-PHY鏈路使用。根據(jù)示例性實(shí)施方式的鏈路啟動(dòng)不需要執(zhí)行超出鏈路數(shù)量的能力捜索(例如，所支持的傳輸模式及其傳動(dòng)速度)，這可以作為后續(xù)步驟執(zhí)行，以及可以用于在后面階段中重新配置或解除鏈路。然而，鏈路啟動(dòng)可以擴(kuò)展到進(jìn)ー步從至少任一存在的光學(xué)介質(zhì)轉(zhuǎn)換器收集能力特性，以及可能的自動(dòng)協(xié)商數(shù)據(jù)傳輸模式。除了其他特征之外，根據(jù)示例性實(shí)施方式的鏈路啟動(dòng)提供了對(duì)開(kāi)始從發(fā)送對(duì)等裝置接收數(shù)據(jù)的對(duì)等裝置中的非發(fā)送、省電狀態(tài)的支持。例如，這通過(guò)在發(fā)送啟動(dòng)符號(hào)和喚醒序列之間交替的一個(gè)對(duì)等裝置12、14的Tx來(lái)實(shí)現(xiàn)，以確保另ー對(duì)等裝置14、12為醒著的并且能夠檢測(cè)啟動(dòng)序列。此外，示例性實(shí)施方式提供對(duì)靈活的鏈路互連性的支持，其中任何通道可以被獨(dú)立地連接。示例性實(shí)施方式還自動(dòng)地對(duì)在每個(gè)發(fā)送方向上獨(dú)立連接的通道進(jìn)行計(jì)數(shù)，這提供了主板和芯片互連設(shè)計(jì)中的靈活性并且使在物理破壞通道的情況下有最大連接性。根據(jù)示例性實(shí)施方式的鏈路啟動(dòng)協(xié)議在復(fù)位之后使用M-PHY默認(rèn)傳輸模式PWM-G1，并且利用M-PHY中使用的8b IOb編碼。根據(jù)ー個(gè)示例性實(shí)施方式，鏈路啟動(dòng)包括以下四個(gè)階段，這四個(gè)階段還在圖5中作為狀態(tài)機(jī)示出。簡(jiǎn)而言之，在階段050中，Tx將Tx配置成退出HIBERN8狀態(tài)到SLEEP狀態(tài)中的LS-M0DE。在階段Ia-Ib 52-54中，Tx在驅(qū)動(dòng)DIF-N達(dá)T_EXIT_HIBERNATE以從HIBERN8狀態(tài)喚醒Rx和發(fā)送表明其物理通道編號(hào)的TRG1_code之間交替。TRGl_Code由Rx使用以檢測(cè)所連接的通道的數(shù)量和獲知Tx通道編號(hào)。在階段2a-2b 56-58中，Rx傳送通道連接并且Tx/Rx將通道編號(hào)對(duì)齊到O。在階段360、62中，鏈路啟動(dòng)被使得抵抗傳輸錯(cuò)誤。例如，階段3可通過(guò)發(fā)送LCC-Read來(lái)與收集OMC能力結(jié)合。下面將根據(jù)示例性實(shí)施方式更詳細(xì)描述這些階段中的每個(gè)階段，其中假定，裝置12向裝置14發(fā)起鏈路啟動(dòng)，并且裝置14向裝置12發(fā)起鏈路啟動(dòng)，以及根據(jù)圖7到圖11將示出一些階段的具體示例(但純粹是例證)。圖6示出將在圖7到圖11中的具體例證性示例中使用的普遍性的互連線和接ロ結(jié)構(gòu)(可以略微變化，例如，在可用的/所連接的M-TX模塊和M-RX模塊的數(shù)量上)。其中，裝置A 12具有四個(gè)M-PHY發(fā)送模塊TXO到TX3，所述發(fā)送模 塊借助單獨(dú)的串行鏈路連接到在裝置B 14中相應(yīng)的M-PHY接收模塊RXO到RX4，以在第一發(fā)送方向上使用從I到4的數(shù)據(jù)通道將數(shù)據(jù)從裝置A 12傳送到裝置B 14。裝置B 14具有兩個(gè)M-PHY發(fā)送模塊TXO到TXl，所述發(fā)送模塊借助單獨(dú)的串行鏈路連接到在裝置B 14中相應(yīng)的M-PHY接收模塊RXO到RXl，以在第二發(fā)送方向上將數(shù)據(jù)從裝置B 14傳送到裝置A
12?？傊?，在該示例中，這六條串行鏈路形成互連線10，與裝置A 12關(guān)聯(lián)的四個(gè)發(fā)送模塊和兩個(gè)接收模塊形成接ロ 18，以及與裝置B 14關(guān)聯(lián)的四個(gè)接收模塊和兩個(gè)發(fā)送模塊形成接
n 20。階段0 50裝置12配置其所有通道的M-TX (M-PHY發(fā)送器)模塊和M-RX (M-PHY接收器)模塊以上文所述的方式從休眠(HIBERN8狀態(tài)36)進(jìn)入低速模式(LSMode 22)。通過(guò)M-TX模 塊將通道驅(qū)動(dòng)到DIF-N狀態(tài)達(dá)T_EXIT_HIBERNATE之后，發(fā)生實(shí)際的從HIBERN8狀態(tài)36到LS_Mode/SLEEP 狀態(tài) 26 的轉(zhuǎn)變。階段Ia 52裝置12的Tx模塊例如通過(guò)以下步驟重復(fù)地驅(qū)動(dòng)所有的M-TX通道Ia. I:所有的M-TX模塊同時(shí)被驅(qū)動(dòng)到PWM-BURST狀態(tài)30 (使用默認(rèn)Gl傳動(dòng)速度)；Ia. 2:在被連接的通道的所有M-TX模塊上同時(shí)發(fā)送TRG_UPR1訓(xùn)練序列。TRG_UPRl訓(xùn)練序列例如可以包括MARKER0(K. 28. 5)，其為用于發(fā)起傳輸?shù)腗-PHY所需；MARKER1(K. 28. 3)，其有助于使通道達(dá)到16位對(duì)齊，且與MARKER0的正常ESC_DL協(xié)議使用區(qū)分開(kāi)，MARKER1 (K. 28. 3)引入 PHY 適配器(Adapter)16 位符號(hào)、攜帯 6 位 TRGl_code (6b，100000)且隨后是指示物理Tx通道編號(hào)的2位字段(如果支持達(dá)4個(gè)通道)的數(shù)據(jù)符號(hào)，該數(shù)據(jù)符號(hào)為PHY適配器序列的第二字節(jié)并且將物理M-TX通道編號(hào)傳達(dá)到對(duì)等裝置14 ;和MARKER2(K. 28. 6)，用來(lái)結(jié)束傳輸并請(qǐng)求M-TX通道轉(zhuǎn)為SLEEP省電狀態(tài)26 ；Ia. 3:所有的M-TX模塊被強(qiáng)制為SLEEP狀態(tài)26至少達(dá)T_EXIT_HIBERNATE(由M-PHY限定T_EXIT_HIBERNATE)。這強(qiáng)制輸出通道上的DIF-N狀態(tài)至少達(dá)T_EXIT_HIBERNATE,如果對(duì)等M-RX模塊處于HIBERN8狀態(tài)36，那么這將使對(duì)等M-RX模塊移為L(zhǎng)S_MODE/SLEEP狀態(tài)26。這提供了在前描述的根據(jù)示例性實(shí)施方式的啟動(dòng)符號(hào)和喚醒符號(hào)的交替?zhèn)鬏敗＠缪b置B 14中的接收器監(jiān)控其用于輸入數(shù)據(jù)的M-RX模塊。當(dāng)M-RX模塊接收第一組TRG_UPR1訓(xùn)練序列時(shí)，裝置B 14得知裝置B 14的哪些M-RX通道被連接和這些通道相應(yīng)的物理Tx通道編號(hào)。使用所接收的、物理Tx通道編號(hào)，接收器產(chǎn)生通道位碼，該通道位碼為所接收的每個(gè)相應(yīng)物理Tx通道編號(hào)設(shè)置位。該通道位碼例如可以被存儲(chǔ)在觸發(fā)器(FSM狀態(tài)信息)或可尋址便箋存儲(chǔ)器中的Rx模塊處。如下文所述，該通道位碼將隨后由鏈路的每側(cè)使用以獨(dú)立地對(duì)該鏈路所連接的通道進(jìn)行計(jì)數(shù)(重新編號(hào))。圖7中示出根據(jù)這些示例性實(shí)施方式的使用圖6的示例性互連結(jié)構(gòu)的鏈路啟動(dòng)協(xié)議的階段Ia 52的示例。其中，DevA 12具有四通道發(fā)送器并且發(fā)送攜帯通道編號(hào)0_3的TRG_UPR1訓(xùn)練序列。僅有通道2和通道3被連接在DevB 14，因此DevB 14的接收器將產(chǎn)生如方框70中所示的通道位碼4b’0011。類似地，DevB 14具有兩個(gè)輸出通道，然而，僅通道0被連接。因此，DevA 12的Rx將產(chǎn)生如方框72中所示的通道位碼4b’ 1000。如圖I中所示，每個(gè)裝置使用輸入的物理Tx通道編號(hào)來(lái)自動(dòng)對(duì)其自己的Rx通道進(jìn)行計(jì)數(shù)(重新編號(hào))。M-RX通道的計(jì)數(shù)按接收的物理Tx通道的遞增次序從0開(kāi)始。因此，在該示例中，DevB 14對(duì)接收物理通道編號(hào)2和物理通道編號(hào)3的通道分別指定通道編號(hào)O和通道編號(hào)I (如圖7中所示)。當(dāng)發(fā)送/接收數(shù)據(jù)時(shí)，數(shù)據(jù)符號(hào)被基于通道編號(hào)而映射到通道/基于通道編號(hào)自通道映射ー個(gè)符號(hào)在通道O上，下ー個(gè)符號(hào)在通道I上，對(duì)于所有的通道以此類推。當(dāng)裝置A 12和裝置B 14的ー個(gè)或多個(gè)M-PHY模塊Rx接收ー組TRG_UPRl訓(xùn)練序列時(shí)，該裝置從根據(jù)該示例性實(shí)施方式的鏈路啟動(dòng)過(guò)程的階段Ia 52移到階段Ib 54階段Ib 54如圖5中所示，在該階段中，與裝置A 12和裝置B 14關(guān)聯(lián)的Tx模塊各在所有的M-TX通道上同時(shí)再發(fā)送兩個(gè)TRG_UPR1序列，隨后各裝置移到階段2a。請(qǐng)注意，在互連線10上的數(shù)據(jù)傳輸在給定的發(fā)送方向上在所有的通道上同時(shí)(或大致同吋)進(jìn)行，但可以按方向而發(fā)生在不同的時(shí)間。階段2a 56在該階段中，各裝置12和裝置14的Tx模塊使所有的M-TX通道進(jìn)入LS-MODE22/PWM-BURST 30 (使用默認(rèn)的Gl傳動(dòng)速度)并且隨后發(fā)送MARKERO (K. 28. 5)和MARKER1(K. 28. 3)序列以實(shí)現(xiàn)字節(jié)同步和開(kāi)始傳輸。隨后，Tx同時(shí)在所有M-TX通道上驅(qū)動(dòng)TRG_UPR2訓(xùn)練序列，該TRG_UPR2訓(xùn)練序列根據(jù)該示例性實(shí)施方式包括MARKER1 (K. 28. 3)，該MARKER1引入PHY適配器16位符號(hào)和攜帶4位TRG2碼(6b’ 1001)以及隨后的Rx 4位通道位碼的數(shù)據(jù)符號(hào)。圖8示出包括傳輸作為T(mén)RG_UPR2訓(xùn)練序列的一部分的位通道碼的階段 2a 56。所接收的4位通道碼用于按物理Tx通道的遞增次序從0開(kāi)始重新編號(hào)Tx通道。在該示例中，接收4b’ 0011的DevA 12得知DevA 12的M-TX通道0和M-TX通道I沒(méi)有被連接，并且DevA 12的M-TX通道2和M-TX通道3被連接。裝置12對(duì)其M-TX通道2和3也分別重新編號(hào)成0和1，通過(guò)比較圖8中的與各Tx模塊相關(guān)的編號(hào)與圖9中所示的相應(yīng)編號(hào)，可以看出重新編號(hào)。當(dāng)接收ー組TRG_UPR2訓(xùn)練序列時(shí)，該裝置移到階段2b 58。階段2b58如圖5中所示，在該階段中，裝置的M-PHY Tx在LS-M0DE22/PWM-BURST 30/G1中在所有的M-TX通道上同時(shí)再發(fā)送兩個(gè)TRG_UPR2序列，隨后該裝置移到階段3a 60。再次，請(qǐng)注意，在互連線10上的數(shù)據(jù)傳輸在給定的發(fā)送方向上在所有的通道上同時(shí)(或大致同吋)進(jìn)行，但可以根據(jù)方向而發(fā)生在不同的時(shí)間。階段 3a 60如圖9中所示，Tx使用LS-MODE 22/PWM-BURST 30/G1在通道0上重復(fù)發(fā)送TRG_UPR3訓(xùn)練序列。執(zhí)行該動(dòng)作是為了確認(rèn)TRG_UPR2序列已被正確地接收。根據(jù)該示例性實(shí)施方式，TRG_UPR3訓(xùn)練序列包括MARKER1 (K. 28. 3)，該MARKER1引入PHY適配器16位符號(hào)和攜帶8位TRG3碼(6b’ 10100000)的數(shù)據(jù)符號(hào)。當(dāng)接收到TRG_UPR3訓(xùn)練序列時(shí)，裝置12和裝置14移到階段3b62。階段 3b 62Tx以LS-M0DE/PWM-BURST/G1在通道0上再發(fā)送兩個(gè)TRG_UPR3訓(xùn)練序列，隨后該裝置指示，鏈路啟動(dòng)序列已經(jīng)成功完成。作為上述示例性實(shí)施方式中的階段3a 60和階段3b 62的替選，TRG_UPR3可以在所有連接的通道上發(fā)送，而不是僅在通道O上發(fā)送。在圖9中，這將引起DevA 12在其計(jì)數(shù)的通道O和I上發(fā)送TRG_UPR3，DevB 14在其計(jì)數(shù)的通道O上發(fā)送TRG_UPR3。對(duì)于根據(jù)該示例性實(shí)施方式的鏈路啟動(dòng)的所有的階段Ia 52、階段2a 56和階段3a 60，計(jì)時(shí)器可以被用來(lái)從錯(cuò)誤中恢復(fù)。階段Ia 52的計(jì)時(shí)器具有大值，并且，如果該計(jì)時(shí)器到期，則用UniPort斷開(kāi)連接的指示停止鏈路啟動(dòng)。階段2a 56和階段3a 60的計(jì)時(shí)器可以使用較小的值，并且，如果這些計(jì)時(shí)器到期，則用永久鏈路故障的指示停止鏈路啟動(dòng)。作為上述示例性實(shí)施方式中的階段3a 60和階段3b 62的替選，TRG_UPR3也可以包括LCC-Read命令以收集OMC能力。在圖10中，示出了作為鏈路啟動(dòng)過(guò)程的一部分的根據(jù)示例性實(shí)施方式的獨(dú)立通道計(jì)數(shù)的第二示例，其中，DevA 12具有4個(gè)Tx通道和I個(gè)Rx通道，以及De vB 14具有2個(gè)Tx通道和2個(gè)Rx通道。在該示例中，DevA 12到DevB14的方向具有2個(gè)交叉的通道，以及DevB 14到DevA 12的方向具有I個(gè)通道。DevA 12得知DevB 14僅連接其Tx通道2和3，并且對(duì)它們分別重新編號(hào)為0和I。這些通道在DevB 14處也被編號(hào)為0和1，盡管這些通道交叉(與圖9中的DevB 14的重新編號(hào)的通道對(duì)比)。對(duì)于DevB 14到DevA 12的方向，DevB 14得知其Tx通道0被連接。該通道在兩端被編號(hào)為O。在圖11中，示出了作為鏈路啟動(dòng)過(guò)程的一部分的根據(jù)示例性實(shí)施方式的獨(dú)立通道計(jì)數(shù)的第三示例，其中，DevA 12具有4個(gè)Tx通道和2個(gè)Rx通道，以及DevB 14具有I個(gè)Tx通道和2個(gè)Rx通道。在該示例中，DevA 12到DevB14的方向具有連接在DevA 12的物理Tx通道I和物理Tx通道3的2個(gè)通道。例如通過(guò)物理上破壞的通道可以導(dǎo)致DevA 12的未連接的通道2產(chǎn)生的間隙。DevB 14到DevA 12的方向具有I個(gè)通道。DevB 14得知DevA 12僅連接其Tx通道I和3，并且對(duì)它們分別重新編號(hào)為0和I。這些通道在DevA 12處也被編號(hào)為0和I。對(duì)于DevB 14到DevA 12的方向，DevA 12得知其Tx通道0被連接。該通道在兩端被編號(hào)為O。除了其他特征和優(yōu)勢(shì)之外，一些示例性實(shí)施方式支持在省電狀態(tài)(S卩，不能用于發(fā)送數(shù)據(jù)的狀態(tài))中由復(fù)位產(chǎn)生的PHY并激活鏈路以發(fā)送數(shù)據(jù)。此外，示例性實(shí)施方式支持靈活的通道互連和自動(dòng)的通道計(jì)數(shù)。更具體地，這樣的支持可以包括下列情況的ー種或多種(I)每個(gè)方向有不同數(shù)量的通道，(2)通道的隨機(jī)子集被連接和/或(3)以任何順序連接不同裝置的物理通道的能力。使用自動(dòng)通道計(jì)數(shù)，示例性實(shí)施方式能夠使用含有物理上破壞通道的鏈路的最大容量。因此，應(yīng)該理解，還可從單個(gè)裝置的角度就用于鏈路啟動(dòng)的方法描述示例性實(shí)施方式，例如如圖12的流程圖所示。其中，用于鏈路啟動(dòng)的方法包括在步驟1200通過(guò)ー裝置檢測(cè)被連接在互連線上以接收數(shù)據(jù)的通道的數(shù)量。在步驟1202，該裝置可以確定與所述數(shù)量的被連接的通道中的每個(gè)通道關(guān)聯(lián)的物理通道編號(hào)(即，名義上從發(fā)送側(cè)指定的通道編號(hào))。在步驟1204，可以產(chǎn)生通道位碼，該碼指示所述數(shù)量的被連接的通道和相應(yīng)的物理通道編號(hào)。在步驟1206，該裝置隨后可以發(fā)送該通道位碼，該碼可以由鏈路上的其他裝置使用以用上文所述的方式重新編號(hào)其通道。如上文所述，示例性實(shí)施方式可以用于根據(jù)UniPix)標(biāo)準(zhǔn)操作的互連線的鏈路啟動(dòng)，但本發(fā)明不限于此。根據(jù)這樣的示例性實(shí)施方式的這樣的UniPro標(biāo)準(zhǔn)化互連線的ー些區(qū)別特征例如包括
-UniPro鏈路支持多種功率模式，包括HYBERNATE (非常低的功率、沒(méi)有數(shù)據(jù)傳輸、長(zhǎng)喚醒時(shí)間)、SL0W/L0W-SPEED (低速、中等功耗)和FAST/HIGH-SPEED (高速、每位最低能量、當(dāng)空閑時(shí)有功耗)。FAST模式SLOW模式還具有SAVE模式(分別為STALL和SLEEP)，該SAVE模式具有低功耗(比HYBERNATE高)和快喚醒時(shí)間(比HYBERNATE低得多)；-UniPro鏈路在以下方面可以為不対稱的O每個(gè)方向上所連接的通道的數(shù)量(例如，在ー個(gè)方向上有I個(gè)通道，在另一方向上有2個(gè)通道)。通道的數(shù)量配置成靈活的。O功率/傳輸模式和傳動(dòng)能力(僅在ー個(gè)方向上為低速(LS),在另一方向上為低速和高速(HS))和配置(在ー個(gè)方向上為HS/GEAR 1，在另一方向上為HS/GEAR 3)。0在ー個(gè)方向上發(fā)送數(shù)據(jù)和在另一方向上為省電狀態(tài)(例如，分別為HS-BURST和 SLEEP)■然而，對(duì)于HIBERNATE，鏈路應(yīng)該在兩個(gè)方向上都配置成HIBERNATE-連接的通道被自動(dòng)搜索和計(jì)數(shù)；-UniPro支持需要在兩端配置的PHY (例如M-PHY)。較簡(jiǎn)單的PHY可以僅在Tx端配置，但就例如M-PHY的較復(fù)雜的PHY而言，線路狀態(tài)不足以對(duì)所有可能的變化進(jìn)行編碼。-UniPro對(duì)具有離散介質(zhì)轉(zhuǎn)換器(例如，光介質(zhì)轉(zhuǎn)換器)的鏈路提供支持。離散介質(zhì)轉(zhuǎn)換器可以僅通過(guò)線路(不能直接訪問(wèn)寄存器)被配置。從上述討論中，應(yīng)該理解，示例性實(shí)施方式采用三種不同的訓(xùn)練序列(第一訓(xùn)練序列(例如，含有TRGl )，第二訓(xùn)練序列(例如，含有TRG2)和第三訓(xùn)練序列(例如，含有TRG3))用于鏈路啟動(dòng)。根據(jù)示例性實(shí)施方式，這三種訓(xùn)練序列可以以各種順序使用以實(shí)現(xiàn)特定目的。例如，可以在第一訓(xùn)練序列被接收之后，發(fā)送第二訓(xùn)練序列。類似地，可以在接收第二訓(xùn)練序列之后，發(fā)送第三訓(xùn)練序列。為了增加魯棒性，在裝置從其連接的對(duì)端接收相應(yīng)的訓(xùn)練序列之后，每個(gè)訓(xùn)練序列可以通過(guò)該裝置再發(fā)送兩次，例如，第一訓(xùn)練序列被重復(fù)地發(fā)送直到第一訓(xùn)練序列被接收為止，以及在第一訓(xùn)練序列被接收之后，第一訓(xùn)練序列被再發(fā)送兩次。根據(jù)ー個(gè)示例性實(shí)施方式，僅在針對(duì)該第一訓(xùn)練序列發(fā)生該組操作之后，第二訓(xùn)練序列才被發(fā)送。當(dāng)期待第一訓(xùn)練序列時(shí)，根據(jù)示例性實(shí)施方式可以忽略其他所有。當(dāng)期待第ニ訓(xùn)練序列時(shí)，根據(jù)示例性實(shí)施方式可以忽略第一訓(xùn)練序列，以及，除了第一訓(xùn)練序列和第ニ訓(xùn)練序列之外的其他所有使裝置再次期待第一訓(xùn)練序列。當(dāng)期待第三訓(xùn)練序列時(shí)，根據(jù)示例性實(shí)施方式可以忽略第二訓(xùn)練序列，以及，除了第二訓(xùn)練序列和第三訓(xùn)練序列之外的其他所有使裝置再次期待第一訓(xùn)練序列。上述示例性實(shí)施方式在本發(fā)明的所有方面g在是說(shuō)明性的而不是限制性的。因此，本領(lǐng)域的技術(shù)人員可從本文包括的描述得出，在具體實(shí)現(xiàn)中，本發(fā)明可以有各種變型。本申請(qǐng)的說(shuō)明書(shū)中所用的元件、動(dòng)作或指令不應(yīng)該被理解成對(duì)本發(fā)明是關(guān)鍵的或必要的，除非在本文中這樣清晰地說(shuō)明。此外，本文所用的冠詞“一” g在包括ー項(xiàng)或多項(xiàng)。
權(quán)利要求
1.一種用于具有多個(gè)發(fā)送通道和多個(gè)接收通道的裝置的鏈路啟動(dòng)的方法，所述方法包括: 通過(guò)所述多個(gè)發(fā)送通道中的至少ー個(gè)發(fā)送通道和所述多個(gè)接收通道中的至少ー個(gè)接收通道建立數(shù)據(jù)通信； 確定ー數(shù)量的被連接的發(fā)送通道； 確定ー數(shù)量的被連接的接收通道；以及 對(duì)所述被連接的發(fā)送通道和所述被連接的接收通道獨(dú)立地重新編號(hào)。
2.根據(jù)權(quán)利要求I所述的方法，其中，所述發(fā)送通道的數(shù)量不同于所述接收通道的數(shù)量。
3.根據(jù)權(quán)利要求I所述的方法，其中，所述被連接的發(fā)送通道的數(shù)量不同于所述被連接的接收通道的數(shù)量。
4.根據(jù)權(quán)利要求I所述的裝置，其中，所述多個(gè)發(fā)送通道和所述多個(gè)接收通道的至少一個(gè)的子集被連接。
5.根據(jù)權(quán)利要求I所述的方法，其中，通過(guò)所述多個(gè)發(fā)送通道中的至少ー個(gè)發(fā)送通道建立通信的步驟還包括 在所述多個(gè)發(fā)送通道的每ー個(gè)發(fā)送通道上，發(fā)送攜帶相應(yīng)的物理發(fā)送通道的標(biāo)識(shí)的第ー訓(xùn)練序列。
6.根據(jù)權(quán)利要求5所述的方法，其中，確定所述數(shù)量的被連接的發(fā)送通道的步驟還包括 接收第二訓(xùn)練序列，所述第二訓(xùn)練序列包括指示被連接的發(fā)送通道的所述數(shù)量且識(shí)別哪些發(fā)送通道被連接的碼。
7.根據(jù)權(quán)利要求6所述的方法，其中，對(duì)所述數(shù)量的被連接的發(fā)送通道獨(dú)立地重新編號(hào)的步驟還包括 基于所述碼對(duì)所述被連接的發(fā)送通道重新編號(hào)，其中由所述碼指示的最低物理通道編號(hào)被重新編號(hào)為O，以及所述被連接的發(fā)送通道被按物理發(fā)送通道編號(hào)的順序從O開(kāi)始遞增地計(jì)數(shù)。
8.根據(jù)權(quán)利要求I所述的方法，其中，確定所述數(shù)量的被連接的接收通道的步驟還包括以下步驟 在每個(gè)被連接的接收通道上，接收攜帶與所述裝置所連接的另ー裝置關(guān)聯(lián)的相應(yīng)物理發(fā)送通道的標(biāo)識(shí)的第一訓(xùn)練序列。
9.根據(jù)權(quán)利要求8所述的方法，還包括 存儲(chǔ)指示所述被連接的接收通道和相應(yīng)物理發(fā)送通道的碼；以及 在所述第一數(shù)量的發(fā)送通道上發(fā)送作為第二訓(xùn)練序列的一部分的所述碼。
10.根據(jù)權(quán)利要求8所述的方法，其中，對(duì)所述數(shù)量的被連接的接收通道獨(dú)立地重新編號(hào)的步驟還包括 基于相應(yīng)物理發(fā)送通道的所述標(biāo)識(shí)對(duì)所述被連接的接收通道重新編號(hào)，其中由所述標(biāo)識(shí)指示的最低物理通道編號(hào)被重新編號(hào)為0，以及所述被連接的發(fā)送通道按所述物理發(fā)送通道編號(hào)的順序從0開(kāi)始遞增地計(jì)數(shù)。
11.根據(jù)權(quán)利要求5所述的方法，還包括在發(fā)送所述訓(xùn)練序列和發(fā)送喚醒序列之間交替。
12.ー種裝置，包括 接ロ，所述接ロ配置成向互連線的通道發(fā)送數(shù)據(jù)和從互連線的通道接收數(shù)據(jù)， 所述接ロ包括發(fā)送器和接收器，所述發(fā)送器具有多個(gè)發(fā)送模塊以及所述接收器具有多個(gè)接收模塊； 其中所述接收器配置成確定連接到所述接收器以用于數(shù)據(jù)接收的第一數(shù)量的通道，所述確定連接到所述接收器以用于數(shù)據(jù)接收的第一數(shù)量的通道作為鏈路啟動(dòng)過(guò)程的一部分，并且所述接收器配置成存儲(chǔ)與所確定的第一數(shù)量的通道關(guān)聯(lián)的第一通道位碼，以及所述發(fā)送器配置成發(fā)送所述第一通道位碼。
13.根據(jù)權(quán)利要求12所述的裝置，其中，所述接收器還配置成接收第二通道位碼，所述第二通道位碼指示第二數(shù)量的被連接的通道，借助所述第二數(shù)量的被連接的通道，所述裝置通過(guò)所述互連線發(fā)送數(shù)據(jù)； 其中所述裝置使用所述第二通道位碼對(duì)所述第二數(shù)量的被連接的通道重新編號(hào)。
14.根據(jù)權(quán)利要求13所述的裝置，其中，由所述第二通道位碼指示的最低物理通道編號(hào)被重新編號(hào)為O。
15.根據(jù)權(quán)利要求12所述的裝置，其中，所述發(fā)送器還配置成在在所述互連線上發(fā)送啟動(dòng)符號(hào)和發(fā)送喚醒序列之間交替。
16.根據(jù)權(quán)利要求12所述的裝置，其中，所述接ロ包括的所述發(fā)送模塊的數(shù)量與所述接口中的所述接收模塊的數(shù)量不同。
17.根據(jù)權(quán)利要求12所述的裝置，其中，連接到所述裝置以用于數(shù)據(jù)接收的通道的所述第一數(shù)量與所述接ロ中的接收模塊的數(shù)量不同。
18.根據(jù)權(quán)利要求13所述的裝置，其中，連接到所述裝置以用于數(shù)據(jù)發(fā)送的通道的第ニ數(shù)量與所述接ロ中的發(fā)送模塊的數(shù)量不同。
19.根據(jù)權(quán)利要求12所述的裝置，其中，所述發(fā)送模塊配置成發(fā)送攜帶相應(yīng)物理發(fā)送通道的標(biāo)識(shí)的訓(xùn)練序列。
20.根據(jù)權(quán)利要求12所述的裝置，其中，所述接收模塊配置成接收訓(xùn)練序列，該訓(xùn)練序列攜帯與所述裝置所連接的另ー裝置關(guān)聯(lián)的相應(yīng)物理發(fā)送通道的標(biāo)識(shí)，并且所述接收器使用所述標(biāo)識(shí)來(lái)產(chǎn)生所述第一通道位碼。
21.根據(jù)權(quán)利要求20所述的裝置，其中，所述接收器配置成基于相應(yīng)物理發(fā)送通道的所述標(biāo)識(shí)重新編號(hào)被連接的接收通道，其中由所述標(biāo)識(shí)指示的最低物理通道編號(hào)被重新編號(hào)為O。
22.一種用于第一裝置和第二裝置之間的互連線的鏈路啟動(dòng)的方法，所述方法包括 通過(guò)所述互連線在所述第一裝置和所述第二裝置之間建立數(shù)據(jù)通信； 在從所述第一裝置到所述第二裝置的第一發(fā)送方向上，確定所述互連線上的第一數(shù)量的被連接的通道； 在從所述第二裝置到所述第一裝置的第二發(fā)送方向上，確定所述互連線上的第二數(shù)量的被連接的通道；以及 對(duì)所述第一數(shù)量的被連接的通道和所述第二數(shù)量的被連接的通道獨(dú)立地重新編號(hào)。
23.根據(jù)權(quán)利要求22所述的方法，其中，被連接的通道的所述第一數(shù)量不同于被連接的通道的所述第二數(shù)量。
24.根據(jù)權(quán)利要求22所述的方法，其中，所述第一裝置和所述第二裝置的至少ー個(gè)裝置使其可用的物理發(fā)送通道和物理接收通道的子集被連接。
25.根據(jù)權(quán)利要求22所述的方法，其中，所述第一裝置在第一組物理通道上發(fā)送攜帯通道標(biāo)識(shí)的第一訓(xùn)練序列。
26.根據(jù)權(quán)利要求25所述的方法，其中，所述第二裝置使用所述第一訓(xùn)練序列以確定所述第一數(shù)量的通道中的哪些通道被連接。
27.根據(jù)權(quán)利要求26所述的方法，其中，所述第二裝置從O開(kāi)始重新編號(hào)所述第二裝置的被連接的接收通道。
28.根據(jù)權(quán)利要求27所述的方法，其中，所述第二裝置發(fā)送含有指示所述第一數(shù)量的通道中的哪些通道被連接的碼的第二訓(xùn)練序列。
29.根據(jù)權(quán)利要求28所述的方法，其中，所述第一裝置使用所述第二訓(xùn)練序列中的所述碼以從O開(kāi)始重新編號(hào)所述第一裝置的第一數(shù)量的被連接的通道。
30.根據(jù)權(quán)利要求29所述的方法，其中，所述第一裝置通過(guò)所述第一數(shù)量的被連接的通道發(fā)送第三訓(xùn)練序列。
全文摘要
描述了與互連線相關(guān)的鏈路啟動(dòng)的系統(tǒng)、方法和裝置。例如，通過(guò)在初始搜索過(guò)程之后對(duì)所連接的通道進(jìn)行獨(dú)立的重新編號(hào)，來(lái)支持不對(duì)稱的通道連接。例如，通過(guò)在裝置之間的互連線上在發(fā)送啟動(dòng)序列和喚醒序列之間進(jìn)行交替，來(lái)支持裝置的低功率、休眠狀態(tài)。
文檔編號(hào)G06F13/38GK102656574SQ201080055040
公開(kāi)日2012年9月5日 申請(qǐng)日期2010年11月23日 優(yōu)先權(quán)日2009年12月4日
發(fā)明者安德烈·拉杜萊斯庫(kù), 彼得·范登哈邁爾, 拜平·巴拉克李施南 申請(qǐng)人:意法愛(ài)立信有限公司