專(zhuān)利名稱(chēng)：一種新型i/o總線(xiàn)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種新型I/O總線(xiàn)，用于自動(dòng)化控制設(shè)備的總線(xiàn)技術(shù)。
背景技術(shù)：
自動(dòng)化控制設(shè)備檢測(cè)現(xiàn)場(chǎng)信號(hào)的輸入和輸出控制信號(hào)的方法常見(jiàn)的有三種，分別是使用自帶的輸入輸出通道、使用USB等接口的可移動(dòng)式輸入輸出通道和通過(guò)通信技術(shù)使用外部的輸入輸出設(shè)備?？紤]到實(shí)際需求、可靠性和成本價(jià)格等因素，大部分控制設(shè)備使用的是自帶的輸入輸出通道的方法。當(dāng)控制設(shè)備自帶的輸入輸出通道數(shù)量較多時(shí)，為了便于制造和使用通常是將若干個(gè)輸入輸出通道組合為一個(gè)模板或模塊，通過(guò)I/O (輸入輸出)總線(xiàn)接入自動(dòng)化控制設(shè)備。目前I/O總線(xiàn)都是各個(gè)制造商自行定義的，通用性不好，而且也不具備帶電熱拔插和即插即用能力，本實(shí)用新型針對(duì)這些缺點(diǎn)做了相應(yīng)的改進(jìn)。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種新型I/O總線(xiàn)，能控制多個(gè)I/O板，結(jié)構(gòu)簡(jiǎn)潔、可靠。本實(shí)用新型采用以下方案實(shí)現(xiàn)一種新型I/O總線(xiàn)，其特征在于包括經(jīng)總線(xiàn)母板連接的主機(jī)I/O總線(xiàn)接口電路和復(fù)數(shù)個(gè)I/O模板總線(xiàn)接口電路；所述的I/O模板總線(xiàn)接口電路包括模板總線(xiàn)控制器、分別與該模板總線(xiàn)控制器連接的模板總線(xiàn)驅(qū)動(dòng)器和識(shí)別檢測(cè)電路、限流電路、以及DC/DC電路。所述的模板總線(xiàn)驅(qū)動(dòng)器的總線(xiàn)端口、識(shí)別檢測(cè)電路和電源電路分別與總線(xiàn)插頭連接。在本實(shí)用新型一實(shí)施例子中，所述的主機(jī)I/O總線(xiàn)接口電路包括分別與總線(xiàn)插槽連接的主機(jī)總線(xiàn)驅(qū)動(dòng)器、譯碼器、邏輯電源以及輔助電源。在本實(shí)用新型一實(shí)施例子中，所述的模板總線(xiàn)控制器采用CPLD或FPGA芯片，該芯片內(nèi)部設(shè)置有邏輯電路、ID發(fā)生電路、輸出轉(zhuǎn)換器、輸出寄存器、輸入轉(zhuǎn)換器、輸出選擇開(kāi)關(guān)以及三個(gè)SPI接口 ；所述的模板總線(xiàn)控制器提供用于開(kāi)關(guān)量的并行接口和連接其它器件的 SPI 接口。在本實(shí)用新型一實(shí)施例子中，所述的總線(xiàn)驅(qū)動(dòng)器供電線(xiàn)路中接有限流電路。在本實(shí)用新型一實(shí)施例子中，所述總線(xiàn)的輸入端連接有上拉電阻。在本實(shí)用新型一實(shí)施例子中，所述的模板總線(xiàn)驅(qū)動(dòng)器采用74HCT244芯片。本實(shí)用新型采用與SPI兼容的串行數(shù)據(jù)通信，結(jié)構(gòu)簡(jiǎn)潔可靠，最多可以控制16塊配置模擬量和開(kāi)關(guān)量輸入輸出通道的I/O模板，并具有帶電熱拔插和即插即用能力。使用過(guò)程中可以隨時(shí)在不停機(jī)不停電的情況下帶電拔插I/O模板，進(jìn)行板卡的在線(xiàn)更換和修理，除拔出的I/O模板上的I/O通道外，不影響控制設(shè)備和其它通道的正常運(yùn)行。控制設(shè)備能夠自動(dòng)識(shí)別I/O模板的插入、存在和型號(hào)，鏈接或刪除驅(qū)動(dòng)程序，確保運(yùn)行的可靠性。為用戶(hù)提供了極大的便利。
圖1是本實(shí)用新型I/O總線(xiàn)總體結(jié)構(gòu)示意圖。
圖2是本實(shí)用新型主機(jī)I/O總線(xiàn)接口和總線(xiàn)母版的邏輯連接示意圖。圖3是本實(shí)用新型模板總線(xiàn)接口邏輯連接示意圖。圖4是本實(shí)用新型模板總線(xiàn)控制器內(nèi)部控制邏輯示意圖。
具體實(shí)施方式
請(qǐng)參照?qǐng)D1，本實(shí)用I/O總線(xiàn)技術(shù)包括1/0總線(xiàn)技術(shù)規(guī)范和I/O總線(xiàn)母板、控制設(shè)備主機(jī)I/O總線(xiàn)接口電路、I/O模板總線(xiàn)接口電路、帶電熱拔插和即插即用技術(shù)?？刂圃O(shè)備主機(jī)(以下簡(jiǎn)稱(chēng)為主機(jī))上設(shè)置I/O總線(xiàn)的母板、插槽和總線(xiàn)插座，I/O模板插入主機(jī)后由插槽固定，并通過(guò)I/O模板總線(xiàn)接口電路、總線(xiàn)插座、主機(jī)I/O總線(xiàn)接口電路與主機(jī)實(shí)現(xiàn)電氣連接?？刂圃O(shè)備主機(jī)通過(guò)I/O總線(xiàn)監(jiān)控I/O模板的接入狀態(tài)，調(diào)用控制算法完成對(duì)I/O模板的動(dòng)態(tài)識(shí)別和診斷，自動(dòng)鏈接或刪除相應(yīng)的驅(qū)動(dòng)程序，控制I/O模板實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)信號(hào)的輸入和控制信號(hào)輸出。具體的，本實(shí)用新型包括經(jīng)總線(xiàn)連接的主機(jī)I/O總線(xiàn)接口電路和復(fù)數(shù)個(gè)I/O模板總線(xiàn)接口電路；所述的I/O模板總線(xiàn)接口電路包括模板總線(xiàn)控制器、分別與該模板總線(xiàn)控制器連接的模板總線(xiàn)驅(qū)動(dòng)器和識(shí)別檢測(cè)電路；所述的電源電路、識(shí)別檢測(cè)電路、模板總線(xiàn)驅(qū)動(dòng)器的輸入端分別與總線(xiàn)插頭連接。所述的主機(jī)I/O總線(xiàn)接口電路包括分別與總線(xiàn)插槽連接的主機(jī)總線(xiàn)驅(qū)動(dòng)器、譯碼器、邏輯電源以及輔助電源。本實(shí)施例子中，所述的模板總線(xiàn)控制器采用CPLD或FPGA芯片，該芯片內(nèi)部設(shè)置有邏輯電路、ID發(fā)生電路、輸出轉(zhuǎn)換器、輸出寄存器、輸入轉(zhuǎn)換器、輸出選擇開(kāi)關(guān)以及三個(gè)SPI接口。所述的總線(xiàn)驅(qū)動(dòng)器供電線(xiàn)路中接有限流電路，所述總線(xiàn)的輸入端連接有上拉電阻，用于防止CMOS集成電路產(chǎn)生寄生可控硅效應(yīng)。
以下結(jié)合附圖對(duì)本實(shí)用新型總線(xiàn)的構(gòu)成及原理做進(jìn)一步說(shuō)明。請(qǐng)參照?qǐng)D2，圖2是本實(shí)用新型主機(jī)I/O總線(xiàn)接口和總線(xiàn)母版的邏輯連接示意圖。 本實(shí)用新型I/O總線(xiàn)由數(shù)據(jù)通信、地址及總線(xiàn)控制和電源供電三個(gè)部分構(gòu)成。數(shù)據(jù)通信接口包括串行時(shí)鐘SCK、數(shù)據(jù)線(xiàn)MOSI和MIS0。串行時(shí)鐘SCK的標(biāo)準(zhǔn)為頻率IMHz的方波，用于數(shù)據(jù)通信的定時(shí)，在必要時(shí)頻率可以根據(jù)需要加以更改；數(shù)據(jù)線(xiàn)MOSI為主出從入，用于數(shù)據(jù)從主機(jī)到I/O模板的傳送；數(shù)據(jù)線(xiàn)MISO為從出主入，用于數(shù)據(jù)從I/O模板到主機(jī)的傳送。 SCK, MOSI和MISO均為T(mén)TL電平，MOSI和MISO的數(shù)據(jù)傳送以字節(jié)為單位，傳送是雙向同時(shí)進(jìn)行的。數(shù)據(jù)通信接口與SPI總線(xiàn)兼容，適應(yīng)于目前大部分模數(shù)轉(zhuǎn)換電路和數(shù)模轉(zhuǎn)換電路均采用了 SPI接口的現(xiàn)狀，便于I/O模板的設(shè)計(jì)和制造。由于本I/O總線(xiàn)的數(shù)據(jù)通信由主機(jī)直接控制，因此不使用SPI的從機(jī)選擇信號(hào)SS，I/O模板上使用SPI接口的電路都設(shè)置為從機(jī)模式。I/O總線(xiàn)的地址信號(hào)采用了 2-4根地址線(xiàn)，均為T(mén)TL電平。對(duì)于規(guī)模較小的控制設(shè)備使用2根地址線(xiàn)AddrO和Addrl，可以控制4塊I/O模板；中等規(guī)模的控制設(shè)備使用3根地址線(xiàn)AddrO、Addrl和Addr2，可以控制8塊I/O模板；較大規(guī)模的控制設(shè)備使用4根地址線(xiàn)八(1(!!~0、六(!(!!~1、六(1辦2和六(1辦3，最多可以控制16塊I/O模板。由于總線(xiàn)接口電路驅(qū)動(dòng)能力和總線(xiàn)結(jié)構(gòu)的原因，不宜控制超過(guò)16塊I/O模板?？偩€(xiàn)控制包括控制選通線(xiàn)IOEN和復(fù)位線(xiàn)RES，均為T(mén)TL電平?？刂七x通線(xiàn)IOEN低電平有效，用于數(shù)據(jù)和控制信號(hào)的輔助定時(shí)； 復(fù)位線(xiàn)RES也是低電平有效，用于I/O模板的復(fù)位初始化。 I/O總線(xiàn)的電源供電部分向I/O模板提供電源，邏輯電源為+5V，是接口邏輯電路的供電電源；輔助電源為12V用于向前級(jí)微型DC/DC隔離電源供電；這二組電源是必需的， 但不要求它們之間是隔離的。為達(dá)到更好的性能，可以增加一組士 12V電源，用于向I/O模板上的模擬電路供電。由于I/O模板上的模擬信號(hào)和控制設(shè)備的其它部分是隔離的，因此， 士 12V電源和其它電源之間必須是隔離的。圖2中控制設(shè)備主機(jī)的I/O總線(xiàn)接口電路是主機(jī)結(jié)構(gòu)的一個(gè)部分，由總線(xiàn)驅(qū)動(dòng)器、譯碼器、限流電路、邏輯電源、輔助電源和總線(xiàn)插槽1 (IJl) 總線(xiàn)插槽η (IJn)組成。I/O總線(xiàn)需要處理器控制，可以由控制設(shè)備的主處理器控制，也可以設(shè)置專(zhuān)用的I/O處理器?？刂艻/O總線(xiàn)的處理器(以下簡(jiǎn)稱(chēng)為處理器)向I/O總線(xiàn)接口提供一組3位與SPI接口兼容的三線(xiàn)制通信接口，4 6位GPIO作為地址線(xiàn)、IOEN 和RES使用，1位外部中斷輸入線(xiàn)用于檢測(cè)模板插入的TST信號(hào)，所有的總線(xiàn)信號(hào)都要通過(guò)總線(xiàn)驅(qū)動(dòng)器緩沖和隔離。譯碼器將總線(xiàn)的地址輸入轉(zhuǎn)換為I/O模板選通信號(hào)，并將選通信號(hào)按序接入各個(gè)I/O模板插槽的選通引腳，因此I/O模板的地址是由插槽的位置決定的。如圖3所示，圖3是本實(shí)用新型模板總線(xiàn)接口邏輯連接示意圖，I/O模板總線(xiàn)接口電路由總線(xiàn)驅(qū)動(dòng)器、模板總線(xiàn)控制器、識(shí)別檢測(cè)電路、限流電路、DC/DC電路和總線(xiàn)插頭組成?？偩€(xiàn)驅(qū)動(dòng)器采用74HCT244或類(lèi)似的總線(xiàn)驅(qū)動(dòng)器，所有的總線(xiàn)信號(hào)都要通過(guò)總線(xiàn)緩沖器緩沖和隔離。I/O模板的SCK、MOSI, IOEN和MISO受CS控制，由總線(xiàn)驅(qū)動(dòng)器驅(qū)動(dòng)，當(dāng)CS有效時(shí)SCK、M0SI、I0EN通過(guò)緩沖器進(jìn)入I/O模板，MISO則通過(guò)緩沖器送入I/O總線(xiàn)；當(dāng)CS無(wú)效時(shí)SCK為低電平，MOSI、IOEN為高電平，MISO為高阻狀態(tài)。選通控制CS和RES為直通的， 由總線(xiàn)驅(qū)動(dòng)器驅(qū)動(dòng)。為了實(shí)現(xiàn)帶電拔插，總線(xiàn)驅(qū)動(dòng)器的VCC供電線(xiàn)路中接入限流電路，總線(xiàn)側(cè)的輸入端接有微弱上拉電阻。請(qǐng)參照?qǐng)D4，圖4是本實(shí)用新型模板總線(xiàn)控制器內(nèi)部控制邏輯示意圖，模板總線(xiàn)控制器采用了 CPLD或FPGA芯片，一端通過(guò)總線(xiàn)驅(qū)動(dòng)器與I/O總線(xiàn)接口連接，另一端設(shè)置一組并行輸入接口、一組并行輸出接口和三個(gè)SPI接口，這三個(gè)SPI接口分別用于連接使用SPI 接口的A/D電路、D/A電路、溫度傳感器和EEPR0M。模板總線(xiàn)控制器內(nèi)置有控制邏輯電路、 ID發(fā)生電路、、輸出轉(zhuǎn)換器、輸出寄存器、輸入轉(zhuǎn)換器、SPI接口 1、SPI接口 2、SPI接口 3和輸出選擇開(kāi)關(guān)。所有的控制邏輯經(jīng)通過(guò)JATG接口寫(xiě)入。模板總線(xiàn)控制器控制邏輯電路根據(jù)總線(xiàn)控制信號(hào)CS、SCK,MOSI和Ι0ΕΝ，產(chǎn)生內(nèi)部控制邏輯信號(hào)。ID發(fā)生電路是預(yù)置ID輸入的移位寄存器，在CLK和控制邏輯的控制下通過(guò)輸出選擇開(kāi)關(guān)輸出ID碼。輸入轉(zhuǎn)換器也是移位寄存器，在CLK和控制邏輯的控制下鎖存并行輸入信號(hào)，再通過(guò)輸出選擇開(kāi)關(guān)輸出。 輸出轉(zhuǎn)換器也是移位寄存器，在CLK和控制邏輯的控制下，將MOSI輸入的串行形式的并行輸出信號(hào)轉(zhuǎn)換為并行形式的，鎖存在輸出寄存器輸出?？刂七壿嬰娐芬部梢愿鶕?jù)總線(xiàn)控制信號(hào)，選擇內(nèi)置的三個(gè)SPI接口，控制相應(yīng)的SPI器件，完成相應(yīng)的操作。每塊I/O模板都有一個(gè)輸出引腳TST，均為OC輸出，所有I/O模板的TST信號(hào)并聯(lián)后送入主機(jī)，作為主機(jī)處理器的一個(gè)中斷信號(hào)。I/O模板插入主機(jī)總線(xiàn)插座上電后TST首先自動(dòng)處于低電平，使主機(jī)處理器的產(chǎn)生中斷后上升為高電平。主機(jī)處理器在中斷程序中調(diào)用控制算法完成對(duì)I/O模板的動(dòng)態(tài)識(shí)別和診斷，鏈接相應(yīng)的驅(qū)動(dòng)程序。由于每次對(duì)I/O模板的操作首先要讀出模板的ID，當(dāng)I/O模板被拔出時(shí)，模板的ID無(wú)法讀出，就可以刪除相應(yīng)的驅(qū)動(dòng)程序。這樣就實(shí)現(xiàn)了 I/O模板的即插即用?？偟膩?lái)說(shuō)，本實(shí)用的新型帶電熱拔插技術(shù)分硬件和軟件二部分，
I/O模板中總線(xiàn)插頭的邏輯電源插腳應(yīng)比其它插腳長(zhǎng)1毫米，確保邏輯電源的接入應(yīng)優(yōu)先于其它信號(hào)。所有的總線(xiàn)信號(hào)必須通過(guò)總線(xiàn)驅(qū)動(dòng)器接入，總線(xiàn)驅(qū)動(dòng)器供電線(xiàn)路中接入限流電路，總線(xiàn)側(cè)的輸入端接有微弱上拉電阻，防止CMOS集成電路產(chǎn)生寄生可控硅效應(yīng)。即插即用軟件在硬件的支持下實(shí)現(xiàn)帶電熱拔插功能。為了讓一般技術(shù)人員更好的理解本實(shí)用新型，下面對(duì)I/O總線(xiàn)操作方法進(jìn)行簡(jiǎn)單介紹，控制設(shè)備啟動(dòng)后，處理器通過(guò)RES信號(hào)復(fù)位所有的I/O模板，隨后使用I/O總線(xiàn)定時(shí)或按需對(duì)I/O模板進(jìn)行操作，實(shí)現(xiàn)所需的輸入輸出任務(wù)①.處理器通過(guò)地址線(xiàn)送出模板地址，譯碼器將地址轉(zhuǎn)換為I/O模板選通信號(hào)CS， 通過(guò)I/O模板插槽送入需要操作的I/O模板，使該模板的總線(xiàn)驅(qū)動(dòng)器有效，選通指定的模板。②.處理器通過(guò)數(shù)據(jù)通信線(xiàn)發(fā)送模板ID讀出命令，位于模板總線(xiàn)控制器內(nèi)的控制邏輯電路根據(jù)該命令產(chǎn)生相應(yīng)的控制邏輯信號(hào)，在CLK控制下首先將ID值置入作為ID 發(fā)生電路的移位寄存器后移位輸出，通過(guò)輸出選擇開(kāi)關(guān)發(fā)送到I/O總線(xiàn)由處理器接收。如 ID值正確，處理器鏈接相應(yīng)的驅(qū)動(dòng)程序，并發(fā)送SPI接口選通命令，連接和讀出模板上的 EEPROM內(nèi)的配置和校正信息。如ID值不正確或不符合預(yù)置值，則中止本模板的本次操作。③.如需要輸入開(kāi)關(guān)量信號(hào)，處理器發(fā)送開(kāi)關(guān)量輸入命令，模板總線(xiàn)控制器首先將經(jīng)過(guò)調(diào)理的并行輸入信號(hào)置入模板總線(xiàn)控制器內(nèi)作為輸入轉(zhuǎn)換器的移位寄存器，然后移位輸出，通過(guò)輸出選擇開(kāi)關(guān)發(fā)送到I/O總線(xiàn)由處理器接收。④.如需要輸出開(kāi)關(guān)量信號(hào)，處理器發(fā)送開(kāi)關(guān)量輸出命令和輸出的數(shù)據(jù)，模板總線(xiàn)控制器在輸出轉(zhuǎn)換器內(nèi)將串行形式的并行輸出轉(zhuǎn)換為并行形式的，再鎖存在輸出寄存器輸出。⑤.如需要輸入模擬量信號(hào)，處理器發(fā)送SPI接口選通和A/D控制命令，連接和控制A/D轉(zhuǎn)換器，通過(guò)輸出選擇開(kāi)關(guān)讀出模擬量數(shù)值，再通過(guò)步驟②中讀出的配置和校正信息完成校正和調(diào)理。如需要冷端補(bǔ)償，處理器還需要連接和控制位于模板上的SPI接口溫度傳感器，讀入冷端補(bǔ)償溫度。⑥.如需要輸出模擬量信號(hào)，處理器發(fā)送SPI接口選通命令，連接D/A轉(zhuǎn)換器；再發(fā)送D/A控制命令和D/A的輸出數(shù)據(jù)。連接和控制A/D轉(zhuǎn)換器，通過(guò)輸出選擇開(kāi)關(guān)讀出模擬量數(shù)值，再通過(guò)步驟②中讀出的配置和校正信息完成校正和調(diào)理。⑦.在完成模板本次模擬量輸入或開(kāi)關(guān)量輸入后，需要再次檢測(cè)和確認(rèn)該模板 ID。如ID值正確，說(shuō)明在本次輸入過(guò)程中模板工作正常，本模板的本次輸入有效；如ID值異常，說(shuō)明模板工作不正?；蛞驯话纬?，本次輸入作廢。⑧.模板帶電插入總線(xiàn)插座后，模板上的TST引腳首先處于低電平，使處理器的產(chǎn)生中斷后上升為高電平。處理器在中斷程序中調(diào)用模板ID讀出程序完成對(duì)I/O模板的動(dòng)態(tài)識(shí)別和診斷，鏈接相應(yīng)的驅(qū)動(dòng)程序，實(shí)現(xiàn)帶電熱拔插和即插即用。以上所述僅為本實(shí)用新型的較佳實(shí)施例，凡依本實(shí)用新型申請(qǐng)專(zhuān)利范圍所做的均等變化與修飾，皆應(yīng)屬本實(shí)用新型的涵蓋范圍。
權(quán)利要求1.一種新型I/O總線(xiàn)，其特征在于包括經(jīng)總線(xiàn)母板連接的主機(jī)I/O總線(xiàn)接口電路和復(fù)數(shù)個(gè)I/O模板總線(xiàn)接口電路；所述的I/O模板總線(xiàn)接口電路包括模板總線(xiàn)控制器、分別與該模板總線(xiàn)控制器連接的模板總線(xiàn)驅(qū)動(dòng)器和識(shí)別檢測(cè)電路、限流電路、以及DC/DC電路。所述的模板總線(xiàn)驅(qū)動(dòng)器的總線(xiàn)端口、識(shí)別檢測(cè)電路和電源電路分別與總線(xiàn)插頭連接。
2.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于所述的主機(jī)I/O總線(xiàn)接口電路包括分別與總線(xiàn)插槽連接的主機(jī)總線(xiàn)驅(qū)動(dòng)器、譯碼器、邏輯電源以及輔助電源。
3.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于所述的模板總線(xiàn)控制器采用 CPLD或FPGA芯片，該芯片內(nèi)部設(shè)置有邏輯電路、ID發(fā)生電路、輸出轉(zhuǎn)換器、輸出寄存器、輸入轉(zhuǎn)換器、輸出選擇開(kāi)關(guān)和SPI轉(zhuǎn)接口 ；所述的模板總線(xiàn)控制器提供用于開(kāi)關(guān)量的并行接口和連接其它器件的SPI接口。
4.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于所述的I/O模板的總線(xiàn)插頭的邏輯電源插腳應(yīng)比其它插腳長(zhǎng)1毫米，所述模板總線(xiàn)驅(qū)動(dòng)器供電線(xiàn)路中接有限流電路。
5.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于所述總線(xiàn)的輸入端連接有上拉電阻。
6.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于每塊I/O模板都設(shè)有提供模板 ID的ID發(fā)生電路。
7.根據(jù)權(quán)利要求1所述的新型I/O總線(xiàn)，其特征在于所述的模板總線(xiàn)驅(qū)動(dòng)器采用 74HCT244 芯片。
專(zhuān)利摘要本實(shí)用新型涉及一種新型I/O總線(xiàn)，其特征在于包括經(jīng)總線(xiàn)母板連接的主機(jī)I/O總線(xiàn)接口電路和復(fù)數(shù)個(gè)I/O模板總線(xiàn)接口電路；所述的主機(jī)I/O總線(xiàn)接口電路包括分別與總線(xiàn)插槽連接的主機(jī)總線(xiàn)驅(qū)動(dòng)器、譯碼器、邏輯電源以及輔助電源；所述的I/O模板總線(xiàn)接口電路包括模板總線(xiàn)控制器、分別與該模板總線(xiàn)控制器連接的模板總線(xiàn)驅(qū)動(dòng)器和識(shí)別檢測(cè)電路、限流電路、以及DC/DC電路。所述的模板總線(xiàn)接口電路的總線(xiàn)端口、識(shí)別檢測(cè)電路和電源電路分別與總線(xiàn)插頭連接，并提供用于開(kāi)關(guān)量的并行接口和連接其它接口器件的SPI接口。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)潔可靠，可以控制多個(gè)I/O模板，具有帶電熱拔插和即插即用功能。
文檔編號(hào)G06F13/20GK201955776SQ20102067927
公開(kāi)日2011年8月31日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者吳景東 申請(qǐng)人:福州大學(xué)