專利名稱：一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及信息安全和集成電路技術(shù)領(lǐng)域，尤其涉及一種基于亞閾值特性的 真隨機(jī)數(shù)發(fā)生器，用于產(chǎn)生不可預(yù)測的真隨機(jī)數(shù)序列。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)、通信技術(shù)的迅猛發(fā)展，尤其是網(wǎng)絡(luò)的廣泛利用，信息已成為當(dāng)今 社會(huì)的一種十分重要的財(cái)富。信息化社會(huì)的不斷發(fā)展使得每個(gè)人的生活都與信息的產(chǎn)生、 接收、存儲(chǔ)、處理和傳遞有著密切的聯(lián)系。商業(yè)、金融業(yè)與互聯(lián)網(wǎng)的結(jié)合更是對(duì)密碼學(xué)和信 息安全提出了巨大的挑戰(zhàn)。隨機(jī)數(shù)在現(xiàn)代密碼學(xué)領(lǐng)域有著非常重要的作用，它是密碼芯片和硬件中重要的組 成部分。隨機(jī)數(shù)發(fā)生器主要分為兩種偽隨機(jī)數(shù)發(fā)生器和真隨機(jī)數(shù)發(fā)生器。用確定性的算 法計(jì)算得到的隨機(jī)序列叫偽隨機(jī)數(shù)，如果攻擊者擁有足夠的計(jì)算能力，則完全可以預(yù)測到 偽隨機(jī)數(shù)的產(chǎn)生規(guī)律。而真隨機(jī)數(shù)發(fā)生器利用大自然的隨機(jī)噪聲源，其輸出序列不可預(yù)測 不可再現(xiàn)，能夠更好的保護(hù)信息的傳遞，適用于對(duì)信息安全要求較高的芯片硬件實(shí)體中。目前，在電路系統(tǒng)中通常采樣三種方法獲得真隨機(jī)數(shù)1)利用電阻熱噪聲源直接 放大獲得；幻利用帶時(shí)鐘抖動(dòng)的振蕩采樣法獲得；幻利用離散時(shí)間的混沌電路獲得。其中 最常用的基于振蕩采樣法的真隨機(jī)數(shù)發(fā)生器是由帶抖動(dòng)的振蕩器作為隨機(jī)源，而用精確的 另一振蕩器采樣得到數(shù)據(jù)輸出，隨機(jī)源來自于帶抖動(dòng)振蕩器上的頻率抖動(dòng)。通常將帶抖動(dòng) 振蕩器設(shè)計(jì)成易于受噪聲擾動(dòng)，比較常見的方法有將電阻熱噪聲進(jìn)行放大輸入到振蕩器， 從而使其頻率發(fā)生抖動(dòng)；或者通過增加振蕩鏈的級(jí)數(shù)或增加振蕩鏈條數(shù)的方法，調(diào)節(jié)快慢 振蕩器的頻率比，從而增強(qiáng)外部噪聲對(duì)振蕩器頻率的影響。但是，加入電阻熱噪聲的設(shè)計(jì)方 法電路復(fù)雜，較難實(shí)現(xiàn)；而利用多條或多級(jí)振蕩鏈的設(shè)計(jì)方法，使用的振蕩鏈數(shù)量龐大，且 要使快慢振蕩器的頻率比調(diào)節(jié)合適，繁瑣麻煩，效果則比較一般。理想的隨機(jī)序列應(yīng)該滿足數(shù)字0和1隨機(jī)分布并且相互沒有相關(guān)性，其一階、二階 以及高階相關(guān)系數(shù)要足夠小，另外還要滿足其他一些復(fù)雜的隨機(jī)性能標(biāo)準(zhǔn)。然而，實(shí)際工作 中的真隨機(jī)數(shù)發(fā)生器會(huì)受到溫度、工藝偏差、電源波紋及其他電路串?dāng)_等等的影響而使得 輸出隨機(jī)序列性能變差，因此真隨機(jī)數(shù)發(fā)生器需要一個(gè)后處理電路對(duì)輸出序列進(jìn)行數(shù)字處 理，從而達(dá)到更高的隨機(jī)性能標(biāo)準(zhǔn)來滿足應(yīng)用的需要。

實(shí)用新型內(nèi)容發(fā)明目的為了克服現(xiàn)有的基于振蕩采樣法的真隨機(jī)數(shù)發(fā)生器隨機(jī)抖動(dòng)不足或電 路繁瑣的缺點(diǎn)，本實(shí)用新型提供一種基于振蕩采樣法設(shè)計(jì)的，基于亞閾值特性的真隨機(jī)數(shù) 發(fā)生器，采用新型的高性能隨機(jī)抖動(dòng)源，使用簡單的電路即可產(chǎn)生高性能的隨機(jī)序列，可用 于密碼學(xué)等相關(guān)應(yīng)用領(lǐng)域。技術(shù)方案為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案為一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，包括快速振蕩器、慢速振蕩器、電平轉(zhuǎn)換電路、采樣觸發(fā)器和信號(hào)后處理電路，所述快速振蕩器的輸出端通過電平轉(zhuǎn)換電路與采樣 觸發(fā)器的數(shù)據(jù)端相連接，慢速振蕩器的輸出端與采樣觸發(fā)器的時(shí)鐘端相連接，采樣觸發(fā)器 的輸出端與信號(hào)后處理電路的輸入端相連接，信號(hào)后處理電路的輸出端作為發(fā)生器的輸出 端，所述信號(hào)后處理電路對(duì)采樣觸發(fā)器的輸出信號(hào)進(jìn)行一系列的雜化和噪聲化處理過程， 以改善輸出序列的隨機(jī)特性。所述快速振蕩器可以采用環(huán)形振蕩電路實(shí)現(xiàn)，通過奇數(shù)個(gè)反相器串聯(lián)構(gòu)成；通過 控制提供給環(huán)形振蕩電路的工作電壓，可以使快速振蕩器工作在亞閾值區(qū)內(nèi)，利用亞閾值 區(qū)環(huán)形振蕩電路易于受外部擾動(dòng)影響的特點(diǎn)，可以增加最終輸出序列的隨機(jī)特性。所述慢振蕩器為一種晶振時(shí)鐘電路，所述晶振時(shí)鐘電路的精度要求相對(duì)比較高， 所述慢速振蕩器的時(shí)鐘頻率為快速振蕩器的時(shí)鐘頻率的1/10以下。所述采樣觸發(fā)器采用邊沿敏感的寄存器，即可實(shí)現(xiàn)對(duì)快速振蕩器的采樣并保持采 樣數(shù)據(jù)的穩(wěn)定性；優(yōu)選采用D觸發(fā)器。所述信號(hào)后處理電路由異或網(wǎng)絡(luò)、偽隨機(jī)電路和SHAl哈希函數(shù)電路構(gòu)成，采樣觸 發(fā)器的輸出端與異或網(wǎng)絡(luò)的輸入端相連接，異或網(wǎng)絡(luò)的輸出端與偽隨機(jī)電路的輸入端相連 接，偽隨機(jī)電路的輸出端與SHAl哈希函數(shù)電路的輸入端相連接，SHAl哈希函數(shù)電路的輸出 端作為發(fā)生器的輸出端。經(jīng)采樣觸發(fā)器輸出的數(shù)據(jù)首先接入異或網(wǎng)絡(luò)，再通過偽隨機(jī)電路 對(duì)數(shù)據(jù)進(jìn)行白噪化處理后，最后接入SHAl哈希函數(shù)電路，SHAl哈希函數(shù)電路輸出端輸出的 數(shù)據(jù)即為所述發(fā)生器的輸出值。所述異或網(wǎng)絡(luò)由二級(jí)以上移位寄存器串聯(lián)構(gòu)成，在相鄰的移位寄存器的輸出端之 間連接有異或門，并逐級(jí)傳遞至下一級(jí)，將每次采樣得到的單個(gè)隨機(jī)種子逐次移位并相鄰 異或后得到串行輸出值；連接最高級(jí)移位寄存器的輸出端的異或門的輸出端作為異或網(wǎng)絡(luò) 的輸出端與偽隨機(jī)電路的輸入端相連接。所述偽隨機(jī)電路為一種線性反饋移位寄存器，包括兩個(gè)以上相串聯(lián)的寄存器和一 個(gè)特征多項(xiàng)式構(gòu)造反饋函數(shù)網(wǎng)絡(luò)，所述反饋函數(shù)網(wǎng)絡(luò)為模二加法器電路；這樣獲得的隨機(jī) 數(shù)輸出具有類似高斯白噪聲的頻譜，相關(guān)性弱，使隨機(jī)特性得到了很大的改善。在信號(hào)后處理電路中還串接了哈希函數(shù)電路，哈希函數(shù)本身在數(shù)學(xué)上具有單向 性、壓縮性和抗碰撞性的特點(diǎn)，能夠優(yōu)化輸入數(shù)據(jù)序列的統(tǒng)計(jì)特性，本實(shí)用新型采用了抗窮 舉性較強(qiáng)的SHAl算法實(shí)現(xiàn)哈希網(wǎng)絡(luò)，能夠得到高性能的隨機(jī)數(shù)輸出，所述SHAl哈希函數(shù)電 路可以通過典型的數(shù)字電路實(shí)現(xiàn)。所述慢速振蕩器的占空比盡可能接近50%，以使輸出序列中“0”和“1”的概率都 接近50 %，優(yōu)選慢速振蕩器的占空比為50 %。由于快速振蕩器工作在較低的亞閾值電源區(qū)，而其他電路一般工作在正常的1. 8V 電源電壓區(qū)，兩個(gè)不同電壓域的電路之間不能直接通信，因此快速振蕩器與采樣觸發(fā)器之 間需要設(shè)計(jì)有電平轉(zhuǎn)換電路，用于匹配兩個(gè)不同電壓域間的數(shù)字信號(hào)。所述電平轉(zhuǎn)換電路 可以通過四個(gè)PMOS晶體管和四個(gè)NMOS晶體管實(shí)現(xiàn)，分別記為第零PMOS晶體管ΜΡ0、第一 PMOS晶體管MPl、第二 PMOS晶體管MP2、第三PMOS晶體管MP3、第零匪OS晶體管ΜΝ0、第一 匪OS晶體管MNl、第二匪OS晶體管MN2和第三匪OS晶體管MN3 ；第一 PMOS晶體管MPl和第 一 NMOS晶體管麗1構(gòu)成反相器輸出連接到第零NMOS晶體管MNO的輸入，第零NMOS晶體管 MNO的漏端連接至第二 PMOS晶體管MP2柵極，第二 PMOS晶體管麗2的漏端連接至第零PMOS晶體管MPO的柵極，第零匪OS晶體管ΜΝ0、第零PMOS晶體管ΜΡ0、第二匪OS晶體管麗2、第 二 PMOS晶體管MP2共同構(gòu)成交叉結(jié)構(gòu)，輸出連接到由第三NMOS晶體管麗3和第三PMOS晶 體管MP3構(gòu)成的反相器輸入端。有益效果本實(shí)用新型的提供的一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，隨機(jī)源 電路的結(jié)構(gòu)簡單，只需要一串奇數(shù)級(jí)的反相器鏈級(jí)聯(lián)即可；隨機(jī)特性好，頻率抖動(dòng)的加強(qiáng)和 隨機(jī)化能力強(qiáng)的信號(hào)后處理電路增強(qiáng)了輸出序列的隨機(jī)特性，使得輸出效果更好。

圖1為本實(shí)用新型的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型中快速振蕩器及電平轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖；圖3為信號(hào)后處理電路的工作流程圖；圖4為信號(hào)后處理電路的電路結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作更進(jìn)一步的說明。如圖1所示，為一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，包括快速振蕩器、慢速振 蕩器、電平轉(zhuǎn)換電路、采樣觸發(fā)器和改善輸出序列隨機(jī)特性的信號(hào)后處理電路，所述快速振 蕩器的輸出端通過電平轉(zhuǎn)換電路與采樣觸發(fā)器的數(shù)據(jù)端相連接，慢速振蕩器的輸出端與采 樣觸發(fā)器的時(shí)鐘端相連接，采樣觸發(fā)器的輸出端與信號(hào)后處理電路的輸入端相連接，信號(hào) 后處理電路的輸出端作為發(fā)生器的輸出端。如圖2所示，為快速振蕩器和電平轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖。所述快速振蕩器 作為隨機(jī)源，由通過奇數(shù)個(gè)反相器串聯(lián)構(gòu)成的環(huán)形振蕩電路實(shí)現(xiàn)，電路結(jié)構(gòu)簡單，其頻率易 受電源電壓抖動(dòng)、溫度和電路噪聲等因素影響，因而具有一定的相位抖動(dòng)；其相位噪聲的方 差會(huì)隨著時(shí)間增大而增大，經(jīng)過若干周期的積累，這些抖動(dòng)會(huì)變得更加明顯；但是，環(huán)形振 蕩電路上單純的相位抖動(dòng)很小，一般在ps級(jí)，如果不進(jìn)行放大，即使是若干周期抖動(dòng)的疊 加也很難達(dá)到滿意的效果。本例中，由于環(huán)形振蕩電路工作在亞閾值區(qū)內(nèi)，因而其頻率受電路噪聲的影響更 大，能夠在較大程度上增強(qiáng)相位抖動(dòng)。下面從原理上進(jìn)行描述環(huán)形振蕩電路由奇數(shù)個(gè)反相器串聯(lián)組成，振蕩周期為T = 2*N*tpd，其中N是反相 器的個(gè)數(shù)，tpd是每個(gè)反相器的傳輸延遲時(shí)間。當(dāng)N確定時(shí)，環(huán)形振蕩器的周期由反相器的 傳輸延遲時(shí)間決定。在正常工作的電源電壓供電情況下，NMOS晶體管(PM0S晶體類似)的 下降時(shí)間tpm為
權(quán)利要求1.一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述發(fā)生器包括快速振蕩 器、慢速振蕩器、電平轉(zhuǎn)換電路、采樣觸發(fā)器和改善輸出序列隨機(jī)特性的信號(hào)后處理電路， 所述快速振蕩器的輸出端通過電平轉(zhuǎn)換電路與采樣觸發(fā)器的數(shù)據(jù)端相連接，慢速振蕩器的 輸出端與采樣觸發(fā)器的時(shí)鐘端相連接，采樣觸發(fā)器的輸出端與信號(hào)后處理電路的輸入端相 連接，信號(hào)后處理電路的輸出端作為發(fā)生器的輸出端。
2.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述快速 振蕩器由通過奇數(shù)個(gè)反相器串聯(lián)構(gòu)成的環(huán)形振蕩電路實(shí)現(xiàn)，所述快速振蕩器工作在亞閾值 區(qū)內(nèi)。
3.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述慢振 蕩器為一種晶振時(shí)鐘電路，所述慢速振蕩器的時(shí)鐘頻率為快速振蕩器的時(shí)鐘頻率的1/10 以下。
4.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述采樣 觸發(fā)器采用邊沿敏感的寄存器。
5.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述采樣 觸發(fā)器采用D觸發(fā)器。
6.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述信號(hào) 后處理電路由異或網(wǎng)絡(luò)、偽隨機(jī)電路和SHAl哈希函數(shù)電路構(gòu)成，采樣觸發(fā)器的輸出端與異 或網(wǎng)絡(luò)的輸入端相連接，異或網(wǎng)絡(luò)的輸出端與偽隨機(jī)電路的輸入端相連接，偽隨機(jī)電路的 輸出端與SHAl哈希函數(shù)電路的輸入端相連接，SHAl哈希函數(shù)電路的輸出端作為發(fā)生器的 輸出端。
7.根據(jù)權(quán)利要求6所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述異或 網(wǎng)絡(luò)由二級(jí)以上移位寄存器串聯(lián)構(gòu)成，在相鄰的移位寄存器的輸出端之間連接有異或門， 并逐級(jí)傳遞至下一級(jí)，連接最高級(jí)移位寄存器的輸出端的異或門的輸出端作為異或網(wǎng)絡(luò)的 輸出端與偽隨機(jī)電路的輸入端相連接。
8.根據(jù)權(quán)利要求7所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述偽隨 機(jī)電路為一種線性反饋移位寄存器，包括兩個(gè)以上相串聯(lián)的寄存器和一個(gè)特征多項(xiàng)式構(gòu)造 反饋函數(shù)網(wǎng)絡(luò)，所述反饋函數(shù)網(wǎng)絡(luò)為模二加法器電路。
9.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述慢速 振蕩器的占空比為50%。
10.根據(jù)權(quán)利要求1所述的基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，其特征在于所述電 平轉(zhuǎn)換電路包括第零PMOS晶體管ΜΡ0、第一 PMOS晶體管MP1、第二 PMOS晶體管MP2、第三 PMOS晶體管MP3、第零匪OS晶體管ΜΝ0、第一匪OS晶體管MN1、第二匪OS晶體管MN2和第 三匪OS晶體管麗3 ；第一 PMOS晶體管MPl和第一 NMOS晶體管麗1構(gòu)成反相器輸出連接到 第零NMOS晶體管MNO的輸入，第零NMOS晶體管MNO的漏端連接至第二 PMOS晶體管MP2柵 極，第二PMOS晶體管麗2的漏端連接至第零PMOS晶體管MPO的柵極，第零NMOS晶體管ΜΝ0、 第零PMOS晶體管ΜΡ0、第二 NMOS晶體管麗2、第二 PMOS晶體管MP2共同構(gòu)成交叉結(jié)構(gòu)，輸 出連接到由第三NMOS晶體管麗3和第三PMOS晶體管MP3構(gòu)成的反相器輸入端。
專利摘要本實(shí)用新型公開了一種基于亞閾值特性的真隨機(jī)數(shù)發(fā)生器，包括快速振蕩器、慢速振蕩器、電平轉(zhuǎn)換電路、采樣觸發(fā)器和信號(hào)后處理電路，快速振蕩器的輸出端通過電平轉(zhuǎn)換電路與采樣觸發(fā)器的數(shù)據(jù)端相連接，慢速振蕩器的輸出端與采樣觸發(fā)器的時(shí)鐘端相連接，采樣觸發(fā)器的輸出端與信號(hào)后處理電路的輸入端相連接，信號(hào)后處理電路的輸出端為發(fā)生器的輸出端，信號(hào)后處理電路對(duì)采樣觸發(fā)器的輸出信號(hào)進(jìn)行一系列的雜化和噪聲化處理過程，以改善輸出序列的隨機(jī)特性。本實(shí)用新型提供的發(fā)生器，隨機(jī)源電路的結(jié)構(gòu)簡單，只需一串奇數(shù)級(jí)的反相器鏈級(jí)聯(lián)即可；隨機(jī)特性好，亞閾值區(qū)頻率抖動(dòng)的加強(qiáng)和隨機(jī)化能力強(qiáng)的信號(hào)后處理電路增強(qiáng)了輸出序列的隨機(jī)特性，輸出效果更好。
文檔編號(hào)G06F7/58GK201845328SQ20102056675
公開日2011年5月25日 申請(qǐng)日期2010年10月18日 優(yōu)先權(quán)日2010年10月18日
發(fā)明者劉君寅, 單偉偉, 戚隆寧, 時(shí)龍興, 秦娟, 陸寅超 申請(qǐng)人:東南大學(xué)