專利名稱：：數(shù)據(jù)管理方法、存儲(chǔ)器控制器與存儲(chǔ)器儲(chǔ)存裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種數(shù)據(jù)管理方法，且尤其涉及ー種用于寫入數(shù)據(jù)至可復(fù)寫式非易失性存儲(chǔ)器的實(shí)體區(qū)塊的數(shù)據(jù)管理方法及使用此方法的存儲(chǔ)器控制器與存儲(chǔ)器儲(chǔ)存裝置。
背景技術(shù)：
：數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費(fèi)者對(duì)儲(chǔ)存媒體的需求也急速増加。由于可復(fù)寫式非易失性存儲(chǔ)器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記型電腦。固態(tài)硬盤就是ー種以快閃存儲(chǔ)器作為儲(chǔ)存媒體的儲(chǔ)存裝置。因此，近年快閃存儲(chǔ)器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的ー環(huán)?？扉W存儲(chǔ)器模組的存儲(chǔ)器子模組具有多個(gè)實(shí)體単元，每ー實(shí)體單元是由ー個(gè)或多個(gè)實(shí)體區(qū)塊(physicalblock)所組成，且每ー實(shí)體區(qū)塊具有多個(gè)實(shí)體頁面(physicalpage)，其中在實(shí)體區(qū)塊中寫入數(shù)據(jù)時(shí)必須依據(jù)實(shí)體頁面的順序依序地寫入數(shù)據(jù)。此外，已被寫入數(shù)據(jù)的實(shí)體頁面并需先被抹除后才能再次用于寫入數(shù)據(jù)。特別是，實(shí)體區(qū)塊為抹除的最小単位，并且實(shí)體頁面為程式化(亦稱寫入)的最小単元。因此，在快閃存儲(chǔ)器模組的管理中，實(shí)體單元會(huì)被區(qū)分為數(shù)據(jù)區(qū)與閑置區(qū)。數(shù)據(jù)區(qū)的實(shí)體單元是用以儲(chǔ)存主機(jī)系統(tǒng)所儲(chǔ)存的數(shù)據(jù)。具體來說，存儲(chǔ)器儲(chǔ)存裝置中的存儲(chǔ)器管理電路會(huì)將主機(jī)系統(tǒng)所存取的邏輯存取地址轉(zhuǎn)換為邏輯単元的邏輯頁面并且將邏輯單元的邏輯頁面映射至數(shù)據(jù)區(qū)的實(shí)體單元的實(shí)體頁面。也就是說，快閃存儲(chǔ)器模組的管理上數(shù)據(jù)區(qū)的實(shí)體單元是被視為已被使用的實(shí)體單元(例如，已儲(chǔ)存主機(jī)系統(tǒng)所寫入的數(shù)據(jù))。例如，存儲(chǔ)器管理電路會(huì)使用邏輯單元-實(shí)體單元映射表來記載邏輯單元與數(shù)據(jù)區(qū)的實(shí)體單元的映射關(guān)系，其中邏輯單元中的邏輯頁面是依序地對(duì)應(yīng)所映射的實(shí)體單元的實(shí)體頁面。閑置區(qū)的實(shí)體單元是用以輪替數(shù)據(jù)區(qū)中的實(shí)體單元。具體來說，如上所述，已寫入數(shù)據(jù)的實(shí)體區(qū)塊必須被抹除后才可再次用于寫入數(shù)據(jù)，因此，閑置區(qū)的實(shí)體單元是被設(shè)計(jì)用于寫入更新數(shù)據(jù)以替換映射邏輯單元的實(shí)體單元?；?，在閑置區(qū)中的實(shí)體單元為空或可使用的實(shí)體單元，即無記錄數(shù)據(jù)或標(biāo)記為已沒用的無效數(shù)據(jù)。也就是說，數(shù)據(jù)區(qū)與閑置區(qū)的實(shí)體單元是以輪替方式來映射邏輯單元，以儲(chǔ)存主機(jī)系統(tǒng)所寫入的數(shù)據(jù)。例如，存儲(chǔ)器儲(chǔ)存裝置的存儲(chǔ)器管理電路會(huì)從閑置區(qū)中提取ー個(gè)或多個(gè)實(shí)體単元作為輪替的實(shí)體單元，并且當(dāng)主機(jī)系統(tǒng)欲寫入更新數(shù)據(jù)的邏輯存取地址是對(duì)應(yīng)某ー邏輯單元的某一邏輯頁面吋，存儲(chǔ)器儲(chǔ)存裝置的存儲(chǔ)器管理電路會(huì)將此更新數(shù)據(jù)寫入至輪替的實(shí)體單元的實(shí)體頁面中。此外，存儲(chǔ)器管理電路會(huì)在所寫入的實(shí)體頁面的冗余區(qū)中記錄此實(shí)體頁面儲(chǔ)存某一邏輯頁面的更新數(shù)據(jù)，并且在數(shù)據(jù)區(qū)中原先映射此邏輯頁面的實(shí)體頁面會(huì)被標(biāo)記為無效。特別是，倘若在閑置區(qū)中可用的實(shí)體單元的數(shù)目少于ー預(yù)設(shè)門檻值時(shí)，在執(zhí)行寫入指令時(shí)存儲(chǔ)器管理電路必須進(jìn)行數(shù)據(jù)合并(Merge)程序，以避免閑置區(qū)的實(shí)體單元被耗盡(exhaust)。具體來說，在數(shù)據(jù)合并程序中，存儲(chǔ)器管理電路會(huì)從閑置區(qū)中提取ー個(gè)空的實(shí)體単元，將在輪替的實(shí)體單元以及數(shù)據(jù)區(qū)的實(shí)體單元中屬于同一個(gè)邏輯単元的有效數(shù)據(jù)復(fù)制至所提取的實(shí)體單元中，由此所儲(chǔ)存數(shù)據(jù)皆為無效數(shù)據(jù)的輪替實(shí)體単元與數(shù)據(jù)區(qū)中的實(shí)體単元就可被抹除并關(guān)聯(lián)至閑置區(qū)。因快閃存儲(chǔ)器制程上的進(jìn)步，使得每ー實(shí)體區(qū)塊的實(shí)體頁面的設(shè)計(jì)容量有變大的趨勢。以現(xiàn)行的快閃存儲(chǔ)器為例，其每ー實(shí)體頁面的容量多為8千位元組(Kilobyte；KB)。然而，主機(jī)系統(tǒng)傳送至儲(chǔ)存裝置的寫入數(shù)據(jù)通常是以4KB為單位，故每當(dāng)主機(jī)系統(tǒng)寫入一筆4KB的數(shù)據(jù)至實(shí)體単元的某一8KB的實(shí)體頁面吋，被寫入4KB數(shù)據(jù)的實(shí)體頁面就會(huì)有另外的4KB空間沒有被使用到，而造成實(shí)體單元的儲(chǔ)存空間的浪費(fèi)。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)管理方法、存儲(chǔ)器控制器與存儲(chǔ)器儲(chǔ)存裝置，其能夠在實(shí)體単元的同一個(gè)實(shí)體頁面中寫入兩筆對(duì)應(yīng)至不同邏輯頁面的更新數(shù)據(jù)，以提高全域混亂實(shí)體単元的儲(chǔ)存空間的使用效率。本發(fā)明實(shí)施例提出一種數(shù)據(jù)管理方法，用于管理寫入至一可復(fù)寫式非易失性存儲(chǔ)器模組的數(shù)據(jù)，其中此可復(fù)寫式非易失性存儲(chǔ)器模組具有多個(gè)實(shí)體単元，并且每一實(shí)體單元具有多個(gè)實(shí)體頁面。本數(shù)據(jù)管理方法包括配置多個(gè)邏輯單元以映射部分的實(shí)體單元。本數(shù)據(jù)管理方法也包括建立邏輯單元-實(shí)體單元映射表以記錄邏輯單元與上述部分的實(shí)體単元之間的映射關(guān)系。本數(shù)據(jù)管理方法也包括接收至少兩筆更新數(shù)據(jù)，其中此至少兩筆更新數(shù)據(jù)對(duì)應(yīng)上述邏輯頁面之中的不同邏輯頁面。數(shù)據(jù)管理方法還包括從上述實(shí)體單元中提取一個(gè)實(shí)體単元。本數(shù)據(jù)管理方法還包括將上述的至少兩筆更新數(shù)據(jù)寫入至所提取的實(shí)體単元的同一個(gè)實(shí)體頁面。在本發(fā)明的一實(shí)施例中，被寫入上述的至少兩筆更新數(shù)據(jù)的實(shí)體頁面包括第一記錄區(qū)、第二記錄區(qū)、第三記錄區(qū)以及第四記錄區(qū)。第一記錄區(qū)及第ニ記錄區(qū)用以記錄上述的至少兩筆更新數(shù)據(jù)的中的第一筆更新數(shù)據(jù)，第三記錄區(qū)及第四記錄區(qū)用以記錄上述的至少兩筆更新數(shù)據(jù)的中的第二筆更新數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，上述的第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址被記錄于第一記錄區(qū)，第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的第一部分被記錄于第二記錄區(qū)，第ニ筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的第二部分被記錄于第三記錄區(qū)。在本發(fā)明的一實(shí)施例中，上述的第一記錄區(qū)另記錄第一筆更新數(shù)據(jù)的偏移(offset)及遮罩(mask)，而第四記錄區(qū)另記錄第二筆更新數(shù)據(jù)的偏移及遮罩。在本發(fā)明的一實(shí)施例中，上述被寫入至少兩筆更新數(shù)據(jù)的實(shí)體頁面包括第一記錄區(qū)及第ニ記錄區(qū)。第一記錄區(qū)用以記錄上述至少兩筆更新數(shù)據(jù)之中的第一筆更新數(shù)據(jù)，而第二記錄區(qū)用以記錄上述至少兩筆更新數(shù)據(jù)之中的第二筆更新數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，上述第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址以及第ニ筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址都被記錄于第一記錄區(qū)。在本發(fā)明的一實(shí)施例中，上述被提取的實(shí)體單元為ー全域混亂實(shí)體單元。本發(fā)明范例實(shí)施例提出一種存儲(chǔ)器控制器，用于管理一可復(fù)寫式非易失性存儲(chǔ)器模組，其中此可復(fù)寫式非易失性存儲(chǔ)器模組具有多個(gè)實(shí)體単元，而每ー該些實(shí)體単元具有多個(gè)實(shí)體頁面。本存儲(chǔ)器控制器包括主機(jī)接ロ、存儲(chǔ)器接ロ與存儲(chǔ)器管理電路。主機(jī)接ロ用以耦接至主機(jī)系統(tǒng)，并且存儲(chǔ)器接ロ用以耦接至可復(fù)寫式非易失性存儲(chǔ)器模組。存儲(chǔ)器管理電路耦接至此主機(jī)接ロ與此存儲(chǔ)器接ロ，并且用以配置多個(gè)邏輯單元以映射部分的實(shí)體単元，并且建立邏輯單元-實(shí)體單元映射表以記錄邏輯單元與上述部分的實(shí)體單元之間的一映射關(guān)系。存儲(chǔ)器管理電路還用以接收至少兩筆更新數(shù)據(jù)，而上述的至少兩筆更新數(shù)據(jù)對(duì)應(yīng)上述邏輯頁面之中的不同邏輯頁面。存儲(chǔ)器管理電路還用以從上述實(shí)體單元中提取實(shí)體單元。存儲(chǔ)器管理電路還用以將上述的至少兩筆更新數(shù)據(jù)寫入至所提取的實(shí)體單元的同一個(gè)實(shí)體頁面。本發(fā)明實(shí)施例提出一種存儲(chǔ)器儲(chǔ)存裝置，其包括連接器、可復(fù)寫式非易失性存儲(chǔ)器模組與存儲(chǔ)器控制器。可復(fù)寫式非易失性存儲(chǔ)器模組具有多個(gè)實(shí)體単元。存儲(chǔ)器控制器耦接至此可復(fù)寫式非易失性存儲(chǔ)器模組與此連接器，并且用以配置多個(gè)邏輯單元以映射部分的實(shí)體單元，并且建立邏輯單元-實(shí)體單元映射表以記錄邏輯單元與上述部分的實(shí)體單元之間的映射關(guān)系。存儲(chǔ)器控制器還用以自主機(jī)系統(tǒng)接收至少兩筆更新數(shù)據(jù)，而此至少兩筆更新數(shù)據(jù)對(duì)應(yīng)上述邏輯頁面之中的不同邏輯頁面。存儲(chǔ)器控制器還用以從上述實(shí)體單元中提取實(shí)體単元。存儲(chǔ)器控制器還用以將上述的至少兩筆更新數(shù)據(jù)寫入至所提取的實(shí)體單元的同一個(gè)實(shí)體頁面。基于上述，本發(fā)明實(shí)施例能夠在實(shí)體単元的同一個(gè)實(shí)體頁面中寫入兩筆對(duì)應(yīng)至不同邏輯頁面的更新數(shù)據(jù)，以提高實(shí)體単元的儲(chǔ)存空間的使用效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。圖IA是根據(jù)本發(fā)明第一實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置。圖IB是根據(jù)本發(fā)明實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器儲(chǔ)存裝置的示意圖。圖IC是根據(jù)本發(fā)明另一實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖。圖2是繪示圖IA所示的存儲(chǔ)器儲(chǔ)存裝置的概要方框圖。圖3是根據(jù)本發(fā)明第一實(shí)施例所示出的存儲(chǔ)器控制器的概要方框圖。圖4A是根據(jù)本發(fā)明第一實(shí)施例所示出的可復(fù)寫式非易失性存儲(chǔ)器模組的概要方框圖。圖4B是根據(jù)本發(fā)明第一實(shí)施例所示出的實(shí)體區(qū)塊的實(shí)體頁面的范例示意圖。圖4C是根據(jù)本發(fā)明另一實(shí)施例所示出的實(shí)體區(qū)塊的實(shí)體頁面的范例示意圖。圖4D是根據(jù)本發(fā)明另一實(shí)施例所示出的實(shí)體區(qū)塊的實(shí)體頁面的范例示意圖。圖5A與圖5B是根據(jù)本發(fā)明第一實(shí)施例所示出的管理實(shí)體區(qū)塊的范例示意圖。圖6A-6I是根據(jù)本發(fā)明第一實(shí)施例所示出寫入數(shù)據(jù)的范例示意圖。圖6J與6K是根據(jù)本發(fā)明第一實(shí)施例所示出寫入數(shù)據(jù)與執(zhí)行數(shù)據(jù)合并程序的范例示意圖。圖7是根據(jù)本發(fā)明第一實(shí)施例所出示的數(shù)據(jù)管理方法的流程圖。主要元件符號(hào)說明1000主機(jī)系統(tǒng)1100:電腦1102:微處理器1104:隨機(jī)存取存儲(chǔ)器1106:輸入/輸出裝置1108:系統(tǒng)總線1110:數(shù)據(jù)傳輸接ロ1202:鼠標(biāo)1204鍵盤1206顯示器1208打印機(jī)1212:隨身碟1214記憶卡1216:固態(tài)硬盤1310數(shù)碼相機(jī)1312=SD卡1314:MMC卡1316記憶棒I3I8=CF卡1320嵌入式儲(chǔ)存裝置100存儲(chǔ)器儲(chǔ)存裝置102連接器104存儲(chǔ)器控制器106可復(fù)寫式非易失性存儲(chǔ)器模組202存儲(chǔ)器管理電路204:主機(jī)接ロ206:存儲(chǔ)器接ロ252緩沖存儲(chǔ)器254:電源管理電路256錯(cuò)誤檢查與校正電路410第一存儲(chǔ)器子模組420第二存儲(chǔ)器子模組410a數(shù)據(jù)總線420a數(shù)據(jù)總線410(0)-410(N),420(0)-420(N)實(shí)體區(qū)塊430實(shí)體頁面432、440第一記錄區(qū)434,450第二記錄區(qū)460第三記錄區(qū)470:第四記錄區(qū)480,480'數(shù)據(jù)位元區(qū)490,490'冗余位元區(qū)502數(shù)據(jù)區(qū)504:閑置區(qū)506系統(tǒng)區(qū)508取代區(qū)610(0)-610(S-I)實(shí)體單元710(0)-710(H)邏輯單元S702S710數(shù)據(jù)管理方法的步驟IDOID19初始數(shù)據(jù)UD1UD15更新數(shù)據(jù)具體實(shí)施例方式為了能夠提高實(shí)體單元的儲(chǔ)存空間的使用效率，本發(fā)明提出一種數(shù)據(jù)管理方法，其將兩筆對(duì)應(yīng)至不同邏輯存取地址的更新數(shù)據(jù)寫入至實(shí)體單元的同一個(gè)實(shí)體頁面中。以下將以數(shù)個(gè)實(shí)施例來詳細(xì)地描述本發(fā)明。[第一實(shí)施例]一般而言，存儲(chǔ)器儲(chǔ)存裝置(亦稱，存儲(chǔ)器儲(chǔ)存系統(tǒng))包括可復(fù)寫式非易失性存儲(chǔ)器模組與控制器(亦稱，控制電路)。通常存儲(chǔ)器儲(chǔ)存裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲(chǔ)器儲(chǔ)存裝置或從存儲(chǔ)器儲(chǔ)存裝置中讀取數(shù)據(jù)。圖IA是根據(jù)本發(fā)明第一實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置。請(qǐng)參照?qǐng)D1A，主機(jī)系統(tǒng)1000—般包括電腦1100與輸入/輸出(input/output，I/O)裝置1106。電腦1100包括微處理器1102、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接ロ1110。輸入/輸出裝置1106包括如圖IB的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1208。必須了解的是，圖IB所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。在本發(fā)明實(shí)施例中，存儲(chǔ)器儲(chǔ)存裝置100是通過數(shù)據(jù)傳輸接ロ1110與主機(jī)系統(tǒng)1000的其他元件耦接。藉由微處理器1102、隨機(jī)存取存儲(chǔ)器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫入至存儲(chǔ)器儲(chǔ)存裝置100或從存儲(chǔ)器儲(chǔ)存裝置100中讀取數(shù)據(jù)。例如，存儲(chǔ)器儲(chǔ)存裝置100可以是如圖IB所示的隨身碟1212、記憶卡1214或固態(tài)硬盤(SolidStateDrive,SSD)1216等的可復(fù)寫式非易失性存儲(chǔ)器儲(chǔ)存裝置。一般而言，主機(jī)系統(tǒng)1000為可實(shí)質(zhì)地與存儲(chǔ)器儲(chǔ)存裝置100配合以儲(chǔ)存數(shù)據(jù)的任意系統(tǒng)。雖然在本實(shí)施例中，主機(jī)系統(tǒng)1000是以電腦系統(tǒng)來作說明，然而，在本發(fā)明另ー實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)碼相機(jī)、攝影機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)(攝影機(jī))1310吋，可復(fù)寫式非易失性存儲(chǔ)器儲(chǔ)存裝置則為其所使用的SD卡1312,MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式儲(chǔ)存裝置1320(如圖IC所示)。嵌入式儲(chǔ)存裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得ー提的是，嵌入式多媒體卡是直接耦接于主機(jī)系統(tǒng)的基板上。圖2是繪示圖IA所示的存儲(chǔ)器儲(chǔ)存裝置的概要方框圖。請(qǐng)參照?qǐng)D2，存儲(chǔ)器儲(chǔ)存裝置100包括連接器102、存儲(chǔ)器控制器104與可復(fù)寫式非易失性存儲(chǔ)器模組106。在本實(shí)施例中，連接器102是相容于序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接器102亦可以是符合電氣禾ロ電子工程師協(xié)會(huì)(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速周邊零件連接接ロ(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用序列總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、安全數(shù)位(SecureDigital，SD)接ロ標(biāo)準(zhǔn)、記憶棒(MemoryStick,MS)接ロ標(biāo)準(zhǔn)、多媒體儲(chǔ)存卡(MultiMediaCard,MMC)接ロ標(biāo)準(zhǔn)、小型快閃(CompactFlash,CF)接ロ標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接ロQntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。存儲(chǔ)器控制器104用以執(zhí)行以硬體型式或韌體型式實(shí)作的多個(gè)邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲(chǔ)器模組106中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在本實(shí)施例中，存儲(chǔ)器控制器104用以根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)管理方法來管理儲(chǔ)存于可復(fù)寫式非易失性存儲(chǔ)器模組106的數(shù)據(jù)。根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)管理方法將于以下配合附圖作詳細(xì)說明?？蓮?fù)寫式非易失性存儲(chǔ)器模組106是耦接至存儲(chǔ)器控制器104，并且用以儲(chǔ)存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。在本實(shí)施例中，可復(fù)寫式非易失性存儲(chǔ)器模組106為多層記憶胞(MultiLevelCell，MLC)NAND快閃存儲(chǔ)器模組。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲(chǔ)器模組106亦可是單層記憶胞(SingleLevelCell,SLC)NAND快閃存儲(chǔ)器模組、其他快閃存儲(chǔ)器模組或其他具有相同特性的存儲(chǔ)器模組。圖3是根據(jù)本發(fā)明第一實(shí)施例所示出的存儲(chǔ)器控制器的概要方框圖。請(qǐng)參照?qǐng)D3，存儲(chǔ)器控制器104包括存儲(chǔ)器管理電路202、主機(jī)接ロ204與存儲(chǔ)器接ロ206。存儲(chǔ)器管理電路202用以控制存儲(chǔ)器控制器104的整體運(yùn)作。具體來說，存儲(chǔ)器管理電路202具有多個(gè)控制指令，并且在存儲(chǔ)器儲(chǔ)存裝置100運(yùn)作吋，此些控制指令會(huì)被執(zhí)行以根據(jù)本實(shí)施例的數(shù)據(jù)管理方法來管理儲(chǔ)存于可復(fù)寫式非易失性存儲(chǔ)器模組106中的數(shù)據(jù)。在本實(shí)施例中，存儲(chǔ)器管理電路202的控制指令是以韌體型式來實(shí)作。例如，存儲(chǔ)器管理電路202具有微處理器単元(未出示)與只讀存儲(chǔ)器(未示出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器儲(chǔ)存裝置100運(yùn)作吋，此些控制指令會(huì)由微處理器單元來執(zhí)行以完成根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)管理方法。在本發(fā)明另一實(shí)施例中，存儲(chǔ)器管理電路202的控制指令亦可以程式碼型式儲(chǔ)存于可復(fù)寫式非易失性存儲(chǔ)器模組106的特定區(qū)域(例如，存儲(chǔ)器模組中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路202具有微處理器単元(未示出)、只讀存儲(chǔ)器(未出示)及隨機(jī)存取存儲(chǔ)器(未示出)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼段，并且當(dāng)存儲(chǔ)器控制器104被致能吋，微處理器単元會(huì)先執(zhí)行此驅(qū)動(dòng)碼段來將儲(chǔ)存于可復(fù)寫式非易失性存儲(chǔ)器模組106中的控制指令載入至存儲(chǔ)器管理電路202的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以執(zhí)行本發(fā)明實(shí)施例的數(shù)據(jù)管理方法。此外，在本發(fā)明另一實(shí)施例中，存儲(chǔ)器管理電路202的控制指令亦可以ー硬體型式來實(shí)作。主機(jī)接ロ204是耦接至存儲(chǔ)器管理電路202并且用以接收與識(shí)別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會(huì)通過主機(jī)接ロ204來傳送至存儲(chǔ)器管理電路202。在本實(shí)施例中，主機(jī)接ロ204是相容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接ロ204亦可以是相容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲(chǔ)器接ロ206是耦接至存儲(chǔ)器管理電路202并且用以存取可復(fù)寫式非易失性存儲(chǔ)器模組106。也就是說，欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模組106的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接ロ206轉(zhuǎn)換為可復(fù)寫式非易失性存儲(chǔ)器模組106所能接受的格式。在本發(fā)明ー實(shí)施例中，存儲(chǔ)器控制器104還包括緩沖存儲(chǔ)器252。緩沖存儲(chǔ)器252是耦接至存儲(chǔ)器管理電路202并且用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲(chǔ)器模組106的數(shù)據(jù)。在本發(fā)明一實(shí)施例中，存儲(chǔ)器控制器104還包括電源管理電路254。電源管理電路254是耦接至存儲(chǔ)器管理電路202并且用以控制存儲(chǔ)器儲(chǔ)存裝置100的電源。在本發(fā)明一實(shí)施例中，存儲(chǔ)器控制器104還包括錯(cuò)誤檢查與校正電路256。錯(cuò)誤檢查與校正電路256是耦接至存儲(chǔ)器管理電路202并且用以執(zhí)行錯(cuò)誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲(chǔ)器管理電路202從主機(jī)系統(tǒng)1000中接收到寫入指令時(shí)，錯(cuò)誤檢查與校正電路256會(huì)為對(duì)應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode)，并且存儲(chǔ)器管理電路202會(huì)將對(duì)應(yīng)此寫入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲(chǔ)器模組106中。之后，當(dāng)存儲(chǔ)器管理電路202從可復(fù)寫式非易失性存儲(chǔ)器模組106中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤檢查與校正碼，并且錯(cuò)誤檢查與校正電路256會(huì)依據(jù)此錯(cuò)誤檢查與校正碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正程序。圖4A是根據(jù)本發(fā)明第一實(shí)施例所示出的可復(fù)寫式非易失性存儲(chǔ)器模組的概要方框圖。請(qǐng)參照?qǐng)D4A，可復(fù)寫式非易失性存儲(chǔ)器模組106包括第一存儲(chǔ)器子模組410與第ニ存儲(chǔ)器子模組420。例如，第一存儲(chǔ)器子模組410與第二存儲(chǔ)器子模組420分別地為存儲(chǔ)器晶粒(die)。第一存儲(chǔ)器子模組410具有實(shí)體區(qū)塊410(0)-410(N)并且第二存儲(chǔ)器子模組420具有實(shí)體區(qū)塊420(0)-420(N)。例如，第一存儲(chǔ)器子模組410與第二存儲(chǔ)器子模組420是分別地通過獨(dú)立的數(shù)據(jù)總線410a與數(shù)據(jù)總線420a耦接至存儲(chǔ)器控制器104。然而，必須了解的是，在本發(fā)明另一實(shí)施例中，第一存儲(chǔ)器子模組410與第二存儲(chǔ)器子模組420亦可僅通過1個(gè)數(shù)據(jù)總線與存儲(chǔ)器控制器104耦接。第一存儲(chǔ)器子模組410與第二存儲(chǔ)器子模組420的每ー實(shí)體區(qū)塊分別具有多個(gè)實(shí)體頁面，并且每一實(shí)體頁面具有至少ー實(shí)體扇區(qū)(sector)，其中屬于同一個(gè)實(shí)體區(qū)塊的實(shí)體頁面可被獨(dú)立地寫入且被同時(shí)地抹除。例如，每ー實(shí)體區(qū)塊是由1個(gè)實(shí)體頁面所組成，并且每一實(shí)體頁面具有16個(gè)實(shí)體扇區(qū)。也就是說，在每ー實(shí)體扇區(qū)為512位元組(byte)的例子中，每ー實(shí)體頁面的容量為8千位元組(Kilobyte,KB)。然而，必須了解的是，本發(fā)明不限于此，每ー實(shí)體區(qū)塊是可由64個(gè)實(shí)體頁面、256個(gè)實(shí)體頁面或其他任意個(gè)實(shí)體頁面所組成。更詳細(xì)來說，實(shí)體區(qū)塊為抹除的最小単位。亦即，每ー實(shí)體區(qū)塊含有最小數(shù)目的一并被抹除的記憶胞。實(shí)體頁面為程式化的最小単元。即，實(shí)體頁面為寫入數(shù)據(jù)的最小単元。然而，必須了解的是，在本發(fā)明另一實(shí)施例中，寫入數(shù)據(jù)的最小単位亦可以是實(shí)體扇區(qū)或其他大小。值得ー提的是，雖然本發(fā)明實(shí)施例是以包括2個(gè)存儲(chǔ)器子模組的可復(fù)寫式非易失性存儲(chǔ)器模組106為例來描述，但本發(fā)明不限于此。例如，在本發(fā)明另一實(shí)施例中，可復(fù)寫式非易失性存儲(chǔ)器模組106包括4個(gè)或8個(gè)存儲(chǔ)器子模組。圖4B是根據(jù)本發(fā)明第一實(shí)施例所示出的實(shí)體區(qū)塊的實(shí)體頁面的范例示意圖。圖4C、圖4D分別是根據(jù)本發(fā)明不同實(shí)施例所示出的實(shí)體區(qū)塊的實(shí)體頁面的范例示意圖。請(qǐng)參照?qǐng)D4B，每ー個(gè)實(shí)體區(qū)塊410(0)-410(N)及420(0)-420(N)都有復(fù)數(shù)個(gè)實(shí)體頁面430。在本實(shí)施例中，每ー個(gè)實(shí)體頁面430的容量為8KB，并且包括數(shù)據(jù)位元區(qū)480與冗余位元區(qū)490。數(shù)據(jù)位元區(qū)480用以儲(chǔ)存使用者數(shù)據(jù)，而冗余位元區(qū)490用以儲(chǔ)存對(duì)應(yīng)的實(shí)體頁面430的相關(guān)系統(tǒng)數(shù)據(jù)。上述系統(tǒng)的數(shù)據(jù)，舉例來說，可包括錯(cuò)誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode)以及使用者數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址、偏移(Offset)和遮罩(Mask)。必須了解的，在本發(fā)明的其他實(shí)施例中，實(shí)體頁面430的儲(chǔ)存數(shù)據(jù)的配置方式不一定得如圖4B所配置的方式，而可為其他的配置方式。舉例來說，如圖4C所示，在本發(fā)明一實(shí)施例中，每ー個(gè)實(shí)體頁面430進(jìn)ー步地被區(qū)分為第一記錄區(qū)432以及第二記錄區(qū)434。第一記錄區(qū)432和第二記錄區(qū)434可分別儲(chǔ)存4KB的數(shù)據(jù)。其中，同一個(gè)實(shí)體頁面430的第一記錄區(qū)432及第ニ記錄區(qū)434所儲(chǔ)存的數(shù)據(jù)可以對(duì)應(yīng)至同一個(gè)邏輯頁面也可以對(duì)應(yīng)至兩個(gè)不同的邏輯頁面。其中，對(duì)應(yīng)至兩個(gè)不同的邏輯頁面的數(shù)據(jù)可一起寫入至同一個(gè)實(shí)體頁面430。另外，必須了解的，每ー個(gè)實(shí)體頁面430除了可被區(qū)分為兩個(gè)記錄區(qū)之外，在本發(fā)明其他實(shí)施例中，每ー個(gè)實(shí)體頁面430可以被區(qū)分更多的記錄區(qū)。例如每ー個(gè)實(shí)體頁面430被區(qū)分為三個(gè)、四個(gè)或更多個(gè)記錄區(qū)，并可儲(chǔ)存兩個(gè)或更多個(gè)對(duì)應(yīng)于不同的邏輯頁面的數(shù)據(jù)。其中，對(duì)應(yīng)至多個(gè)不同的邏輯頁面的數(shù)據(jù)可一起寫入至同一個(gè)實(shí)體頁面430。在本發(fā)明ー實(shí)施例中，實(shí)體頁面430被分為數(shù)個(gè)記錄區(qū)，而每個(gè)記錄區(qū)各包含有位元區(qū)及冗余位元區(qū)。請(qǐng)參照?qǐng)D4D，實(shí)體頁面430被區(qū)分為第一記錄區(qū)440、第二記錄區(qū)450、第三記錄區(qū)460和第四記錄區(qū)470。其中，第一記錄區(qū)440、第二記錄區(qū)450、第三記錄區(qū)460以及第四記錄區(qū)470各具有數(shù)據(jù)位元區(qū)480，與冗余位元區(qū)490，。每ー個(gè)數(shù)據(jù)位元區(qū)480’用以儲(chǔ)存2KB的使用者數(shù)據(jù)，而四個(gè)冗余位元區(qū)490’用以儲(chǔ)存所對(duì)應(yīng)的實(shí)體頁面430的相關(guān)系統(tǒng)數(shù)據(jù)，例如錯(cuò)誤檢查與校正碼(ECCCode)、邏輯存取地址、偏移(Offset)及遮罩(Mask)。圖5A與圖5B是根據(jù)本發(fā)明第一實(shí)施例所繪示的管理實(shí)體區(qū)塊的范例示意圖。請(qǐng)參照?qǐng)D5A，存儲(chǔ)器控制器104的存儲(chǔ)器管理電路202會(huì)將實(shí)體區(qū)塊410(0)-410-(N)與實(shí)體區(qū)塊420(0)-420(N)邏輯地分組為數(shù)據(jù)區(qū)502、閑置區(qū)504、系統(tǒng)區(qū)506與取代區(qū)508。邏輯上屬于數(shù)據(jù)區(qū)502與閑置區(qū)504的實(shí)體區(qū)塊是用以儲(chǔ)存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)。具體來說，數(shù)據(jù)區(qū)502的實(shí)體區(qū)塊是被視為已儲(chǔ)存數(shù)據(jù)的實(shí)體區(qū)塊，而閑置區(qū)504的實(shí)體區(qū)塊是用以替換數(shù)據(jù)區(qū)502的實(shí)體區(qū)塊。也就是說，當(dāng)從主機(jī)系統(tǒng)1000接收到寫入指令與欲寫入的數(shù)據(jù)時(shí)，存儲(chǔ)器管理電路202會(huì)從閑置區(qū)504中提取實(shí)體區(qū)塊，并且將數(shù)據(jù)寫入至所提取的實(shí)體區(qū)塊中，以替換數(shù)據(jù)區(qū)502的實(shí)體區(qū)塊。邏輯上屬于系統(tǒng)區(qū)506的實(shí)體區(qū)塊是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非易失性存儲(chǔ)器模組的制造商與型號(hào)、可復(fù)寫式非易失性存儲(chǔ)器模組的實(shí)體區(qū)塊數(shù)、每ー實(shí)體區(qū)塊的實(shí)體頁面數(shù)等。邏輯上屬于取代區(qū)508中的實(shí)體區(qū)塊是用于壞實(shí)體區(qū)塊取代程序，以取代損壞的實(shí)體區(qū)塊。具體來說，倘若取代區(qū)508中仍存有正常的實(shí)體區(qū)塊并且數(shù)據(jù)區(qū)502的實(shí)體區(qū)塊損壞吋，存儲(chǔ)器管理電路202會(huì)從取代區(qū)508中提取正常的實(shí)體區(qū)塊來更換損壞的實(shí)體區(qū)塊。必須了解的是，在本實(shí)施例中，存儲(chǔ)器管理電路202是以取代區(qū)508中屬于第一存儲(chǔ)器子模組410的正常實(shí)體區(qū)塊來取代第一存儲(chǔ)器子模組410中的壞實(shí)體區(qū)塊，并且以取代區(qū)508中屬于第二存儲(chǔ)器子模組420的正常實(shí)體區(qū)塊來取代第二存儲(chǔ)器子模組420中的壞實(shí)體區(qū)塊，由此使得存儲(chǔ)器管理電路202在執(zhí)行寫入指令時(shí)仍同時(shí)利用數(shù)據(jù)總線410a與數(shù)據(jù)總線420a來以平行方式寫入數(shù)據(jù)。請(qǐng)參照?qǐng)D5B，存儲(chǔ)器管理電路202會(huì)將數(shù)據(jù)區(qū)502與閑置區(qū)504的實(shí)體區(qū)塊410(0)-410(S-I)與實(shí)體區(qū)塊420(0)-420(S-I)分組為多個(gè)實(shí)體単元，并且以實(shí)體單元為單位來管理實(shí)體區(qū)塊。例如，實(shí)體區(qū)塊410(0)-410(S-I)與實(shí)體區(qū)塊420(0)-420(S-I)會(huì)被配對(duì)以分組為實(shí)體単元610(0)-610(S-I)。在本實(shí)施例中，每ー實(shí)體單元是由分別屬于不同的存儲(chǔ)器子模組的2個(gè)實(shí)體區(qū)塊所組成。然而，必須了解的是，本發(fā)明不限于此。在另ー實(shí)施例中，每ー實(shí)體単元可由一個(gè)實(shí)體區(qū)塊所組成。也就是說，存儲(chǔ)器管理電路202是以每一實(shí)體區(qū)塊為單位進(jìn)行管理?；蛘?，在另ー實(shí)施例中，每ー實(shí)體単元亦可由同一存儲(chǔ)器子模組或不同存儲(chǔ)器子模組中的至少ー個(gè)實(shí)體區(qū)塊所組成。此外，存儲(chǔ)器管理電路202會(huì)配置邏輯單元710(0)-710(H)以映射數(shù)據(jù)區(qū)502的實(shí)體單元，其中每ー邏輯單元具有多個(gè)邏輯頁面以依序地映射對(duì)應(yīng)的實(shí)體單元的實(shí)體頁面，并且每一邏輯頁面具有多個(gè)邏輯扇區(qū)以映射對(duì)應(yīng)的實(shí)體頁面的實(shí)體扇區(qū)。在本實(shí)施例中，存儲(chǔ)器管理電路202會(huì)維護(hù)邏輯單元-實(shí)體單元映射表(logicalunit-physicalunitmappingtable)以記錄邏輯單元710(0)-710(H)與數(shù)據(jù)區(qū)502的實(shí)體單元的映射關(guān)系。例如，當(dāng)主機(jī)系統(tǒng)1000欲存取某一邏輯存取地址時(shí)，存儲(chǔ)器管理電路202可將主機(jī)系統(tǒng)1000所存取的邏輯存取地址轉(zhuǎn)換為對(duì)應(yīng)的邏輯單元、邏輯頁面或邏輯扇區(qū)，并且通過邏輯單元-實(shí)體單元映射表于對(duì)應(yīng)的實(shí)體單元的實(shí)體頁面中存取數(shù)據(jù)。在本實(shí)施例中，存儲(chǔ)器管理電路202會(huì)從閑置區(qū)504中提取實(shí)體単元作為全域混亂(GlcAalRandom)實(shí)體單元，并且將包含于來自主機(jī)系統(tǒng)1000的寫入指令中的數(shù)據(jù)(亦稱為更新數(shù)據(jù))寫入至全域混亂實(shí)體單元中。在本實(shí)施例中，存儲(chǔ)器管理電路202可將分別對(duì)應(yīng)于不同邏輯頁面的數(shù)據(jù)儲(chǔ)存在全域混亂實(shí)體單元的同一實(shí)體頁面。必須了解地的是，上述被提取的實(shí)體單元雖然被當(dāng)作全域混亂實(shí)體單元在使用，然本發(fā)明并不以此為限。詳言之，存儲(chǔ)器管理電路202亦可從系統(tǒng)區(qū)506、數(shù)據(jù)區(qū)502或取代區(qū)508提取ー個(gè)實(shí)體單元，并將上述所接收的更新數(shù)據(jù)寫入至所提取的實(shí)體單元的同一個(gè)實(shí)體頁面中。具體來說，當(dāng)存儲(chǔ)器儲(chǔ)存裝置100從主機(jī)系統(tǒng)1000接收到寫入指令吋，來自于主機(jī)系統(tǒng)1000的寫入指令中的數(shù)據(jù)可被依序地寫入至全域混亂實(shí)體單元中。并且，當(dāng)此全域混亂實(shí)體單元已被寫滿時(shí)，存儲(chǔ)器管理電路202會(huì)再從閑置區(qū)504中提取實(shí)體単元作為另ー個(gè)全域混亂實(shí)體單元，以繼續(xù)寫入對(duì)應(yīng)來自于主機(jī)系統(tǒng)1000的寫入指令的更新數(shù)據(jù)。直到作為全域混亂實(shí)體單元的實(shí)體單元的數(shù)目已到達(dá)一上限值時(shí)，存儲(chǔ)器管理電路202會(huì)執(zhí)行數(shù)據(jù)合并程序，以使儲(chǔ)存于全域混亂實(shí)體單元中的數(shù)據(jù)成為無效數(shù)據(jù)，并且之后將所儲(chǔ)存的數(shù)據(jù)皆為無效數(shù)據(jù)的全域混亂實(shí)體單元關(guān)聯(lián)回閑置區(qū)504。圖6A-6K是根據(jù)本發(fā)明第一實(shí)施例所示出寫入數(shù)據(jù)的范例示意圖。為方便說明，在此假設(shè)數(shù)據(jù)區(qū)502具有5個(gè)實(shí)體単元，閑置區(qū)504具有4個(gè)實(shí)體單元，每ー實(shí)體単元具有4個(gè)實(shí)體頁面，欲寫入至每ー實(shí)體単元的數(shù)據(jù)必須依照實(shí)體頁面的順序來被寫入，并且作為全域混亂實(shí)體單元的實(shí)體單元數(shù)的上限值為3。請(qǐng)參照?qǐng)D6A，在存儲(chǔ)器儲(chǔ)存裝置100的初始狀態(tài)中，邏輯單元710(0)-710(4)的邏輯頁面可依序地映射數(shù)據(jù)區(qū)502的實(shí)體單元610(0)-610(4)的實(shí)體頁面，并且閑置區(qū)504具有實(shí)體單元610(5)-610(8)。也就是說，存儲(chǔ)器管理電路202會(huì)在邏輯單元-實(shí)體單元映射表中記錄邏輯單元710(0)-710(4)與實(shí)體單元610(0)-610(4)之間的映射關(guān)系，并且將實(shí)體單元610(0)-610(4)的實(shí)體頁面視為已儲(chǔ)存屬于邏輯単元710(0)-710(4)的邏輯頁面的數(shù)據(jù)(即，初始數(shù)據(jù)ID0-ID19)。必須了解的是，在存儲(chǔ)器儲(chǔ)存裝置100剛出廠吋，初始數(shù)據(jù)ID0-ID19可能為空數(shù)據(jù)。此外，存儲(chǔ)器管理電路202會(huì)記錄閑置區(qū)504中可用的實(shí)體單元610(5)-610(8)。請(qǐng)參照?qǐng)D6B，存儲(chǔ)器管理電路202要更新邏輯單元710(0)的第1個(gè)邏輯頁面以及邏輯單元710(1)的第0個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其中邏輯單元710(0)的第1個(gè)邏輯頁面被更新的數(shù)據(jù)為UD1，而邏輯単元710(1)的第0個(gè)邏輯頁面被更新的數(shù)據(jù)為UD2。上述兩筆更新數(shù)據(jù)UDl和UD2分別為不同邏輯頁面的更新數(shù)據(jù)，故對(duì)應(yīng)至不同的邏輯存取地址，且每ー筆更新數(shù)據(jù)UDl或UD2的數(shù)據(jù)量都不大于4KB，故兩筆更新數(shù)據(jù)UDl和UD2的總數(shù)據(jù)量不會(huì)大于單ー個(gè)實(shí)體頁面的容量(即8KB)，而可被一起寫入至同一個(gè)實(shí)體頁面。更新數(shù)據(jù)UDl和UD2在被寫入至非易失性存儲(chǔ)器模組106之前，存儲(chǔ)器管理電路202會(huì)將更新數(shù)據(jù)UDl和UD2暫存在緩沖存儲(chǔ)器252。之后，存儲(chǔ)器管理電路202會(huì)從閑置區(qū)504中提取實(shí)體単元610(5)作為第一個(gè)全域混亂實(shí)體單元，并且下達(dá)程式化指令，以將暫存于緩沖存儲(chǔ)器252的更新數(shù)據(jù)UDl和UD2—起寫入至實(shí)體單元610(5)的第0個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6C，接續(xù)圖6B，存儲(chǔ)器管理電路202另更新邏輯單元710(的第1個(gè)邏輯頁面以及第2個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其更新數(shù)據(jù)分別為UD3和UD4。其中上述兩筆更新數(shù)據(jù)UD3和UD4分別為不同邏輯頁面的更新數(shù)據(jù)，故對(duì)應(yīng)至不同的邏輯存取地址。此外，每ー筆更新數(shù)據(jù)UD3或UD4的數(shù)據(jù)量也都不大于4KB，故存儲(chǔ)器管理電路202會(huì)先將更新數(shù)據(jù)UD3和UD4暫存在緩沖存儲(chǔ)器252，之后再將暫存于緩沖存儲(chǔ)器252的更新數(shù)據(jù)UD3和UD4一起寫入至實(shí)體單元610(5)的第1個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6D，接續(xù)圖6C，存儲(chǔ)器管理電路202另更新邏輯單元710(0)的第2個(gè)邏輯頁面，其更新數(shù)據(jù)為UD5。其中更新數(shù)據(jù)UD5大于4KB且不大于8KB，故存儲(chǔ)器管理電路202會(huì)將更新數(shù)據(jù)UD5単獨(dú)地寫入至實(shí)體單元610(5)的第2個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6E，接續(xù)圖6D，存儲(chǔ)器管理電路202另更新邏輯單元710(的第3個(gè)邏輯頁面以及邏輯單元710(1)的第3個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其更新數(shù)據(jù)分別為UD6和UD7。其中上述兩筆更新數(shù)據(jù)UD6和UD7分別為不同邏輯頁面的更新數(shù)據(jù)，故對(duì)應(yīng)至不同的邏輯存取地址。此外，每ー筆更新數(shù)據(jù)UD6或UD7的數(shù)據(jù)量也都不大于4KB，故存儲(chǔ)器管理電路202會(huì)先將更新數(shù)據(jù)UD6和UD7暫存在緩沖存儲(chǔ)器252，之后再將暫存于緩沖存儲(chǔ)器252的更新數(shù)據(jù)UD6和UD7—起寫入至實(shí)體單元610(5)的第3個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6F，接續(xù)圖6D，存儲(chǔ)器管理電路202另更新邏輯單元710(的第0個(gè)邏輯頁面，其更新數(shù)據(jù)為UD8,且更新數(shù)據(jù)UD8大于4KB且不大于8KB。由于第一個(gè)全域混亂實(shí)體單元610(5)已無儲(chǔ)存空間，因此，存儲(chǔ)器管理電路202會(huì)從閑置區(qū)504中提取實(shí)體單元610(6)作為第二個(gè)全域混亂實(shí)體單元并且下達(dá)程式化指令以將此更新數(shù)據(jù)UD8単獨(dú)地寫入至實(shí)體單元610(6)的第0個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6G，接續(xù)圖6F，存儲(chǔ)器管理電路202另更新邏輯單元710(4)的第2個(gè)邏輯頁面，其更新數(shù)據(jù)為UD9。其中更新數(shù)據(jù)UD9大于4KB且不大于8KB，故存儲(chǔ)器管理電路202會(huì)単獨(dú)地將更新數(shù)據(jù)UD9寫入至實(shí)體單元610(6)的第1個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D6H，接續(xù)圖6G，存儲(chǔ)器管理電路202另更新邏輯單元710(的第2個(gè)及第3個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其更新數(shù)據(jù)分別為UDlO和UDll。其中上述兩筆更新數(shù)據(jù)UDlO和UDll分別為不同邏輯頁面的更新數(shù)據(jù)，故對(duì)應(yīng)至不同的邏輯存取地址。此外，每ー筆更新數(shù)據(jù)UDlO或UDll的數(shù)據(jù)量都不大于4KB，故存儲(chǔ)器管理電路202會(huì)先將更新數(shù)據(jù)UDlO和UDll暫存在緩沖存儲(chǔ)器252，之后再將暫存于緩沖存儲(chǔ)器252的更新數(shù)據(jù)UDlO和UDll一起寫入至實(shí)體單元610(6)的第2個(gè)實(shí)體頁面。請(qǐng)參照?qǐng)D61，接續(xù)圖6H，存儲(chǔ)器管理電路202另更新邏輯單元710(3)的第1個(gè)邏輯頁面以及邏輯單元710(4)的第1個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其更新數(shù)據(jù)分別為UD12和UD13。其中上述兩筆更新數(shù)據(jù)UD12和UD13分別為不同邏輯頁面的更新數(shù)據(jù)，故對(duì)應(yīng)至不同的邏輯存取地址。此外，每ー筆更新數(shù)據(jù)UD12或UD13的數(shù)據(jù)量都不大于4KB，故存儲(chǔ)器管理電路202會(huì)先將更新數(shù)據(jù)UD12和UD13暫存在緩沖存儲(chǔ)器252，之后再將暫存于緩沖存儲(chǔ)器252的更新數(shù)據(jù)UD12和UD13—起寫入至實(shí)體單元610(6)的第3個(gè)實(shí)體頁面。以此類推，存儲(chǔ)器管理電路202會(huì)依序地將主機(jī)系統(tǒng)1000欲儲(chǔ)存的數(shù)據(jù)寫入至全域混亂實(shí)體單元中。特別是，當(dāng)全域混亂實(shí)體單元的數(shù)目達(dá)到3吋，存儲(chǔ)器管理電路202會(huì)在執(zhí)行寫入指令時(shí)ー并執(zhí)行數(shù)據(jù)合并程序，以防止閑置區(qū)504的實(shí)體單元被用盡。圖6J與6K是根據(jù)本發(fā)明第一實(shí)施例所示出寫入數(shù)據(jù)與執(zhí)行數(shù)據(jù)合并程序的范例示意圖。請(qǐng)參照?qǐng)D6J，接續(xù)圖61，存儲(chǔ)器管理電路202另更新邏輯單元710(0)的第3個(gè)邏輯頁面以及邏輯單元710(4)的第3個(gè)邏輯頁面的部分?jǐn)?shù)據(jù)，其更新數(shù)據(jù)分別為UD14和UD15。由于第二個(gè)全域混亂實(shí)體單元610(6)已無儲(chǔ)存空間，因此，存儲(chǔ)器管理電路202會(huì)從閑置區(qū)504中提取實(shí)體単元610(7)作為第三個(gè)全域混亂實(shí)體單元并且下達(dá)程式化指令以將此更新數(shù)據(jù)皿14和皿15—起寫入至實(shí)體單元610(7)的第0個(gè)實(shí)體頁面。特別是，由于作為全域混亂實(shí)體單元的數(shù)目已達(dá)到3，因此，存儲(chǔ)器管理電路202在執(zhí)行圖6J所示的寫入運(yùn)作后會(huì)執(zhí)行數(shù)據(jù)合并程序。也就是說，在此例子中，在執(zhí)行此次寫入指令期間，存儲(chǔ)器管理電路202會(huì)ー并執(zhí)行數(shù)據(jù)合并程序。請(qǐng)參照?qǐng)D6K，假設(shè)存儲(chǔ)器管理電路202選擇邏輯單元710(0)來進(jìn)行數(shù)據(jù)合并吋，存儲(chǔ)器管理電路202會(huì)識(shí)別邏輯單元710(0)是映射實(shí)體單元610(0)，從閑置區(qū)504提取實(shí)體単元610(8)，并且將實(shí)體單元610(0)以及全域混亂實(shí)體單元中屬于邏輯單元710(0)的有效數(shù)據(jù)復(fù)制到實(shí)體單元610(8)中。具體來說，存儲(chǔ)器管理電路202會(huì)將實(shí)體単元610(0)中的數(shù)據(jù)IDO寫入至實(shí)體單元610(8)的第0個(gè)實(shí)體頁面中。之后，存儲(chǔ)器管理電路202再將實(shí)體単元610(5)中的更新數(shù)據(jù)UDl連同實(shí)體単元610(0)的第1個(gè)實(shí)體頁面中未被更新的數(shù)據(jù)(即數(shù)據(jù)IDl中未被更新數(shù)據(jù)UDl所更新的其余數(shù)據(jù))一起寫入至實(shí)體單元610(8)的第1個(gè)實(shí)體頁面中。再者，存儲(chǔ)器管理電路202還會(huì)將實(shí)體單元610(5)中的更新數(shù)據(jù)UD5連同實(shí)體単元610(0)的第2個(gè)實(shí)體頁面中未被更新的數(shù)據(jù)(即數(shù)據(jù)ID2中未被更新數(shù)據(jù)UD5所更新的其余數(shù)據(jù))一起寫入至實(shí)體單元610(8)的第2個(gè)實(shí)體頁面中。此外，存儲(chǔ)器管理電路202還會(huì)將實(shí)體單元610(7)中的更新數(shù)據(jù)UD14連同實(shí)體単元610(0)的第3個(gè)實(shí)體頁面中未被更新的數(shù)據(jù)(即數(shù)據(jù)ID3中未被更新數(shù)據(jù)UD14所更新的其余數(shù)據(jù))一起寫入至實(shí)體單元610(8)的第3個(gè)實(shí)體頁面中。存儲(chǔ)器管理電路202還會(huì)將實(shí)體單元610(5)及610(7)中用以儲(chǔ)存更新數(shù)據(jù)UD1、UD5和UD14的空間標(biāo)示為無效(如斜線所示)。之后，存儲(chǔ)器管理電路202會(huì)對(duì)實(shí)體単元610(0)執(zhí)行抹除運(yùn)作，在邏輯單元-實(shí)體單元映射表中將邏輯單元710(0)重新映射至實(shí)體單元610(8)，并且將實(shí)體單元610(0)關(guān)聯(lián)至閑置區(qū)504。例如，當(dāng)執(zhí)行下一個(gè)寫入指令吋，存儲(chǔ)器管理電路202會(huì)對(duì)邏輯単元710(1)執(zhí)行數(shù)據(jù)合并程序，并且之后再執(zhí)行下一個(gè)寫入指令吋，存儲(chǔ)器管理電路202會(huì)對(duì)邏輯単元710(2)執(zhí)行數(shù)據(jù)合并程序。因此，在實(shí)體單元610(7)的儲(chǔ)存空間被填滿之前，實(shí)體單元610(5)中的數(shù)據(jù)皆會(huì)成為無效數(shù)據(jù)?；?，存儲(chǔ)器管理電路202可對(duì)實(shí)體単元610(執(zhí)行抹除運(yùn)作并將抹除后的實(shí)體單元610(5)關(guān)聯(lián)回閑置區(qū)504?；?，根據(jù)上述運(yùn)作，存儲(chǔ)器管理電路202可持續(xù)將已儲(chǔ)存無效數(shù)據(jù)的實(shí)體單元關(guān)聯(lián)回閑置區(qū)504并且從閑置區(qū)504中提取實(shí)體単元作為全域混亂實(shí)體單元。圖7是根據(jù)本發(fā)明第一實(shí)施例所示出的數(shù)據(jù)管理方法的流程圖。請(qǐng)參照?qǐng)D7，在步驟S702中，存儲(chǔ)器管理電路202將非易失性存儲(chǔ)器模組106的實(shí)體単元至少分組為數(shù)據(jù)區(qū)502與閑置區(qū)504。接著，在步驟S704中，存儲(chǔ)器管理電路202配置多個(gè)邏輯單元以映射數(shù)據(jù)區(qū)502的實(shí)體單元，并建立邏輯單元-實(shí)體單元映射表以記錄邏輯單元與數(shù)據(jù)區(qū)502的實(shí)體單元之間的映射關(guān)系。然后，在步驟S706中，存儲(chǔ)器管理電路202接收至少兩筆更新數(shù)據(jù)，其中上述至少兩筆更新數(shù)據(jù)對(duì)應(yīng)不同的邏輯存取地址。此外，所接收的至少兩筆更新數(shù)據(jù)例如可暫存至緩沖存儲(chǔ)器252。接著，在步驟S708中，存儲(chǔ)器管理電路202從閑置區(qū)504中提取實(shí)體単元。被提取的實(shí)體單元例如可作為全域混亂實(shí)體単元。之后，在步驟S710中，存儲(chǔ)器管理電路202將上述暫存于緩沖存儲(chǔ)器252的至少兩筆更新數(shù)據(jù)寫入至所提取的實(shí)體單元的同一個(gè)實(shí)體頁面。在本發(fā)明第一實(shí)施例中，實(shí)體頁面430的數(shù)據(jù)結(jié)構(gòu)如圖4B所示，其中上述至少兩筆更新數(shù)據(jù)會(huì)被寫入同一個(gè)實(shí)體頁面430的數(shù)據(jù)位元區(qū)480，而上述至少兩筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址會(huì)被寫入同一實(shí)體頁面430的冗余位元區(qū)490。此外，在本發(fā)明ー實(shí)施例中，上述至少兩筆更新數(shù)據(jù)所對(duì)應(yīng)的偏移(offset)及遮罩(mask)也會(huì)被寫入同一實(shí)體頁面430的冗余位元區(qū)490。其中，上述的偏移是指已更新數(shù)據(jù)的扇區(qū)的起始地址相對(duì)于此邏輯頁面的邏輯存取地址的距離，而遮罩是指從已更新數(shù)據(jù)的扇區(qū)的起始地址開始哪些數(shù)據(jù)已被更新。因此，存儲(chǔ)器管理電路202可藉由儲(chǔ)存在冗余位元區(qū)490的邏輯存取地址、偏移及遮罩，來判斷所對(duì)應(yīng)的邏輯頁面中的哪些數(shù)據(jù)已被更新。[第二實(shí)施例]本發(fā)明第二實(shí)施例的存儲(chǔ)器儲(chǔ)存裝置與主機(jī)系統(tǒng)本質(zhì)上是相同于第一實(shí)施例的存儲(chǔ)器儲(chǔ)存裝置與主機(jī)系統(tǒng)，其中差異之處在于第二實(shí)施例的實(shí)體頁面430的數(shù)據(jù)結(jié)構(gòu)是如圖4C所示，其中每ー個(gè)實(shí)體頁面430被區(qū)分為第一記錄區(qū)432以及第二記錄區(qū)434。第一記錄區(qū)432和第二記錄區(qū)434可分別儲(chǔ)存4KB的數(shù)據(jù)。其中，同一個(gè)實(shí)體頁面430的第一記錄區(qū)432及第ニ記錄區(qū)434所儲(chǔ)存的數(shù)據(jù)可以對(duì)應(yīng)至同一個(gè)邏輯頁面也可以對(duì)應(yīng)至兩個(gè)不同的邏輯頁面。其中，對(duì)應(yīng)至兩個(gè)不同的邏輯頁面的數(shù)據(jù)可一起寫入至同一個(gè)實(shí)體頁面430。更進(jìn)一歩地說，上述至少兩筆更新數(shù)據(jù)會(huì)分別被寫入第一記錄區(qū)432及第ニ記錄區(qū)434，其中第一記錄區(qū)432用以記錄上述至少兩筆更新數(shù)據(jù)之中的第一筆更新數(shù)據(jù)，而第ニ記錄區(qū)432用以記錄上述至少兩筆更新數(shù)據(jù)之中的第二筆更新數(shù)據(jù)。此外，第一記錄區(qū)432及第ニ記錄區(qū)434還可分別記錄第一筆更新數(shù)據(jù)及第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址、偏移及遮罩，以供存儲(chǔ)器管理電路202判斷第一筆更新數(shù)據(jù)及第二筆更新數(shù)據(jù)所分別對(duì)應(yīng)的邏輯頁面中的哪些數(shù)據(jù)已被更新。此外，在本發(fā)明ー實(shí)施例中，上述第一筆更新數(shù)據(jù)和第二筆更新數(shù)據(jù)分別被記錄于第一記錄區(qū)432及第ニ記錄區(qū)434，且第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址以及第ニ筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址都被記錄于第一記錄區(qū)432，而第二記錄區(qū)434則不記錄第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址。[第三實(shí)施例]本發(fā)明第三實(shí)施例的存儲(chǔ)器儲(chǔ)存裝置與主機(jī)系統(tǒng)本質(zhì)上是相同于第一實(shí)施例的存儲(chǔ)器儲(chǔ)存裝置與主機(jī)系統(tǒng)，其中差異之處在于第三實(shí)施例的實(shí)體頁面430的數(shù)據(jù)結(jié)構(gòu)是如圖4D所示，其中每ー個(gè)實(shí)體頁面430被區(qū)分為第一記錄區(qū)440、第二記錄區(qū)450、第三記錄區(qū)460和第四記錄區(qū)470，而第一記錄區(qū)440、第二記錄區(qū)450、第三記錄區(qū)460以及第四記錄區(qū)470各具有數(shù)據(jù)位元區(qū)480’與冗余位元區(qū)490’。在本實(shí)施例中，第一記錄區(qū)440、第二記錄區(qū)450、第三記錄區(qū)460和第四記錄區(qū)470的冗余位元區(qū)490’除了記錄錯(cuò)誤檢查與校正碼(ECCCode)之外，還可分別再記錄8個(gè)位元組(8Byte)、2個(gè)位元組(2Byte)、2個(gè)位元組(2Byte)及2個(gè)位元組QByte)的系統(tǒng)數(shù)據(jù)，如圖4D所示。此外，在本實(shí)施例中，每ー筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址可用4個(gè)位元組(4Byte)來表示，而每ー筆更新數(shù)據(jù)所對(duì)應(yīng)的偏移及遮罩都可用1個(gè)位元組(IByte)來表示。其中上述至少兩筆更新數(shù)據(jù)之中的第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址被記錄于第一記錄區(qū)440的冗余位元區(qū)490’，而上述至少兩筆更新數(shù)據(jù)之中的第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的第一部分(例如前兩個(gè)位元組)被記錄于第二記錄區(qū)450的冗余位元區(qū)490’，且第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的第二部分(例如后兩個(gè)位元組)被記錄于第三記錄區(qū)460的冗余位元區(qū)490’。此外，第一記錄區(qū)440的冗余位元區(qū)490’另記錄上述第一筆更新數(shù)據(jù)的偏移及遮罩，而第四記錄區(qū)的冗余位元區(qū)490’另記錄上述第二筆更新數(shù)據(jù)的偏移及遮罩。因此，存儲(chǔ)器管理電路202可藉由儲(chǔ)存在各冗余位元區(qū)490’的邏輯存取地址、偏移及遮罩，來判斷所對(duì)應(yīng)的邏輯頁面中的哪些數(shù)據(jù)已被更新。必須了解的是，上述至少兩筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址、偏移及遮罩被儲(chǔ)存在實(shí)體頁面430的哪ー個(gè)冗余位元區(qū)490’并不此以為限，并可視個(gè)別的需要做調(diào)整。綜上所述，本發(fā)明實(shí)施例的數(shù)據(jù)管理方法能夠在實(shí)體単元的同一個(gè)實(shí)體頁面中寫入兩筆對(duì)應(yīng)至不同邏輯存取地址的更新數(shù)據(jù)，以提高實(shí)體単元的儲(chǔ)存空間的使用效率。雖然本發(fā)明已以實(shí)施例掲示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
中的普通技術(shù)人員，當(dāng)可作些許的更動(dòng)與潤飾，而不脫離本發(fā)明的精神和范圍。權(quán)利要求1.一種數(shù)據(jù)管理方法，用于管理一主機(jī)系統(tǒng)寫入至一可復(fù)寫式非易失性存儲(chǔ)器模組的數(shù)據(jù)，其中該可復(fù)寫式非易失性存儲(chǔ)器模組具有多個(gè)實(shí)體単元，而每ー該些實(shí)體単元具有多個(gè)實(shí)體頁面，該數(shù)據(jù)管理方法包括配置多個(gè)邏輯單元以映射部分的該些實(shí)體単元，其中每ー該些邏輯単元具有多個(gè)邏輯頁面；建立一邏輯單元-實(shí)體單元映射表以記錄該些邏輯單元與上述部分的該些實(shí)體単元之間的一映射關(guān)系；接收來自該主機(jī)系統(tǒng)的至少兩筆更新數(shù)據(jù)，其中該至少兩筆更新數(shù)據(jù)對(duì)應(yīng)該些邏輯頁面之中的不同邏輯頁面；從該些實(shí)體單元中提取ー實(shí)體單元；以及將該至少兩筆更新數(shù)據(jù)寫入至所提取的該實(shí)體単元的同一個(gè)實(shí)體頁面。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)管理方法，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)、一第二記錄區(qū)、一第三記錄區(qū)以及ー第四記錄區(qū)，該第一記錄區(qū)及該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第三記錄區(qū)及該第四記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)管理方法，其中該第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址被記錄于該第一記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第一部分被記錄于該第二記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第二部分被記錄于該第三記錄區(qū)。4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)管理方法，其中該第一記錄區(qū)另記錄該第一筆更新數(shù)據(jù)的一偏移(offset)及ー遮罩(mask)，而該第四記錄區(qū)另記錄該第二筆更新數(shù)據(jù)的ー偏移及一遮罩。5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)管理方法，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)及一第二記錄區(qū)，該第一記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)管理方法，其中該第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址以及該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址都被記錄于該第一記錄區(qū)。7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)管理方法，其中被提取的該實(shí)體單元為一全域混亂實(shí)體單元。8.一種存儲(chǔ)器控制器，用于管理一可復(fù)寫式非易失性存儲(chǔ)器模組，其中該可復(fù)寫式非易失性存儲(chǔ)器模組具有多個(gè)實(shí)體単元，而每ー該些實(shí)體単元具有多個(gè)實(shí)體頁面，該存儲(chǔ)器控制器包括一主機(jī)接ロ，用以耦接至一主機(jī)系統(tǒng)；一存儲(chǔ)器接ロ，用以耦接至該可復(fù)寫式非易失性存儲(chǔ)器模組；以及一存儲(chǔ)器管理電路，耦接至該主機(jī)接ロ與該存儲(chǔ)器接ロ，其中該存儲(chǔ)器管理電路用以配置多個(gè)邏輯單元以映射部分的該些實(shí)體単元，并且建立一邏輯單元-實(shí)體單元映射表以記錄該些邏輯単元與上述部分的該些實(shí)體単元之間的一映射關(guān)系，其中每ー該些邏輯単元具有多個(gè)邏輯頁面，其中該存儲(chǔ)器管理電路還用以接收至少兩筆更新數(shù)據(jù)，而該至少兩筆更新數(shù)據(jù)對(duì)應(yīng)該些邏輯頁面之中的不同邏輯頁面，其中該存儲(chǔ)器管理電路還用以從該些實(shí)體単元中提取ー實(shí)體單元，其中該存儲(chǔ)器管理電路還用以將所接收的該至少兩筆更新數(shù)據(jù)寫入至所提取的該實(shí)體単元的同一個(gè)實(shí)體頁面。9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器控制器，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)、一第二記錄區(qū)、一第三記錄區(qū)以及ー第四記錄區(qū)，該第一記錄區(qū)及該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第三記錄區(qū)及該第四記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器控制器，其中該第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址被記錄于該第一記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第一部分被記錄于該第二記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第二部分被記錄于該第三記錄區(qū)。11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器控制器，其中該第一記錄區(qū)另記錄該第一筆更新數(shù)據(jù)的ー偏移(Offset)及ー遮罩(mask)，而該第四記錄區(qū)另記錄該第二筆更新數(shù)據(jù)的ー偏移及一遮罩。12.根據(jù)權(quán)利要求8所述的存儲(chǔ)器控制器，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)及一第二記錄區(qū)，該第一記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。13.一種存儲(chǔ)器儲(chǔ)存裝置，包括ー連接器，用以耦接至一主機(jī)系統(tǒng)；一可復(fù)寫式非易失性存儲(chǔ)器模組，具有多個(gè)實(shí)體単元；以及一存儲(chǔ)器控制器，耦接至該連接器與該可復(fù)寫式非易失性存儲(chǔ)器模組，其中該存儲(chǔ)器控制器用以配置多個(gè)邏輯單元以映射部分的該些實(shí)體単元，并且建立一邏輯單元-實(shí)體單元映射表以記錄該些邏輯單元與上述部分的該些實(shí)體単元之間的一映射關(guān)系，其中該存儲(chǔ)器控制器還用以自該主機(jī)系統(tǒng)接收至少兩筆更新數(shù)據(jù)，而該至少兩筆更新數(shù)據(jù)對(duì)應(yīng)該些邏輯頁面之中的不同邏輯頁面，其中該存儲(chǔ)器控制器還用以從該些實(shí)體單元中提取ー實(shí)體單元，其中該存儲(chǔ)器控制器還用以將所接收的該至少兩筆更新數(shù)據(jù)寫入至被提取的該實(shí)體単元的同一個(gè)實(shí)體頁面。14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器儲(chǔ)存裝置，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)、一第二記錄區(qū)、一第三記錄區(qū)以及ー第四記錄區(qū)，該第一記錄區(qū)及該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第三記錄區(qū)及該第四記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器儲(chǔ)存裝置，其中該第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址被記錄于該第一記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第一部分被記錄于該第二記錄區(qū)，該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址的ー第二部分被記錄于該弟三ル求區(qū)。16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器儲(chǔ)存裝置，其中該第一記錄區(qū)另記錄該第一筆更新數(shù)據(jù)的ー偏移(offset)及ー遮罩(mask)，而該第四記錄區(qū)另記錄該第二筆更新數(shù)據(jù)的ー偏移及一遮罩。17.根據(jù)權(quán)利要求13所述的存儲(chǔ)器儲(chǔ)存裝置，其中被寫入該至少兩筆更新數(shù)據(jù)的該實(shí)體頁面包括一第一記錄區(qū)及一第二記錄區(qū)，該第一記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第一筆更新數(shù)據(jù)，該第二記錄區(qū)用以記錄該至少兩筆更新數(shù)據(jù)之中的一第二筆更新數(shù)據(jù)。18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器儲(chǔ)存裝置，其中該第一筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址以及該第二筆更新數(shù)據(jù)所對(duì)應(yīng)的邏輯存取地址都被記錄于該第一記錄區(qū)。全文摘要本發(fā)明提出一種數(shù)據(jù)管理方法、存儲(chǔ)器控制器與存儲(chǔ)器儲(chǔ)存裝置。本方法包括將可復(fù)寫式非易失性存儲(chǔ)器模組的實(shí)體單元至少分組為數(shù)據(jù)區(qū)與閑置區(qū)。本方法亦包括配置多個(gè)邏輯單元以映射數(shù)據(jù)區(qū)的實(shí)體單元。本方法也包括接收至少兩筆更新數(shù)據(jù)，其中此至少兩筆更新數(shù)據(jù)對(duì)應(yīng)邏輯單元的不同邏輯頁面。本方法還包括從閑置區(qū)中提取一個(gè)實(shí)體單元，以及將上述至少兩筆更新數(shù)據(jù)寫入至所提取的實(shí)體單元的同一個(gè)實(shí)體頁面?；?，可提高實(shí)體單元的儲(chǔ)存空間的使用效率。文檔編號(hào)G06F12/08GK102567221SQ20101062412公開日2012年7月11日申請(qǐng)日期2010年12月29日優(yōu)先權(quán)日2010年12月29日發(fā)明者葉志剛申請(qǐng)人:群聯(lián)電子股份有限公司