專利名稱：一種基于五元組的包分類邏輯代碼驗(yàn)證方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路驗(yàn)證領(lǐng)域，具體涉及一種基于五元組的包分類邏輯代碼驗(yàn) 證方法。
背景技術(shù)：
由于現(xiàn)代FPGA器件的復(fù)雜度不斷提高，F(xiàn)PGA設(shè)計(jì)也需要與之前ASSP和ASIC
同樣的全面功能驗(yàn)證。對(duì)于FPGA設(shè)計(jì)來(lái)說(shuō)，在進(jìn)行實(shí)際硬件調(diào)試前保證設(shè)計(jì)正確性對(duì) 于項(xiàng)目成功仍然至關(guān)重要。在實(shí)際硬件調(diào)試前盡早發(fā)現(xiàn)并排除設(shè)計(jì)錯(cuò)誤將會(huì)加快整個(gè)設(shè) 計(jì)流程，提高準(zhǔn)時(shí)發(fā)布產(chǎn)品的可能性，節(jié)約成本，并避免或減輕不必要的挫折感?，F(xiàn)在一般通用的邏輯測(cè)試手段是利用verilog語(yǔ)言，不能使用面向?qū)ο蟮乃枷脒M(jìn) 行編程，導(dǎo)致testbench編寫(xiě)不靈活。本測(cè)試平臺(tái)利用systemVerilog語(yǔ)言的類C語(yǔ)法特 性，靈活方便的編寫(xiě)測(cè)試平臺(tái)，縮短測(cè)試周期同時(shí)使測(cè)試更全面。本測(cè)試增加自動(dòng)比較 機(jī)制，不只通過(guò)看波形得到bug，使測(cè)試更準(zhǔn)備，更完備。

發(fā)明內(nèi)容
本發(fā)明提供了一種基于五元組的包分類邏輯代碼驗(yàn)證方法。一種基于五元組的包分類邏輯代碼驗(yàn)證方法，建立邏輯驗(yàn)證平臺(tái)，激勵(lì)產(chǎn)生 器，包分類規(guī)則產(chǎn)生器，包分類實(shí)現(xiàn)，以及自動(dòng)比較器。驗(yàn)證步驟如下A、激勵(lì)器連續(xù)產(chǎn)生帶約束的隨機(jī)的基于TCP連接的網(wǎng)絡(luò)包結(jié)構(gòu)，包括各種異 常連接情況，驅(qū)動(dòng)邏輯工作；B、規(guī)則存儲(chǔ)在片外SRAM中，存取位寬為72bits，根據(jù)軟硬件接口協(xié)商的規(guī)則 結(jié)構(gòu)構(gòu)造規(guī)則，生成COE文件，由SRAM仿真模型直接調(diào)用；C、測(cè)試代碼中實(shí)現(xiàn)包分類模塊，實(shí)現(xiàn)方法與邏輯代碼完全相同，該模塊根據(jù)上 述兩步中的激勵(lì)和規(guī)則工作，產(chǎn)生輸出并進(jìn)行保存，該輸出即為期望被測(cè)設(shè)計(jì)的輸出；D、被測(cè)設(shè)計(jì)接收激勵(lì)開(kāi)始工作，從SRAM中讀取規(guī)則，并根據(jù)規(guī)則產(chǎn)生相應(yīng) 處理動(dòng)作，包括產(chǎn)生封堵包、日志包、上傳，testbench通過(guò)PCffi仿真模型接收各種輸出 并分門別類進(jìn)行保存；E、上述步驟C和D分別產(chǎn)生了期望被測(cè)設(shè)計(jì)輸出和實(shí)際被測(cè)設(shè)計(jì)輸出。本步驟 根據(jù)保存的結(jié)構(gòu)進(jìn)行自動(dòng)比較，規(guī)則兩者存在差異，屏幕打印差異原因，配合questasim 仿真軟件找到邏輯產(chǎn)生bug原因，修正后進(jìn)行重新測(cè)試。本發(fā)明在板級(jí)測(cè)試之前，通過(guò)全面的邏輯功能驗(yàn)證，糾正潛在bug，提高設(shè)計(jì)質(zhì) 量，縮短項(xiàng)目開(kāi)發(fā)時(shí)間。


圖1是本發(fā)明結(jié)構(gòu)圖
具體實(shí)施例方式本技術(shù)方案建立邏輯驗(yàn)證平臺(tái)，激勵(lì)產(chǎn)生器，包分類規(guī)則產(chǎn)生器，包分類實(shí) 現(xiàn)，以及自動(dòng)比較器。根據(jù)測(cè)例進(jìn)行驗(yàn)證，發(fā)現(xiàn)并修改bug，使邏輯功能正確。實(shí)現(xiàn)方法如下(1)產(chǎn)生激勵(lì)激勵(lì)器連續(xù)產(chǎn)生帶約束的隨機(jī)的基于TCP連接的網(wǎng)絡(luò)包結(jié)構(gòu)，包括各種異常連 接情況，驅(qū)動(dòng)邏輯工作。(2)生成規(guī)則規(guī)則存儲(chǔ)在片外SRAM中，存取位寬為72bits，根據(jù)軟硬件接口協(xié)商的規(guī)則結(jié)構(gòu) 構(gòu)造規(guī)則，生成COE文件，由SRAM仿真模型直接調(diào)用。(3)測(cè)試代碼產(chǎn)生期望輸出測(cè)試代碼中實(shí)現(xiàn)包分類模塊，實(shí)現(xiàn)方法與邏輯代碼完全相同。該模塊根據(jù)上述 兩步中的激勵(lì)和規(guī)則工作，產(chǎn)生輸出并進(jìn)行保存，該輸出即為期望被測(cè)設(shè)計(jì)的輸出。(4)被測(cè)設(shè)計(jì)(DUT)產(chǎn)生輸出被測(cè)設(shè)計(jì)接收激勵(lì)開(kāi)始工作，從SRAM中讀取規(guī)則，并根據(jù)規(guī)則產(chǎn)生相應(yīng)處理 動(dòng)作(包括產(chǎn)生封堵包、日志包、上傳等)，testbench通過(guò)PCIE仿真模型接收各種輸出 并分門別類進(jìn)行保存。(5)自動(dòng)比較上述步驟(3)和(4)分別產(chǎn)生了期望被測(cè)設(shè)計(jì)輸出和實(shí)際被測(cè)設(shè)計(jì)輸出。本步驟 根據(jù)保存的結(jié)構(gòu)進(jìn)行自動(dòng)比較，規(guī)則兩者存在差異，屏幕打印差異原因，配合questasim 仿真軟件找到邏輯產(chǎn)生bug原因，修正后進(jìn)行重新測(cè)試。按照上述步驟對(duì)各種測(cè)例進(jìn)行測(cè)試，找出并記錄bug，直到所有測(cè)試用例通過(guò)再 進(jìn)行板級(jí)測(cè)試。
權(quán)利要求
1. 一種基于五元組的包分類邏輯代碼驗(yàn)證方法，其特征在于建立邏輯驗(yàn)證平臺(tái)， 激勵(lì)產(chǎn)生器，包分類規(guī)則產(chǎn)生器，包分類實(shí)現(xiàn)，以及自動(dòng)比較器。驗(yàn)證步驟如下A、激勵(lì)器連續(xù)產(chǎn)生帶約束的隨機(jī)的基于TCP連接的網(wǎng)絡(luò)包結(jié)構(gòu)，包括各種異常連 接情況，驅(qū)動(dòng)邏輯工作；B、規(guī)則存儲(chǔ)在片外SRAM中，存取位寬為72bits，根據(jù)軟硬件接口協(xié)商的規(guī)則結(jié)構(gòu) 構(gòu)造規(guī)則，生成COE文件，由SRAM仿真模型直接調(diào)用；C、測(cè)試代碼中實(shí)現(xiàn)包分類模塊，實(shí)現(xiàn)方法與邏輯代碼完全相同，該模塊根據(jù)上述兩 步中的激勵(lì)和規(guī)則工作，產(chǎn)生輸出并進(jìn)行保存，該輸出即為期望被測(cè)設(shè)計(jì)的輸出；D、被測(cè)設(shè)計(jì)接收激勵(lì)開(kāi)始工作，從SRAM中讀取規(guī)則，并根據(jù)規(guī)則產(chǎn)生相應(yīng)處理 動(dòng)作，包括產(chǎn)生封堵包、日志包、上傳，testbench通過(guò)PCffi仿真模型接收各種輸出并分 門別類進(jìn)行保存；E、上述步驟C和D分別產(chǎn)生了期望被測(cè)設(shè)計(jì)輸出和實(shí)際被測(cè)設(shè)計(jì)輸出。本步驟根 據(jù)保存的結(jié)構(gòu)進(jìn)行自動(dòng)比較，規(guī)則兩者存在差異，屏幕打印差異原因，配合questasim仿 真軟件找到邏輯產(chǎn)生bug原因，修正后進(jìn)行重新測(cè)試。
全文摘要
本發(fā)明提供了一種基于五元組的包分類邏輯代碼驗(yàn)證方法，建立邏輯驗(yàn)證平臺(tái)，激勵(lì)產(chǎn)生器，包分類規(guī)則產(chǎn)生器，包分類實(shí)現(xiàn)，以及自動(dòng)比較器。本發(fā)明在板級(jí)測(cè)試之前，通過(guò)全面的邏輯功能驗(yàn)證，糾正潛在bug，提高設(shè)計(jì)質(zhì)量，縮短項(xiàng)目開(kāi)發(fā)時(shí)間。
文檔編號(hào)G06F17/50GK102012957SQ20101059815
公開(kāi)日2011年4月13日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者劉興奎, 張英文, 李靜, 紀(jì)奎, 趙喜全 申請(qǐng)人:天津曙光計(jì)算機(jī)產(chǎn)業(yè)有限公司