專利名稱：一種usb設(shè)備及其檢測方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信設(shè)備領(lǐng)域，尤其是涉及一種USB設(shè)備及其檢測方法。
背景技術(shù)：
符合USB2. 0規(guī)范的USB設(shè)備(Universal Serial Bus,通用串行總線)一般是 DRD(Dual Role Device，雙角色設(shè)備)設(shè)備，既可以作為主設(shè)備，也可以作為從設(shè)備。如圖1 所示，為符合USB2. 0規(guī)范的USB設(shè)備的結(jié)構(gòu)示意圖，USB設(shè)備的連接管腳包括VBUS管腳、 ID管腳、GND管腳、D+/D-管腳，USB設(shè)備的內(nèi)部結(jié)構(gòu)包括數(shù)據(jù)收發(fā)電路，其輸出通過D+、 D-數(shù)據(jù)線連接到D+/D-管腳，VBUS驅(qū)動(dòng)控制模塊，通過VBUS數(shù)據(jù)線連接到VBUS管腳，D+ 數(shù)據(jù)線通過下拉電阻R4以及開關(guān)S4接地，D-數(shù)據(jù)線通過下拉電阻R5、開關(guān)S5接地，如果該USB設(shè)備是高速或全速設(shè)備，則D+數(shù)據(jù)線通過上拉電阻Rl以及開關(guān)Sl連接到VCC，如果該USB設(shè)備是低速設(shè)備，則D-數(shù)據(jù)線通過上拉電阻Rl以及開關(guān)Sl連接到VCC。現(xiàn)有的USB DRD設(shè)備識別本USB設(shè)備在某一個(gè)確定的時(shí)間點(diǎn)是作為主設(shè)備還是從設(shè)備的判斷依據(jù)是USB設(shè)備的連接管腳中的ID管腳的電平，如果ID管腳的電平為高電平，則該USB設(shè)備為USB從設(shè)備，如果ID管腳為低電平，則該USB設(shè)備為主設(shè)備。但該檢測方法的缺陷是USB設(shè)備中必須有ID管腳，占用了 USB設(shè)備的芯片的一個(gè)管腳資源。

發(fā)明內(nèi)容
本發(fā)明提供一種USB設(shè)備及其檢測方法，不需要通過ID管腳即可檢測USB設(shè)備是主設(shè)備還是從設(shè)備，節(jié)省了 USB設(shè)備的管腳資源。一種USB設(shè)備，包括數(shù)據(jù)收發(fā)電路，其輸出端分別連接D+、D-數(shù)據(jù)線，VBUS驅(qū)動(dòng)控制模塊，還包括第一上拉電阻、第二上拉電阻、第三上拉電阻和第一開關(guān)、第二開關(guān)、第三開關(guān)，所述第一上拉電阻和第一開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+數(shù)據(jù)線或D-數(shù)據(jù)線，所述第二上拉電阻和第二開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+數(shù)據(jù)線，所述第三上拉電阻和第三開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D-數(shù)據(jù)線；第四下拉電阻、第五下拉電阻和第四開關(guān)、第五開關(guān)，所述第四下拉電阻和第四開關(guān)組成的串聯(lián)支路一端接地，一端連接D+數(shù)據(jù)線，所述第五下拉電阻和第五開關(guān)組成的串聯(lián)支路一端接地，一端連接D-數(shù)據(jù)線。一種USB設(shè)備的檢測方法，包括控制USB設(shè)備的D+數(shù)據(jù)線或者D-數(shù)據(jù)線上的第一上拉電阻斷開，D+數(shù)據(jù)線上的第四下拉電阻斷開，D-數(shù)據(jù)線上的第五下拉電阻斷開，并使能D+數(shù)據(jù)線上的第二上拉電阻及D-數(shù)據(jù)線上的第三上拉電阻，其中，當(dāng)D+數(shù)據(jù)線上的第一上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第一上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第一上拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的第二上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第三上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第四下拉電阻或者第五下拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓VBUS為0 ；檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0以及D- = 0時(shí)，確定 USB設(shè)備為從設(shè)備。一種USB設(shè)備的檢測方法，包括控制USB設(shè)備的D+數(shù)據(jù)線或者D-數(shù)據(jù)線上的第一上拉電阻斷開，并使能USB設(shè)備的D+數(shù)據(jù)線上的第二上拉電阻以及第四下拉電阻，D-數(shù)據(jù)線上的第三上拉電阻以及第五下拉電阻，其中，當(dāng)D+數(shù)據(jù)線上的第一上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第一上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第一上拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的第二上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第三上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第四下拉電阻或者第五下拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；控制USB驅(qū)動(dòng)控制模塊輸出的電壓有效；檢測USB設(shè)備的D+數(shù)據(jù)線及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0、D- = 1或者 D+ = UD- = 0時(shí)，確定該USB設(shè)備為主設(shè)備。本發(fā)明實(shí)施例提供的USB設(shè)備，通過在D+數(shù)據(jù)線上增加上拉電阻R2以及開關(guān)S2， 在D-數(shù)據(jù)線上增加上拉電阻R3以及開關(guān)S3，并通過控制上拉電阻Rl、R2、R3以及下拉電阻R4、R5的狀態(tài)，以及控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓有效與否，從而不需要通過ID管腳即可檢測USB設(shè)備是主設(shè)備還是從設(shè)備，節(jié)省了 USB設(shè)備的管腳資源。


圖1為現(xiàn)有技術(shù)的USB設(shè)備的結(jié)構(gòu)示意圖；圖加為本發(fā)明實(shí)施例提供的第一種USB設(shè)備的結(jié)構(gòu)圖；圖2b為本發(fā)明實(shí)施例提供的第二種USB設(shè)備的結(jié)構(gòu)圖；圖3為本發(fā)明實(shí)施例提供的第一種檢測USB設(shè)備的方法流程圖；圖4為本發(fā)明實(shí)施例提供的第二種檢測USB設(shè)備的方法流程圖；圖5為為本USB設(shè)備與主設(shè)備的連接示意圖；圖6為本USB設(shè)備與USB高速或全速從設(shè)備的連接示意圖；圖7為本USB設(shè)備與USB低速從設(shè)備的連接示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供的USB設(shè)備，在現(xiàn)有的USB設(shè)備的基礎(chǔ)上，在D+數(shù)據(jù)線上增加上拉電阻R2、開關(guān)S2，以及在D-數(shù)據(jù)線上增加上拉電阻R3、開關(guān)S3。本發(fā)明實(shí)施例提供的第一種USB設(shè)備，如圖加所示，該USB設(shè)備是高速或全速USB 設(shè)備，其中，USB設(shè)備的管腳包括VBUS管腳，D+/D-管腳，GND管腳，USB設(shè)備包括數(shù)據(jù)收發(fā)電路，其輸出通過D+、D-數(shù)據(jù)線連接到USB設(shè)備的D+/D-管腳；VBUS驅(qū)動(dòng)控制模塊，輸出通過VBUS數(shù)據(jù)線連接到USB設(shè)備的VBUS管腳；上拉電阻Rl、可控開關(guān)Sl組成的串聯(lián)支路一端連接到電源VCC (如3. 3V)，一端連接到D+數(shù)據(jù)線；
上拉電阻R2、可控開關(guān)S2組成的串聯(lián)支路一端連接到電源VCC，一端連接到D+數(shù)據(jù)線，上拉電阻R3、可控開關(guān)S3組成的串聯(lián)支路一端連接到電源VCC，一端連接到數(shù)據(jù)線 D-數(shù)據(jù)線；下拉電阻R4、可控開關(guān)S4組成的串聯(lián)支路一端接地，一端連接到D+數(shù)據(jù)線，下拉電阻R5、可控開關(guān)S5組成的串聯(lián)支路一端接地，一端連接到D-數(shù)據(jù)線。其中上拉電阻Rl阻值最小，下拉電阻R4、R5的阻值在同一數(shù)量級，且遠(yuǎn)大于上拉電阻Rl的阻值，以保證上拉電阻Rl和下拉電阻R4或R5同時(shí)導(dǎo)通時(shí)，上拉電阻Rl上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，也就是當(dāng)上拉電阻Rl和R4同時(shí)導(dǎo)通，或Rl和R5同時(shí)導(dǎo)通時(shí)，Rl上分擔(dān)的電壓幾乎為0，其中，上拉電阻可以選擇幾K歐姆，下拉電阻R4、R5阻值至少要是上拉電阻Rl的10倍，可以選擇幾十K歐姆，一般選擇Rl為1. 左右，R4、R5為 1 左右；上拉電阻R2、R3的阻值在同一數(shù)量級，且R2、R3的阻值遠(yuǎn)大于R4、R5的阻值，以保證D+數(shù)據(jù)信上的上拉電阻R2和下拉電阻R4同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的上拉電阻 R3和下拉電阻R5同時(shí)導(dǎo)通時(shí)，下拉電阻R4或者R5上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，其中，上拉電阻R2、R3阻值至少要是R4或R5阻值的10倍，可以選擇幾百K歐姆，一般選擇300K左右。如圖2b所示，為本發(fā)明實(shí)施例提供的第二種USB設(shè)備的結(jié)構(gòu)圖，該USB設(shè)備是低速USB設(shè)備，和圖加的USB設(shè)備的不同僅在于上拉電阻R1、可控開關(guān)Sl組成的串聯(lián)支路一端連接到電源VCC，一端連接到D-數(shù)據(jù)線。如圖3所示，為本發(fā)明實(shí)施例提供的第一種檢測USB設(shè)備的方法流程圖，具體包括S301、控制USB設(shè)備上電；S302、控制USB設(shè)備的D+數(shù)據(jù)線或者D-數(shù)據(jù)線上的上拉電阻Rl斷開，D+數(shù)據(jù)線上的下拉電阻R4斷開，D-數(shù)據(jù)線上的下拉電阻R5斷開，并使能D+數(shù)據(jù)線上的上拉電阻R2 及D-數(shù)據(jù)線上的上拉電阻R3;使能上拉電阻或下拉電阻，是指將該上拉電阻或者下拉電阻接入到電路中，即對圖2中的上拉電阻或下拉電阻，將其對應(yīng)的開關(guān)關(guān)閉；斷開上拉電阻或下拉電阻，是指將該上拉電阻或下拉電阻對應(yīng)的開關(guān)斷開；其中，當(dāng)上拉電阻Rl和下拉電阻R4同時(shí)導(dǎo)通時(shí)，或者上拉電阻Rl和下拉電阻R5 同時(shí)導(dǎo)通時(shí)，上拉電阻Rl上分擔(dān)的電壓值在邏輯上的低電平的范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的上拉電阻R2和下拉電阻R4同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的上拉電阻R3和下拉電阻R5同時(shí)導(dǎo)通時(shí)，下拉電阻R4或者下拉電阻R5上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；較佳地，下拉電阻R4、R5的阻值至少為上拉電阻Rl的10倍，上拉電阻R2、R3的阻值至少為下拉電阻R4、R5的10倍；S303、控制VBUS驅(qū)動(dòng)模塊的輸出電壓VBUS = 0 ；其中，可以先執(zhí)行步驟S302，再執(zhí)行步驟S303 ；或者先執(zhí)行步驟S303，再執(zhí)行步驟 S302，都可以實(shí)現(xiàn)本發(fā)明的方案。S304、檢測數(shù)據(jù)線D+/D-的電平狀態(tài)，判斷D+/D-的電平狀態(tài)是否滿足D+ = 0， D- = 0，如果是，執(zhí)行步驟S305，如果否，執(zhí)行步驟S306 ；
S305、確定該USB設(shè)備是從設(shè)備，并開始USB從設(shè)備工作流程；此處的判斷依據(jù)是如果該USB設(shè)備連接的是主設(shè)備(例如PC機(jī))，由于主設(shè)備的D+、D-數(shù)據(jù)線上是有下拉到GND的R4、R5下拉電阻，假設(shè)Rl = 1. 5K,R2,R3 = 300K，R4、 R5 = 15K，所以 D+、D-的電壓 0V,即 3. 3V*15K/(300K+15K) ^ OV ；如圖5所示，為本USB設(shè)備和主設(shè)備的連接示意圖，本USB設(shè)備的D+、D_數(shù)據(jù)線分別連接主設(shè)備的D+、D-數(shù)據(jù)線，主設(shè)備的D+、D-數(shù)據(jù)線上分別有下拉到GND的下拉電阻R6、 R7(R6、R7 的取值即 R4、R5 的值)，所以 D+、D_ 的電壓 0V,即 3. 3V*15K/(300K+15K) ^ OV0所以，當(dāng)D+ = 0，D- = 0，說明與該USB設(shè)備連接的是主設(shè)備，即該USB設(shè)備是從設(shè)備；S306、使能USB設(shè)備的D+數(shù)據(jù)線上的下拉電阻R4，及D-數(shù)據(jù)線上的下拉電阻R5 ；S307、控制VBUS驅(qū)動(dòng)模塊驅(qū)動(dòng)的輸出電壓VBUS有效，即4. 75V < VBUS < 5. 25V ；其中，可以先執(zhí)行步驟S306，再執(zhí)行步驟S307 ；或者先執(zhí)行步驟S307，再執(zhí)行步驟 S306，都可以實(shí)現(xiàn)本發(fā)明的方案。S308、檢測數(shù)據(jù)線D+/D-的電平狀態(tài)，判斷D+/D-的電平狀態(tài)是否滿足D+ = 1、 D- = 0或者D+ = 0、D- = 1，如果是，執(zhí)行步驟S309，如果否，則返回步驟S302繼續(xù)檢測；如果否，則說明目前沒有USB設(shè)備和本USB設(shè)備連接，需要返回步驟S302繼續(xù)檢測。S309、確定該USB設(shè)備是主設(shè)備，并開始USB主設(shè)備工作流程。此處的判斷依據(jù)是根據(jù)USB規(guī)范的約定，USB從設(shè)備在檢測到VBUS有效的一定時(shí)間內(nèi)需要使能D+或者D-數(shù)據(jù)線上的上拉電阻Rl ；如圖6所示，為本USB設(shè)備與USB高速或全速從設(shè)備的連接示意圖，本USB設(shè)備和從設(shè)備的D+、D-、GND以及VBUS分別相接，因?yàn)楸綰SB設(shè)備的輸出電壓VBUS有效，因此從設(shè)備的上拉電阻R9是連接到D+數(shù)據(jù)線上，從設(shè)備使能R9 (R9的值即上拉電阻Rl的值)， 則D+的電壓 3V，即3. 3V*15K/(1. 5K+15K) ^ 3V，也就是邏輯上的高電平1，而D-還處于 ^ OV 狀態(tài)，即 D+ = 1、D- = 0 ；如圖7所示，為本USB設(shè)備與USB低速從設(shè)備的連接示意圖，本USB設(shè)備和從設(shè)備的D+、D-、GND以及VBUS分別相接，從設(shè)備的上拉電阻R8是連接到D-數(shù)據(jù)線上，從設(shè)備使能R8(R8的值即上拉電阻Rl的值)，則D-的電壓 3V，即3. 3V*15K/(1. 5K+15K) ^ 3V，也就是邏輯上的高電平1，而D+還處于 OV狀態(tài)，即D+ = 0、D- = 1 ；所以，當(dāng)D+= 1，D_ = 0或者D+ = 0、D-= 1，說明與該USB設(shè)備連接的是從設(shè)備， 即該USB設(shè)備是主設(shè)備。較佳地，在步驟S304、S308中，檢測數(shù)據(jù)線D+/D-的電平狀態(tài)之前，可設(shè)置延時(shí)時(shí)間，延時(shí)設(shè)定時(shí)間后，待D+、D=數(shù)據(jù)線上的電平狀態(tài)穩(wěn)定后，再檢測D+/D-的電平狀態(tài)。上述方法是先檢測USB設(shè)備是否是從設(shè)備，如果不是再判斷該USB設(shè)備是否是主設(shè)備，當(dāng)然也可以先判斷該USB設(shè)備是否是主設(shè)備，再判斷該USB設(shè)備是否是從設(shè)備。如圖4所示，為本發(fā)明實(shí)施例提供的第二種USB設(shè)備的檢測方法流程圖，具體包括S401、USB 設(shè)備上電；S402、控制USB設(shè)備的D+數(shù)據(jù)線或D-數(shù)據(jù)線上的上拉電阻Rl斷開，并使能USB設(shè)備的D+數(shù)據(jù)線上的上拉電阻R2、下拉電阻R4，以及D-數(shù)據(jù)線上的上拉電阻R3、下拉電阻 R5 ；其中，當(dāng)上拉電阻Rl和下拉電阻R4同時(shí)導(dǎo)通時(shí)，或者上拉電阻Rl和下拉電阻R5 同時(shí)導(dǎo)通時(shí)，上拉電阻Rl上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的上拉電阻R2和下拉電阻R4同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的上拉電阻R3和下拉電阻R5同時(shí)導(dǎo)通時(shí)，下拉電阻R4或者下拉電阻R5上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；較佳地，下拉電阻R4、R5的阻值至少為上拉電阻Rl的10倍，上拉電阻R2、R3的阻值至少為下拉電阻R4、R5的10倍；S403、控制USB驅(qū)動(dòng)控制模塊的輸出電壓有效；其中，可以先執(zhí)行步驟S402，再執(zhí)行步驟S403 ；或者先執(zhí)行步驟S403，再執(zhí)行步驟 S402，都可以實(shí)現(xiàn)本發(fā)明的方案。S404、檢測USB設(shè)備的D+數(shù)據(jù)線及D-數(shù)據(jù)線的電平狀態(tài)，判斷D+/D-的電平狀態(tài)是否滿足D+ = 1、D- = 0或者D+ = 0、D- = 1，如果是，執(zhí)行步驟S405，如果否，執(zhí)行步驟 S406 ；S405、確定該USB設(shè)備是主設(shè)備，并開始USB主設(shè)備工作流程；S406、斷開USB設(shè)備的D+數(shù)據(jù)線上的下拉電阻R4以及D-數(shù)據(jù)線上的下拉電阻 R5 ；S407、控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓VBUS為0 ；其中，可以先執(zhí)行步驟S406，再執(zhí)行步驟S407 ；或者先執(zhí)行步驟S407，再執(zhí)行步驟 S406，都可以實(shí)現(xiàn)本發(fā)明的方案。S408、檢測USB設(shè)備的D+/D-數(shù)據(jù)線的電平狀態(tài)，判斷D+/D-的電平狀態(tài)是否滿足 D+ = 0、D- = 0，如果是，執(zhí)行步驟S409，如果否，返回執(zhí)行步驟S402，繼續(xù)檢測；如果否，則說明目前沒有USB設(shè)備和本USB設(shè)備連接，需要返回步驟S402繼續(xù)檢測。S409、確定該USB設(shè)備是從設(shè)備，并開始USB從設(shè)備工作流程。較佳地，在步驟S404、S408中，檢測數(shù)據(jù)線D+/D-的電平狀態(tài)之前，可設(shè)置延時(shí)時(shí)間，延時(shí)設(shè)定時(shí)間后，待D+、D=數(shù)據(jù)線上的電平狀態(tài)穩(wěn)定后，再檢測D+/D-的電平狀態(tài)。采用本發(fā)明實(shí)施例的USB設(shè)備以及檢測方法，不需要檢測ID管腳的電平狀態(tài)，只是利用VBUS、D+、D-數(shù)據(jù)線即可自動(dòng)識別該USB設(shè)備是作為主設(shè)備或者從設(shè)備存在。這樣， 即可在不影響USB設(shè)備性能的前提下，USB DRD設(shè)備的芯片可以節(jié)省一個(gè)管腳的資源。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種USB設(shè)備，包括數(shù)據(jù)收發(fā)電路，其輸出端分別連接D+、D-數(shù)據(jù)線，VBUS驅(qū)動(dòng)控制模塊，其特征在于，還包括第一上拉電阻、第二上拉電阻、第三上拉電阻和第一開關(guān)、第二開關(guān)、第三開關(guān)，所述第一上拉電阻和第一開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+數(shù)據(jù)線或D-數(shù)據(jù)線，所述第二上拉電阻和第二開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+數(shù)據(jù)線，所述第三上拉電阻和第三開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D-數(shù)據(jù)線；第四下拉電阻、第五下拉電阻和第四開關(guān)、第五開關(guān)，所述第四下拉電阻和第四開關(guān)組成的串聯(lián)支路一端接地，一端連接D+數(shù)據(jù)線，所述第五下拉電阻和第五開關(guān)組成的串聯(lián)支路一端接地，一端連接D-數(shù)據(jù)線。
2.如權(quán)利要求1所述的設(shè)備，其特征在于，當(dāng)D+數(shù)據(jù)線上的第一上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第一上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第一上拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的第二上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第三上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第四下拉電阻或者第五下拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)。
3.如權(quán)利要求1所述的設(shè)備，其特征在于，所述第四下拉電阻、第五下拉電阻的阻值至少為第一上拉電阻的10倍，所述第二上拉電阻的阻值至少為第四下拉電阻的10倍，第三上拉電阻的阻值至少為第五下拉電阻的10倍。
4.一種對權(quán)利要求1所述的USB設(shè)備的檢測方法，其特征在于，包括控制USB設(shè)備的D+數(shù)據(jù)線或者D-數(shù)據(jù)線上的第一上拉電阻斷開，D+數(shù)據(jù)線上的第四下拉電阻斷開，D-數(shù)據(jù)線上的第五下拉電阻斷開，并使能D+數(shù)據(jù)線上的第二上拉電阻及 D-數(shù)據(jù)線上的第三上拉電阻，其中，當(dāng)D+數(shù)據(jù)線上的第一上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第一上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第一上拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的第二上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第三上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第四下拉電阻或者第五下拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓VBUS為0 ；檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0以及D- = 0時(shí)，確定USB 設(shè)備為從設(shè)備。
5.如權(quán)利要求4所述的方法，其特征在于，當(dāng)D+、D-的電平狀態(tài)不滿足D+= 0，D-= 0時(shí)，所述方法還包括使能USB設(shè)備的D+數(shù)據(jù)線上的第四下拉電阻以及D-數(shù)據(jù)線上的第五下拉電阻；控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓有效；檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0、D- = 1或者D+ = UD- = 0時(shí)，確定該USB設(shè)備為主設(shè)備。
6.如權(quán)利要求4或5所述的方法，其特征在于，所述檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)之前，還包括延時(shí)設(shè)定時(shí)間，待USB設(shè)備的D+、D-的電平狀態(tài)穩(wěn)定。
7.如權(quán)利要求4所述的方法，其特征在于，所述第四下拉電阻、第五下拉電阻的阻值至少為第一上拉電阻的10倍，所述第二上拉電阻的阻值至少為第四下拉電阻的10倍，第三上拉電阻的阻值至少為第五下拉電阻的10倍。
8.一種對權(quán)利要求1所述的USB設(shè)備的檢測方法，其特征在于，包括控制USB設(shè)備的D+數(shù)據(jù)線或者D-數(shù)據(jù)線上的第一上拉電阻斷開，并使能USB設(shè)備的 D+數(shù)據(jù)線上的第二上拉電阻以及第四下拉電阻，D-數(shù)據(jù)線上的第三上拉電阻以及第五下拉電阻，其中，當(dāng)D+數(shù)據(jù)線上的第一上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第一上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第一上拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)，當(dāng)D+數(shù)據(jù)線上的第二上拉電阻和第四下拉電阻同時(shí)導(dǎo)通時(shí)，或者D-數(shù)據(jù)線上的第三上拉電阻和第五下拉電阻同時(shí)導(dǎo)通時(shí)，第四下拉電阻或者第五下拉電阻上分擔(dān)的電壓值在邏輯上的低電平范圍內(nèi)；控制USB驅(qū)動(dòng)控制模塊輸出的電壓有效；檢測USB設(shè)備的D+數(shù)據(jù)線及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0、D- = 1或者D+ = 1、D-= 0時(shí)，確定該USB設(shè)備為主設(shè)備。
9.如權(quán)利要求8所述的方法，其特征在于，當(dāng)D+、D-的電平狀態(tài)不滿足D+= 0、D-= 1或者D+ = 1、D- = 0時(shí)，所述方法還包括斷開USB設(shè)備的D+數(shù)據(jù)線上的第四下拉電阻以及D-數(shù)據(jù)線上的第五下拉電阻；控制VBUS驅(qū)動(dòng)控制模塊的輸出電壓VBUS為0 ；檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)，當(dāng)確定D+ = 0以及D- = 0時(shí)，確定USB 設(shè)備為從設(shè)備。
10.如權(quán)利要求8或9所述的方法，其特征在于，所述檢測USB設(shè)備的D+及D-數(shù)據(jù)線的電平狀態(tài)之前，還包括延時(shí)設(shè)定時(shí)間，待USB設(shè)備的D+、D-的電平狀態(tài)穩(wěn)定。
11.如權(quán)利要求8所述的方法，其特征在于，所述第四下拉電阻、第五下拉電阻的阻值至少為第一上拉電阻的10倍，所述第二上拉電阻的阻值至少為第四下拉電阻的10倍，第三上拉電阻的阻值至少為第五下拉電阻的10倍。
全文摘要
本發(fā)明涉及通信設(shè)備領(lǐng)域，公開了一種USB設(shè)備及其檢測方法，不需要通過ID管腳即可檢測USB設(shè)備是主設(shè)備還是從設(shè)備，節(jié)省了USB設(shè)備的管腳資源。本發(fā)明的USB設(shè)備包括第一上拉電阻和第一開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+或D-數(shù)據(jù)線，第二上拉電阻和第二開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D+數(shù)據(jù)線，第三上拉電阻和第三開關(guān)組成的串聯(lián)支路，一端連接VCC，一端連接D-數(shù)據(jù)線；第四下拉電阻和第四開關(guān)組成的串聯(lián)支路一端接地，一端連接D+數(shù)據(jù)線，第五下拉電阻和第五開關(guān)組成的串聯(lián)支路一端接地，一端連接D-數(shù)據(jù)線。
文檔編號G06F11/267GK102479133SQ20101055761
公開日2012年5月30日 申請日期2010年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者余靜, 杜夔, 黃少彬 申請人:炬力集成電路設(shè)計(jì)有限公司