專利名稱：一種ssram訪問控制系統的制作方法
技術領域：
本發(fā)明涉及無線通信系統領域，特別是涉及一種同步靜態(tài)隨機存取存儲器(SSRAM Synchronized Static Random Access Memory)訪問控制系統及 SSRAM 訪問控制方法。
背景技術：
在無線通信系統中，經常需要轉發(fā)數字中頻和數字信號處理器(DSPDigital Signal Processor)之間的天線數據，由于數字中頻輸出的天線數據是均勻連續(xù)的采樣，因 此數字中頻輸出數據的速度相對較慢，而DSP需要在盡可能短的時間內處理這些采樣值， 讀取是猝發(fā)的，瞬間完成，因此DSP的讀取速度是很快的，從而兩個部分之間數據傳輸的速 度存在巨大的差異，造成了在數據傳輸過程中，設備的讀寫訪問的不連貫、數據傳輸效率低 等問題。這就要求在數字中頻和DSP之間增加存儲器，這樣就緩沖了兩個部分之間巨大的 速度差異，進而解決了上述問題?，F有技術中，通常是在場可編程門陣列(FPGA Field Programmable Gate Array) 外部增加一個SSRAM作為數據存儲器，數字中頻和DSP等訪問設備通過FPGA對SSRAM進行 讀寫訪問。但在具體應用中所采用的SSRAM只有一個端口，而在設備訪問存儲器時，會存在 多個設備同時對SSRAM進行訪問的情況，這樣就會出現嚴重的讀寫訪問沖突的問題。在上述的應用場景中，解決單口 SSRAM讀寫訪問沖突的方法主要有兩種一種是 增加SSRAM的個數，進而增加與訪問設備連接端口的數量，從根本上解決多個主設備訪問 沖突的問題；另一種是使用雙口 RAM，甚至是四口 RAM來增加與訪問設備連接端口的數量， 從而解決訪問沖突的問題。上述兩種方法都能解決多個設備同時對一個存儲器進行訪問產生的讀寫沖突的 問題，但帶來的缺點也是十分明顯的。增加存儲器的數量，相應的存儲器與FPGA相連的引 腳數也會成倍增加，以SSRAM為例，4片SSRAM的引腳數就達到400個左右，這和其連接的 FPGA的用戶10個數也同樣增加，這就造成了 FPGA與存儲器的連接關系更加復雜，FPGA規(guī) 模過大，成本也相應過高；對于雙口 RAM，因為增加一個端口同樣會帶來引腳數加倍，因此 它的缺點同樣是引腳數太多了，有200個左右，占用了中等規(guī)模的FPGA的引腳數的近一半， 連接關系過于復雜，成本也相應過高。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提供一種SSRAM訪問控制系統及其訪問控制方法， 能夠在不增加存儲器與FPGA之間連接關系復雜程度的基礎上，使用一片單端口 SSRAM來解 決多個訪問設備同時訪問沖突的問題。為實現上述目的，本發(fā)明的一個實施例提供一種SSRAM訪問控制系統，包括FPGA 和SSRAM，所述系統還包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另 一端分別與外界的訪問設備相連接；
4
所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制 單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限。優(yōu)選地，所述多個端口的訪問速度之和小于或等于SSRAM端口的訪問速度。優(yōu)選地，所述訪問控制單元包括順序配置單元，用于為每個與其相連的端口配置在一個時鐘段內可以對SSRAM 進行訪問的許可權限順序；時鐘周期比例配置單元，用于配置每個端口在有權限通過訪問控制單元對 SSRAM進行訪問時，在一個時鐘段內所占用的時鐘周期比例。優(yōu)選地，所述的訪問控制單元與其相連接的每個端口之間還包括一個FIFO緩存， 所述FIFO緩存用于接收與外界訪問設備相連接的端口需要寫入的數據，在該端口有權限對SSRAM訪 問時，再將FIFO緩存接收的數據寫入SSRAM。優(yōu)選地，所述的訪問控制單元還連接有一個配置寄存器，所述配置寄存器預先配 置與外界訪問設備相連接的每個端口的讀取請求時刻；同時，在配置的讀取請求時刻前一 個時鐘周期內，將每個端口有權限對SSRAM進行訪問的時刻設置為該端口有所述讀取請求 的預讀取時刻；所述FIFO緩存還用于接收在預讀取時刻從SSRAM提前讀出的數據，所述數據為該端口在讀取請求時刻 需讀取的數據，所述端口再將需要讀取的數據從FIFO緩存讀出。一種使用前述系統的SSRAM訪問控制方法，訪問控制單元采用每一個時鐘周期只 有一個端口有權限通過訪問控制單元對SSRAM單元進行訪問的分時仲裁方案，對每個與其 相連接的端口配置訪問權限，包括以下步驟a、所述與外界訪問設備相連接的端口向訪問控制單元發(fā)送對SSRAM的訪問請求；b、訪問控制單元接收到所述端口的訪問請求后，檢測該端口請求是否符合配置的 訪問權限，符合時，向該端口發(fā)出訪問允許；C、所述端口接收到訪問許可后，在訪問權限內通過訪問控制單元對SSRAM進行訪 問。優(yōu)選地，所述各端口訪問速度之和小于或等于SSRAM端口的訪問速度。優(yōu)選地，所述訪問控制單元為每個與其相連的端口配置訪問權限具體為訪問控制單元配置各端口在一個時鐘段內可以對SSRAM進行訪問的訪問許可權 限順序，同時配置各端口在有權限通過訪問控制單元對SSRAM進行訪問時，在一個時鐘段 內所占用的時鐘周期比例。優(yōu)選地，所述步驟c中，所述端口通過訪問控制單元對SSRAM進行寫入數據訪問 時，具體為位于該端口與訪問控制單元之間的FIFO緩存，接收與外界訪問設備相連接的 端口需要寫入的數據，在該端口有權限對SSRAM訪問時，再將FIFO緩存接收的數據寫入 SSRAM0優(yōu)選地，所述步驟c中，所述端口通過訪問控制單元對SSRAM進行讀出數據訪問 時，具體為
5
訪問控制單元通過與其連接的配置寄存器，預先設置與外界訪問設備相連接的每 個端口的讀取請求時刻，同時在前一個時鐘周期內，將此端口有權限對SSRAM進行訪問的 時刻設置為該端口有所述讀取請求的預讀取時刻；所述位于該端口與訪問控制單元之間的FIFO緩存，接收在預讀取時刻從SSRAM提 前讀出的數據，所述數據為該端口在讀取請求時刻需讀取的數據，所述端口再將需要讀取 的數據從FIFO緩存讀出。根據本發(fā)明實施例，通過訪問控制單元對與其連接的多個端口預先配置訪問權 限，使得在一個時鐘周期內，只有一個與外界訪問設備相連接的端口有權限通過訪問控制 單元對SSRAM進行訪問。本發(fā)明利用單端口 SSRAM和與訪問控制單元相連接的多個端口 模擬出多端口 SSRAM的存儲器，在解決了單端口 SSRAM帶來的多設備同時訪問沖突的問題 的同時，沒有加大存儲器與FPGA的連接關系復雜程度，具有結構簡單、FPGA占用資源少、 SSRAM利用率高等優(yōu)點。


為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明 的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據 這些附圖獲得其他的附圖。圖1是本發(fā)明實施例一提供的一種SSRAM訪問控制系統的結構圖；圖2是本發(fā)明實施例二提供的一種SSRAM訪問控制系統的結構圖；圖3是本發(fā)明實施例二提供的多端口對SSRAM訪問時序舉例圖；圖4是本發(fā)明實施例三提供的一種SSRAM訪問控制系統的結構圖；圖5是本發(fā)明實施例四提供的一種SSRAM訪問控制系統的結構圖；圖6是本發(fā)明實施例四提供的一種SSRAM訪問控制系統的時序舉例圖；圖7是本發(fā)明實施例五提供的一種SSRAM訪問控制方法的流程圖；圖8是本發(fā)明實施例六提供的一種SSRAM訪問控制方法的流程圖；圖9是本發(fā)明實施例七提供的一種SSRAM訪問控制方法的流程圖。
具體實施例方式為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例 中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員 在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例一如圖1所示，是本發(fā)明實施例一提供的一種SSRAM訪問控制系統，包括FPGA和 SSRAM,所述系統還包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另 一端分別與外界的訪問設備相連接；所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限；所述端口在配置的訪問權限內，通過訪問控制單元對SSRAM進行訪問。當與數字中頻或DSP等外界設備相連接的端口對訪問控制單元發(fā)出向SSRAM進 行訪問的請求時，訪問控制單元檢測此請求與配置的訪問權限是否符合，當符合時，向該端 口發(fā)出訪問許可，該端口收到訪問許可后，與外界設備相連接的端口通過訪問控制單元對 SSRAM進行訪問。此時在每一個時鐘周期內，只有一個端口有權限對SSRAM進行訪問，既避免了讀 寫沖突的問題，又提高了對SSRAM訪問利用率，同時SSRAM的單端口與FPGA的連接關系沒 有改變，成本較低。實施例二如圖2所示，是本發(fā)明實施例二提供的一種SSRAM訪問控制系統，包括FPGA和 SSRAM,所述系統還包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另 一端分別與外界的訪問設備相連接；所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制 單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限；所述訪問控制單元包括順序配置單元，用于為每個與其相連的端口配置在一個時鐘段內可以對SSRAM 進行訪問的許可權限順序；時鐘周期比例配置單元，用于配置每個端口在有權限通過訪問控制單元對 SSRAM進行訪問時，在一個時鐘段內所占用的時鐘周期比例。所述端口按照上述配置訪問權限內的許可權限順序和在一個時鐘段內所占用的 時鐘周期比例內，通過訪問控制單元對SSRAM進行訪問。進一步，所述多個端口的訪問速度之和小于或等于SSRAM端口的訪問速度。實施例二和實施例一的相似之處就不再重復描述，二者的主要區(qū)別在于，實施例 二的訪問控制單元還包括順序配置單元和時鐘周期比例配置單元，這樣能根據每個端口 的具體情況，為其配置訪問順序和在訪問權限內所占用的時間比例，能更有效的提高訪問效率。下面舉例對所述訪問控制單元包括的順序配置單元和時鐘周期比例配置單元的 功能進行描述。如圖3所示，當訪問控制單元連接有三個端口時，設每一個時鐘段內包括4 個時鐘周期，通過順序配置單元配置端口 0為第一訪問順序，端口 1為第二訪問順序，端口 2 為第三訪問順序，同時通過時鐘周期比例配置單元配置端口 0在此時鐘段內占用1個時鐘 周期，端口 1占用1個，端口 2占用2個。同時通過對訪問控制單元連接的各端口訪問速度進行配置，使得對SSRAM進行訪 問的端口數量和訪問速度能在合理有效的范圍內進行配置。在大多數場合，SSRAM的訪問 速度時鐘頻率可以設置的很高，比如122. 88MHz，而每個端口的訪問速度并不高，那就可以 設置4個速度為30. 72MHz的端口。實施例三如圖4所示，是本發(fā)明實施例三提供的一種SSRAM訪問控制系統，包括FPGA和
7SSRAM,所述系統還包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另 一端分別與外界的訪問設備相連接；所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制 單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限；所述的訪問控制單元與其相連接的每個端口之間還包括一個FIFO緩存，所述 FIFO緩存用于接收與外界訪問設備相連接的端口需要寫入的數據，在該端口有權限對SSRAM訪 問時，再將FIFO緩存接收的數據寫入SSRAM。實施例三和實施例一的相似之處就不再重復描述，二者的主要區(qū)別在于，在訪問 控制單元與其所連接的每個端口之間增加FIFO緩存，用來接收與外界訪問設備相連接的 端口需要寫入的數據，在該端口有權限對SSRAM訪問時，再將FIFO緩存接收的數據寫入 SSRAM0下面舉例說明，比如A端口在tl時刻就要求向SSRAM寫入數據，并發(fā)送請求給訪 問控制單元。但按照配置好的訪問權限，A端口只能等到t2時刻才有訪問權限，所以此時A 端口只能等。但此時用一個很小的FIFO放在A端口與訪問控制單元之間，A端口就能將需 要寫入SSRAM的數據先寫入FIFO緩存，比如在tl時刻就開始向FIFO寫入數據，等到有權 限的t2時刻時，再將FIFO緩存接收的數據寫入SSRAM。這就是預取FIFO (Cache)的作用。實施例四如圖5所示，是本發(fā)明實施例四提供的一種SSRAM訪問控制系統，包括FPGA和 SSRAM,所述系統還包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另 一端分別與外界的訪問設備相連接；所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制 單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限；所述的訪問控制單元還連接有一個配置寄存器，所述配置寄存器預先配置與外界 訪問設備相連接的每個端口的讀取請求時刻；同時，在配置的讀取請求時刻前一個時鐘周 期內，將每個端口有權限對SSRAM進行訪問的時刻設置為該端口有所述讀取請求的預讀取 時刻；所述的訪問控制單元與其相連接的每個端口之間還包括一個FIFO緩存，所述 FIFO緩存用于接收在預讀取時刻從SSRAM提前讀出的數據，所述數據為該端口在讀取請求時刻 需讀取的數據，所述端口再將需要讀取的數據從FIFO緩存讀出。實施例四和實施例一的相似之處就不再重復描述，二者的主要區(qū)別在于，所述的 訪問控制單元還連接有一個配置寄存器，所述的訪問控制單元與其相連接的每個端口之間 還包括一個FIFO緩存，所述FIFO緩存用于接收在預讀取時刻從SSRAM提前讀出的數據， 所述數據為該端口在讀取請求時刻需讀取的數據，所述端口再將需要讀取的數據從FIFO 緩存讀出。下面舉例說明，如圖6所示，比如A端口在tl時刻就要求從SSRAM讀取數據，并發(fā)送請求給訪問控制單元。但按照配置好的訪問權限，A端口只能等到t2時刻才有訪問權限， 所以此時A端口只能等，并且如果在有權限進行訪問的時鐘周期內沒有讀完需要讀取的數 據，還要等待在下一個周期繼續(xù)讀取，但此時用一個很小的FIFO放在A端口與訪問控制單 元之間，訪問控制單元通過配置寄存器配置A端口的讀取請求時刻tl和預讀取時刻t0，因 此在t0時刻，A端口已經在有權限訪問的時鐘內把需要讀取的數據提取讀取出來并存儲在 FIFO緩存內，在tl時刻，A端口直接從FIFO緩存內將需讀取的數據讀出。實施例五如圖7所示，是本發(fā)明實施例五提供的一種使用前述系統的SSRAM訪問控制方法 的流程圖，訪問控制單元采用每一定時鐘周期只有一個端口有權限通過訪問控制單元對 SSRAM單元進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限；同時配置 各端口的訪問速度之和小于或等于SSRAM端口的訪問速度，包括以下步驟步驟70、所述與外界訪問設備相連接的端口向訪問控制單元發(fā)送對SSRAM的訪問 請求；步驟71、訪問控制單元接收到所述端口的訪問請求后，檢測該端口請求是否符合 配置的訪問權限，符合時，向該端口發(fā)出訪問允許；步驟72、所述端口接收到訪問許可后，在訪問權限內通過訪問控制單元對SSRAM 進行訪問。按照上述方法，所述端口可以在配置的訪問權限內通過訪問控制單元對SSRAM進 行分時訪問，在解決了外接訪問設備對SSRAM的訪問讀寫沖突的問題，同時，提高了 SSRAM 端口的訪問利用率。實施例六如圖8所示，是本發(fā)明實施例六提供的一種使用前述系統的SSRAM訪問控制方 法的流程圖，訪問控制單元采用每一個時鐘周期只有一個端口有權限通過訪問控制單元 對SSRAM單元進行訪問的分時仲裁方案，對每個與其相連接的端口配置在一個時鐘段內可 以對SSRAM進行訪問的訪問許可權限順序，同時配置各端口在有權限通過訪問控制單元對 SSRAM進行訪問時，在一個時鐘段內所占用的時鐘周期比例，包括以下步驟步驟80、所述與外界訪問設備相連接的端口向訪問控制單元發(fā)送對SSRAM的訪問 請求；步驟81、訪問控制單元接收到所述端口的訪問請求后，檢測該端口請求是否符合 配置的訪問權限，符合時，向該端口發(fā)出訪問允許；步驟82、所述端口接收到訪問許可后，在訪問權限內通過訪問控制單元對SSRAM 進行寫入數據訪問時，具體為位于該端口與訪問控制單元之間的FIFO緩存，接收與外界訪問設備相連接的 端口需要寫入的數據，在該端口有權限對SSRAM訪問時，再將FIFO緩存接收的數據寫入 SSRAM0實施例六和實施例五的相似之處就不再重復描述，二者的主要區(qū)別在于，所述端 口在配置的訪問權限內通過訪問控制單元對SSRAM進行寫入訪問時，通過增加的FIFO緩 存，在避免了外界訪問設備通過多端口對SSRAM訪問沖突問題的同時，又解決了訪問設備 在配置的訪問權限內向SSRAM寫入數據時的等待問題，提高了 SSRAM的訪問效率。
9
實施例七如圖9所示，是本發(fā)明實施例七提供的一種使用前述系統的SSRAM訪問控制方 法的流程圖，訪問控制單元采用每一定時鐘周期只有一個端口有權限通過訪問控制單元 對SSRAM單元進行訪問的分時仲裁方案，對每個與其相連接的端口配置在一個時鐘段內可 以對SSRAM進行訪問的訪問許可權限順序，同時配置各端口在有權限通過訪問控制單元對 SSRAM進行訪問時，在一個時鐘段內所占用的時鐘周期比例，包括以下步驟步驟90、所述與外界訪問設備相連接的端口向訪問控制單元發(fā)送對SSRAM的訪問 請求；步驟91、訪問控制單元接收到所述端口的訪問請求后，檢測該端口請求是否符合 配置的訪問權限，符合時，向該端口發(fā)出訪問允許；步驟92、所述端口接收到訪問許可后，在訪問權限內通過訪問控制單元對SSRAM 進行讀取數據訪問時，具體為訪問控制單元通過與其連接的配置寄存器，預先設置與外界訪問設備相連接的每 個端口的讀取請求時刻，同時在前一個時鐘周期內，將此端口有權限對SSRAM進行訪問的 時刻設置為該端口有所述讀取請求的預讀取時刻；所述位于該端口與訪問控制單元之間的FIFO緩存，接收在預讀取時刻從SSRAM提 前讀出的數據，所述數據為該端口在讀取請求時刻需讀取的數據，所述端口再將需要讀取 的數據從FIFO緩存讀出。實施例七和實施例五的相似之處就不再重復描述，二者的主要區(qū)別在于，所述端 口在配置的訪問權限內通過訪問控制單元對SSRAM進行讀取訪問時，通過與訪問控制單元 連接的配置寄存器配置的讀取請求時刻和預讀取時刻，和增加的FIFO緩存對SSRAM進行讀 取訪問。在避免了外界訪問設備通過多端口對SSRAM訪問沖突問題的同時，又解決了訪問 設備在配置的訪問權限內從SSRAM讀取數據時的等待問題，提高了 SSRAM的訪問效率。以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應 視為本發(fā)明的保護范圍。
10
權利要求
一種SSRAM訪問控制系統，包括FPGA和SSRAM，其特征在于，所述系統包括多個端口，所述FPGA上還設置有訪問控制單元；其中所述多個端口中的每個端口的一端通過訪問控制單元與SSRAM的端口相連接，另一端分別與外界的訪問設備相連接；所述訪問控制單元用于采用每一定時鐘周期只有一個端口有權限通過訪問控制單元對SSRAM進行訪問的分時仲裁方案，對每個與其相連接的端口配置訪問權限。
2.根據權利要求1所述的SSRAM訪問控制系統，其特征在于，所述多個端口的訪問速度 之和小于或等于SSRAM端口的訪問速度。
3.根據權利要求1所述的SSRAM訪問控制系統，其特征在于，所述訪問控制單元包括順序配置單元，用于為每個與其相連的端口配置在一個時鐘段內可以對SSRAM進行訪問的許可權限順序；時鐘周期比例配置單元，用于配置每個端口在有權限通過訪問控制單元對SSRAM進 行訪問時，在一個時鐘段內所占用的時鐘周期比例。
4.根據權利要求1所述的SSRAM訪問控制系統，其特征在于，所述的訪問控制單元與其 相連接的每個端口之間還包括一個FIFO緩存，所述FIFO緩存用于接收與外界訪問設備相連接的端口需要寫入的數據，在該端口有權限對SSRAM訪問 時，再將FIFO緩存接收的數據寫入SSRAM。
5.根據權利要求4所述的SSRAM訪問控制系統，其特征在于，所述的訪問控制單元還連 接有一個配置寄存器，所述配置寄存器預先配置與外界訪問設備相連接的每個端口的讀取 請求時刻；同時，在配置的讀取請求時刻前一個時鐘周期內，將每個端口有權限對SSRAM進 行訪問的時刻設置為該端口有所述讀取請求的預讀取時刻；所述FIFO緩存還用于接收在預讀取時刻從SSRAM提前讀出的數據，所述數據為該端口在讀取請求時刻需讀 取的數據，所述端口再將需要讀取的數據從FIFO緩存讀出。
6.一種使用權利要求1至5任一項系統的SSRAM訪問控制方法，其特征在于，訪問控制 單元采用每一個時鐘周期只有一個端口有權限通過訪問控制單元對SSRAM單元進行訪問 的分時仲裁方案，對每個與其相連接的端口配置訪問權限，包括以下步驟a、所述與外界訪問設備相連接的端口向訪問控制單元發(fā)送對SSRAM的訪問請求；b、訪問控制單元接收到所述端口的訪問請求后，檢測該端口請求是否符合配置的訪問 權限，符合時，向該端口發(fā)出訪問允許；c、所述端口接收到訪問許可后，在訪問權限內通過訪問控制單元對SSRAM進行訪問。
7.根據權利要求6所述的SSRAM訪問控制方法，其特征在于，所述各端口訪問速度之和 小于或等于SSRAM端口的訪問速度。
8.根據權利要求6所述的SSRAM訪問控制方法，其特征在于，所述訪問控制單元為每個 與其相連的端口配置訪問權限具體為訪問控制單元配置各端口在一個時鐘段內可以對SSRAM進行訪問的訪問許可權限順 序，同時配置各端口在有權限通過訪問控制單元對SSRAM進行訪問時，在一個時鐘段內所 占用的時鐘周期比例。
9.根據權利要求8所述的一種SSRAM訪問控制方法，其特征在于，所述步驟c中，所述端口通過訪問控制單元對SSRAM進行寫入數據訪問時，具體為位于該端口與訪問控制單元之間的FIFO緩存，接收與外界訪問設備相連接的端口需 要寫入的數據，在該端口有權限對SSRAM訪問時，再將FIFO緩存接收的數據寫入SSRAM。
10.根據權利要求8所述的一種SSRAM訪問控制方法，其特征在于，所述步驟C中，所述 端口通過訪問控制單元對SSRAM進行讀出數據訪問時，具體為訪問控制單元通過與其連接的配置寄存器，預先設置與外界訪問設備相連接的每個端 口的讀取請求時刻，同時在前一個時鐘周期內，將此端口有權限對SSRAM進行訪問的時刻 設置為該端口有所述讀取請求的預讀取時刻；所述位于該端口與訪問控制單元之間的FIFO緩存，接收在預讀取時刻從SSRAM提前讀 出的數據，所述數據為該端口在讀取請求時刻需讀取的數據，所述端口再將需要讀取的數 據從FIFO緩存讀出。
全文摘要
本發(fā)明實施例提供一種SSRAM訪問控制系統，包括訪問控制單元和多個端口，所述多個端口一端與訪問控制單元相連，另一端與外界訪問設備相連；訪問控制單元通過分時仲裁方案為每個端口配置對SSRAM的訪問權限，各端口在訪問權限內通過訪問控制單元對SSRAM進行訪問；通過本發(fā)明可以有效解決外界多設備對SSRAM訪問沖突的問題，同時提高了SSRAM訪問的利用率。
文檔編號G06F3/06GK101980140SQ201010546060
公開日2011年2月23日 申請日期2010年11月15日 優(yōu)先權日2010年11月15日
發(fā)明者何梁 申請人:北京北方烽火科技有限公司