專利名稱：一種片上系統(tǒng)的性能分析器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所涉及的是一種片上系統(tǒng)的性能分析器，尤其是多總線架構(gòu)片上系統(tǒng)的性能分析器，特別適用于優(yōu)化片上系統(tǒng)的系統(tǒng)方案。
背景技術(shù)：
近年來，片上系統(tǒng)(SOC)的規(guī)模越來越大，集成進去的功能和模塊也越來越多，一般包括內(nèi)部存儲器、模擬電路、射頻電路和數(shù)字電路等。圖1所示的是一個網(wǎng)絡(luò)多媒體處理器芯片的結(jié)構(gòu)示意圖，芯片內(nèi)部包括CPU處理器、視頻編解碼、圖形加速器、內(nèi)部SRAM和眾多外設(shè)等，內(nèi)部總線采用多總線架構(gòu)方式。通常，對于這樣一個上千萬門規(guī)模的片上系統(tǒng)， 任何一家公司都很難全部自己設(shè)計，一般都會結(jié)合IP (Intellectual Property)授權(quán)方式， 購買部分模塊IP，而專注于某一應(yīng)用領(lǐng)域的設(shè)計，在系統(tǒng)方案上獨具匠心。如圖1所示，其中CPU處理器、視頻編解碼和圖形加速器等模塊采用IP授權(quán)方式。采用IP授權(quán)方式帶來的問題是，在芯片設(shè)計集成階段，由于受人力資源、市場時間、尤其是FPGA原型平臺等因素的影響，很難在芯片流片前充分地完成對系統(tǒng)方案的評估與驗證。這就帶來了一個風(fēng)險，流片出來的芯片的性能可能沒有達到預(yù)期，滿足不了系統(tǒng)方案的規(guī)范需求，而又沒有特別好的手段進行診斷和分析。一個片上系統(tǒng)的系統(tǒng)方案是否優(yōu)化，關(guān)鍵在于整個片上系統(tǒng)中每個模塊是否是以比較合理的方式進行工作，因此需要在芯片內(nèi)部集成一個診斷與分析模塊，用以分析片上各個模塊在系統(tǒng)總線中的傳輸情況，提供一個真實有效的測試數(shù)據(jù)，進而優(yōu)化系統(tǒng)方案。這樣，即使單個模塊的性能沒有達到最好狀態(tài)，但是整個系統(tǒng)是以最佳配置進行工作，整體性能做到了最優(yōu)狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種片上系統(tǒng)的性能分析器，如圖2所示，利用片上系統(tǒng)的SRAM資源，能夠?qū)崟r監(jiān)測片上系統(tǒng)的任何一個外設(shè)在總線上的行為，用以診斷和分析系統(tǒng)，優(yōu)化軟件，提高系統(tǒng)性能。片上系統(tǒng)內(nèi)部一般都會有較大的片上SRAM，比如用以程序引導(dǎo)的SRAM，參考圖1 這樣的一個網(wǎng)絡(luò)多媒體處理器芯片，其程序引導(dǎo)SRAM至少為8KB，甚至更大，在系統(tǒng)程序引導(dǎo)結(jié)束后，很多時候這塊SRAM是沒有被系統(tǒng)使用的?；谶@個條件，如圖3所示，本發(fā)明的片上系統(tǒng)的性能分析器包括一個內(nèi)部SRAM 接口、控制邏輯和至少一個總線訪問統(tǒng)計與采樣電路。性能分析器也被作為片上系統(tǒng)的一個外設(shè)，受CPU處理器控制，控制邏輯根據(jù)CPU處理器發(fā)出的指令，配置內(nèi)部操作模式，指示總線訪問統(tǒng)計與采樣電路對總線上傳輸行為進行統(tǒng)計與采樣，并將統(tǒng)計與采樣結(jié)果通過內(nèi)部SRAM接口寫入到內(nèi)部SRAM。CPU處理器通過控制邏輯，經(jīng)內(nèi)部SRAM接口，可訪問到內(nèi)部 SRAM的統(tǒng)計與采樣結(jié)果，用以系統(tǒng)性能分析。本發(fā)明具有的一個特征是，根據(jù)片上已有SRAM可用資源大小的不同，可靈活配置采樣深度和寬度，不增加片上系統(tǒng)的SRAM資源，只增加少量的控制資源，對芯片的成本幾乎沒有影響，具有很好的實用性，可用于絕大多數(shù)的片上系統(tǒng)。本發(fā)明具有的另外一個特征是，在不影響正常功能的使用下，能夠?qū)ζ先魏我粭l總線上的任何外設(shè)在總線上的傳輸行為進行統(tǒng)計與分析，確保了在線調(diào)試的真實性，為系統(tǒng)性能分析提供了真實有效的分析數(shù)據(jù)。


圖1為一個網(wǎng)絡(luò)多媒體處理器芯片的結(jié)構(gòu)示意圖；圖2為本發(fā)明性能分析器在片上系統(tǒng)的位置示意圖；圖3為本發(fā)明片上系統(tǒng)性能分析器的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，以下舉實施例對本發(fā)明進一步說明。參考圖3，片上系統(tǒng)性能分析器包括內(nèi)部SRAM接口、控制邏輯和3個總線訪問統(tǒng)計與采樣電路。假定片上系統(tǒng)有16KB的SRAM可用，總線#1和#2是64位的AXI總線，總線 #3是32為的AHB總線。AXI總線每次采樣結(jié)果的數(shù)據(jù)長度需要1 位(16B)，那么采樣深度則為16KB/16B = IK ；AHB總線每次采樣結(jié)果的數(shù)據(jù)長度需要64位(8B)，那么采樣深度則為 16KB/8B = 2K。每個總線訪問統(tǒng)計與采樣電路含有一個40位的時標(biāo)計數(shù)器BCNT，對于頻率 133MHz的總線，可以連續(xù)統(tǒng)計約2. 3個小時的總線訪問情況。此外，每個總線訪問統(tǒng)計與采樣電路有一個總線傳輸周期計數(shù)器BTCNT和一個總線等待周期計數(shù)器BWCNT，用以統(tǒng)計分析總線上所有外設(shè)總的傳輸效率，總線的傳輸效率即BTCNT/(BCNT2-BCNT1)?？偩€上的每個外設(shè)也有一個傳輸周期計數(shù)器PTCNT和一個等待周期計數(shù)器PWCNT，用以統(tǒng)計分析每個外設(shè)的傳輸效率，外設(shè)的傳輸效率即PTCNT/(BCNT2-BCNT1)。BCNTl和BCNT2分別為統(tǒng)計起始時刻和結(jié)束時刻時標(biāo)計數(shù)器的計數(shù)值。BWCNT的值反應(yīng)出其對應(yīng)總線在幾條總線中的優(yōu)先級和權(quán)重情況，BWCNT越小，說明總線的優(yōu)先級越高、權(quán)重越大；反之，則說明總線的優(yōu)先級越低、權(quán)重越小。PWCNT的值反應(yīng)出其對應(yīng)外設(shè)在總線上的優(yōu)先級和權(quán)重情況，PWCNT越小，說明外設(shè)的優(yōu)先級越高、權(quán)重越大；反之，則說明外設(shè)的優(yōu)先級越低、權(quán)重越小。每個總線訪問統(tǒng)計與采樣電路配有一些采樣模式寄存器，根據(jù)不同的配置參數(shù)， 能夠跟蹤總線上的各種傳輸類型，并通過內(nèi)部SRAM接口，保存到內(nèi)部SRAM，停止采樣后， CPU處理器能夠通過控制邏輯讀回采樣結(jié)果，進行分析。統(tǒng)計分析的配置模式主要包括1、單地址空間的訪問跟蹤，對一個具體地址空間的訪問進行跟蹤，記錄系統(tǒng)對該地址的訪問情況；2、單數(shù)據(jù)的訪問跟蹤，對一個特定數(shù)據(jù)的訪問進行跟蹤，記錄總線傳輸上出現(xiàn)該數(shù)據(jù)的訪問情況；3、連續(xù)一片地址空間的訪問跟蹤，對連續(xù)一片地址空間的訪問進行跟蹤，記錄在這個地址空間范圍內(nèi)的全部訪問情況；
4、一段時間戳內(nèi)的訪問跟蹤，對特定一段時間戳內(nèi)的所有訪問進行跟蹤，記錄在這段時間戳內(nèi)的全部訪問情況；5、某個外設(shè)的訪問跟蹤，對于AXI總線上的外設(shè)，每個外設(shè)具有不同的ID，根據(jù)配置的訪問跟蹤ID，記錄該ID的全部訪問情況。采樣的基本操作模式主要包括1、中斷模式和查詢模式，方便CPU處理器進行交互操作；2、最舊采樣操作，連續(xù)采樣，直到可用的SRAM空間已滿，則停止采樣；3、最新采樣操作，連續(xù)采樣，如果可用的SRAM空間已滿，則自動覆蓋最早的采樣數(shù)據(jù)；從上面具體實施例的描述中，可以看出基于本發(fā)明的系統(tǒng)性能分析器，能夠非常靈活、方便地對系統(tǒng)上各個外設(shè)在總線上的傳輸進行統(tǒng)計和分析，為系統(tǒng)性能的優(yōu)化提供了一個真實有效的測試數(shù)據(jù)。以上介紹是基于本發(fā)明的一個具體實施例，并不限定于具體的多總線架構(gòu)片上系統(tǒng)。采用同種方式應(yīng)用于不同的多總線架構(gòu)片上系統(tǒng)中實現(xiàn)對系統(tǒng)性能分析不超出本發(fā)明的提供以及保護范圍。
權(quán)利要求
1.一種片上系統(tǒng)的性能分析器，包括一個內(nèi)部SRAM接口、控制邏輯和至少一個總線訪問統(tǒng)計與采樣電路，其中內(nèi)部SRAM接口和片上SRAM對接，總線訪問統(tǒng)計與采樣電路和系統(tǒng)總線對接，控制邏輯連接于內(nèi)部SRAM接口和總線訪問統(tǒng)計與采樣電路之間，其特征在于所述控制邏輯根據(jù)CPU處理器發(fā)出的指令，配置內(nèi)部操作模式，指示總線訪問統(tǒng)計與采樣電路對總線上傳輸行為進行統(tǒng)計與采樣，并將統(tǒng)計與采樣結(jié)果通過內(nèi)部SRAM接口寫入到內(nèi)部SRAM。CPU處理器通過控制邏輯，經(jīng)內(nèi)部SRAM接口，可訪問到內(nèi)部SRAM的統(tǒng)計與采樣結(jié)果，用以系統(tǒng)性能分析。
2.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于根據(jù)片上已有SRAM可用資源大小的不同，靈活配置采樣深度和寬度，不增加片上系統(tǒng)的SRAM資源。
3.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于對片上任何一條總線上的任何外設(shè)在總線上的傳輸行為進行統(tǒng)計與分析，確保在線調(diào)試的真實性，為系統(tǒng)性能分析提供真實有效的分析數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于所述總線訪問統(tǒng)計與采樣電路包括一個時標(biāo)計數(shù)器、總線傳輸周期計數(shù)器、總線等待周期計數(shù)器和采樣模式寄存器，這些計數(shù)器和寄存器用于統(tǒng)計總線總線傳輸效率和跟蹤總線傳輸類型。
5.根據(jù)權(quán)利要求4所述的一種片上系統(tǒng)的性能分析器，其特征在于所述采樣模式寄存器，其采樣模式包括單地址空間的訪問跟蹤、單數(shù)據(jù)的訪問跟蹤、連續(xù)一片地址空間的訪問跟蹤、一段時間戳內(nèi)的訪問跟蹤和某個外設(shè)的訪問跟蹤等模式。
全文摘要
本發(fā)明提出了一種適用于片上系統(tǒng)的性能分析器。這種性能分析器能夠充分利用片上系統(tǒng)的SRAM資源，靈活配置采樣深度和寬度，在不影響正常功能的使用下，能夠?qū)崟r監(jiān)測片上系統(tǒng)的任何一個外設(shè)在總線上的行為，確保在線調(diào)試的真實性，能夠為系統(tǒng)性能分析提供真實有效的分析數(shù)據(jù)。
文檔編號G06F11/34GK102184134SQ201010206760
公開日2011年9月14日 申請日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者劉春輝, 李興仁, 林錦麟, 金榮偉 申請人:上海盈方微電子有限公司