專(zhuān)利名稱(chēng)：：一種冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種冗余仲裁機(jī)制下的可重構(gòu)星載計(jì)算機(jī)，可用于提高星載計(jì)算機(jī)的處理能力，可靠性及功能的靈活性，并有效控制能耗，特別適用于微、納衛(wèi)星電子系統(tǒng)技術(shù)需求。
背景技術(shù)：
：星載計(jì)算機(jī)是衛(wèi)星電子系統(tǒng)的關(guān)鍵技術(shù)之一，用于星上任務(wù)調(diào)度、姿軌確定與控制解算、地面指令解析與分發(fā)及測(cè)控通信管理等，是衛(wèi)星的任務(wù)處理核心。星載計(jì)算機(jī)一般基于某種成熟的嵌入式硬件平臺(tái)，具備實(shí)時(shí)的多任務(wù)處理功能。隨著空間任務(wù)日趨復(fù)雜與多樣化，微衛(wèi)星、納衛(wèi)星及多星組網(wǎng)、編隊(duì)技術(shù)發(fā)展迅速，衛(wèi)星體積小型化，功能復(fù)雜化與管理自主化等特點(diǎn)使得研發(fā)高性能、高可靠、低功耗的星載計(jì)算機(jī)等衛(wèi)星設(shè)備迫在眉睫。傳統(tǒng)的星載計(jì)算機(jī)處理能力弱，任務(wù)單一，而作為衛(wèi)星處理核心，為保證其可靠運(yùn)行，通常采取簡(jiǎn)單的多機(jī)熱備份配置，成本與功耗難以控制；同時(shí)，衛(wèi)星軟件相對(duì)固定、功能簡(jiǎn)單，且不具備在線(xiàn)升級(jí)等功能。面對(duì)諸多技術(shù)不足，近年來(lái)國(guó)內(nèi)外正在針對(duì)星載計(jì)算機(jī)硬件的高性能、高可靠、低功耗、小體積技術(shù)與軟件的可重構(gòu)、可升級(jí)技術(shù)開(kāi)展探索與研究，但受制于航天可靠性要求的特殊性，大多采用多個(gè)低速處理器分散處理，開(kāi)關(guān)控制多機(jī)備份和星上軟件備份與恢復(fù)等簡(jiǎn)單技術(shù)，依然無(wú)法很好的解決高性能與低功耗、多功能與高可靠以及復(fù)雜軟件與升級(jí)重構(gòu)等矛盾?？傊?，目前國(guó)內(nèi)外還沒(méi)有在兼顧性能、可靠性和功耗等指標(biāo)方面比較完備的星載計(jì)算機(jī)，本發(fā)明針對(duì)此提出了一種冗余仲裁機(jī)制下的可重構(gòu)星載計(jì)算機(jī)。
發(fā)明內(nèi)容本發(fā)明的技術(shù)解決問(wèn)題是克服現(xiàn)有技術(shù)不足，提供一種冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，該星載計(jì)算機(jī)處理能力強(qiáng)、可靠性高、功能與結(jié)構(gòu)靈活，能耗低。本發(fā)明的技術(shù)解決方案是一種冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，包括主處理單元、備份處理單元、仲裁模塊、電源管理模塊及故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法；主處理單元由PowerPC處理器、處理器配置CPLD、存儲(chǔ)器、軟件重構(gòu)接口、CAN總線(xiàn)接口組成，PowerPC處理器通過(guò)數(shù)據(jù)、地址總線(xiàn)分別與處理器配置CPLD和存儲(chǔ)器連接，并從處理器配置CPLD讀取配置字進(jìn)行主頻、時(shí)鐘及接口初始化配置，從存儲(chǔ)器中加載VxWorks操作系統(tǒng)、星務(wù)管理、姿軌測(cè)量與控制功能的星載計(jì)算軟件，軟件重構(gòu)接口通過(guò)PowerPC處理器的SCC接口擴(kuò)展，提供星載計(jì)算機(jī)軟件在軌重構(gòu)接口，CAN總線(xiàn)接口通過(guò)PowerPC處理器的SPI接口擴(kuò)展，提供星載計(jì)算機(jī)與星上其他外設(shè)通信鏈路，備份處理單元功能、結(jié)構(gòu)與主處理單元相同并構(gòu)成雙機(jī)冷備份，在故障情況下進(jìn)行雙機(jī)切換，仲裁模塊內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法，對(duì)主處理單元和備份處理單元進(jìn)行故障檢測(cè)和切換仲裁，電源管理模塊提供星載計(jì)算機(jī)二次電源及主處理單元和備份處理單元的供電切換開(kāi)關(guān)。所述PowerPC處理器為PowerPC82XX系列處理器，包括PowerPC8260、PowerPC8270、PowerPC8280o所述的軟件重構(gòu)接口通過(guò)SCC接口連接至PowerPC處理器，軟件重構(gòu)接口遵從UART串行通信協(xié)議及RS422電平協(xié)議，對(duì)存儲(chǔ)器內(nèi)原有的星載計(jì)算機(jī)軟件漏洞、異?；蚬δ苌?jí)提供軟件重構(gòu)通道，地面監(jiān)控站將所需要代碼分包上傳至星上通信設(shè)備，通過(guò)軟件重構(gòu)接口傳至處理器，實(shí)現(xiàn)對(duì)有問(wèn)題的星載計(jì)算機(jī)軟件進(jìn)行修正、替換或升級(jí)重構(gòu)，或?qū)π禽d計(jì)算機(jī)進(jìn)行在線(xiàn)調(diào)試。所述的仲裁模塊包括主FPGA、冗余FPGA，及內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法；主FPGA和冗余FPGA通過(guò)I/O接口分別與主處理單元和備份處理單元連接，并構(gòu)成兩級(jí)硬件看門(mén)狗故障檢測(cè)電路，主FPGA和冗余FPGA之間通過(guò)I/O接口連接，構(gòu)造看門(mén)狗進(jìn)行相互檢測(cè)，當(dāng)仲裁模塊的內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法檢測(cè)、判斷出主處理單元、備份處理單元或自身故障時(shí)，形成對(duì)處理單元雙機(jī)的切換指令或仲裁模塊自身的復(fù)位指令，通過(guò)主FPGA的I/O接口傳送至電源管理模塊執(zhí)行。所述的故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法包含仲裁模塊對(duì)主處理單元和備份處理單元的故障檢測(cè)、判別算法，仲裁模塊內(nèi)部的自校驗(yàn)算法，及冗余分析、雙機(jī)切換仲裁算法；故障檢測(cè)、判別算法是在故障檢測(cè)允許時(shí)間內(nèi)，主FPGA和冗余FPGA利用看門(mén)狗分別檢測(cè)處于工作狀態(tài)的主處理單元或備份處理單元喂狗信號(hào)，并直接判別主處理單元或備份處理單元是否故障；自校驗(yàn)算法為仲裁模塊內(nèi)部的主FPGA和冗余FPGA互相檢測(cè)喂狗信號(hào)，判別對(duì)方是否故障；冗余分析、雙機(jī)切換仲裁算法是主FPGA綜合了自身和冗余FPGA對(duì)主處理單元或備份處理單元故障狀態(tài)的直接判別結(jié)果以及自校驗(yàn)算法中主FPGA、冗余FPGA之間故障檢測(cè)的互判結(jié)果進(jìn)行邏輯遞推以確定主FPGA和冗余FPGA的各判別結(jié)果是否存在邏輯矛盾，并通過(guò)比較故障率大小，最終對(duì)雙機(jī)的切換或FPGA的復(fù)位做出仲裁。所述邏輯遞推的方法為若主FPGA和冗余FPGA對(duì)主處理單元或備份處理單元判別結(jié)果一致，即認(rèn)可主FPGA和冗余FPGA的檢測(cè)結(jié)果，不考慮主FPGA與冗余FPGA的互判結(jié)果；若主FPGA和冗余FPGA對(duì)主處理單元或備份處理單元的判別結(jié)果不一致，則進(jìn)一步對(duì)比主FPGA和冗余FPGA互相檢測(cè)的互判結(jié)果如主FPGA和冗余FPGA判別對(duì)方無(wú)故障，等于肯定對(duì)方對(duì)主處理單元或備份處理單元的直接判別結(jié)果，當(dāng)判別對(duì)方狀態(tài)異常，等于否定對(duì)方對(duì)主處理單元或備份處理單元的直接判別結(jié)果，此過(guò)程可通過(guò)綜合FPGA的互判結(jié)果間接判別主處理單元或備份處理單元狀態(tài)，當(dāng)主FPGA和冗余FPGA對(duì)主處理單元或備份處理單元的間接判別與直接判別結(jié)果不一致時(shí)，認(rèn)為該FPGA邏輯遞推矛盾，出現(xiàn)故障；若邏輯遞推結(jié)果無(wú)矛盾，再根據(jù)故障率大小進(jìn)一步定位可能發(fā)生故障的設(shè)備，因?yàn)橹魈幚韱卧騻浞萏幚韱卧⒅鱂PGA和冗余FPGA中任兩方同時(shí)發(fā)生故障的概率小于第三方單獨(dú)發(fā)生故障的概率，所以邏輯遞推結(jié)果中一方發(fā)生故障的判別結(jié)果更為可信；當(dāng)邏輯遞推結(jié)果顯示主FPGA與冗余FPGA均存在矛盾導(dǎo)致無(wú)法確定主處理單元或備份處理單元是否故障時(shí)，認(rèn)為仲裁模塊整體故障，F(xiàn)PGA即產(chǎn)生模塊自身復(fù)位指令，復(fù)位后繼續(xù)檢測(cè)。所述電源管理模塊由電壓轉(zhuǎn)換模塊、MCU及電磁繼電器組成；電壓轉(zhuǎn)換模塊對(duì)衛(wèi)星一次電源進(jìn)行二次轉(zhuǎn)換，為星載計(jì)算機(jī)各部分提供所需的電源，MCU通過(guò)I/O接口與仲裁模塊連接，接收的對(duì)主處理單元、備份處理單元的雙機(jī)切換指令和對(duì)仲裁模塊的復(fù)位指令，通過(guò)I/O電平控制電磁繼電器執(zhí)行雙機(jī)切換或復(fù)位。本發(fā)明的原理是采用高性能處理器作為處理單元運(yùn)算平臺(tái)，以及嵌入式實(shí)時(shí)操作系統(tǒng)實(shí)現(xiàn)衛(wèi)星復(fù)雜任務(wù)的調(diào)度；進(jìn)行雙機(jī)冷備份設(shè)置，保證同時(shí)刻只需一臺(tái)處理單元完成衛(wèi)星任務(wù)，而發(fā)生故障時(shí)另外一臺(tái)方上電工作，取代故障機(jī)，以有效控制總體功耗。利用處理單元中PowerPC處理器的可通過(guò)SCC接口啟動(dòng)的特點(diǎn)，將其設(shè)計(jì)為支持串行通信協(xié)議的UART接口以支持程序加載，再將通信鏈路轉(zhuǎn)為RS422電平，實(shí)現(xiàn)可靠的代碼在軌調(diào)試與軟件重構(gòu)。仲裁模塊的兩組FPGA對(duì)處理單元構(gòu)成兩級(jí)硬件看門(mén)狗進(jìn)行故障檢測(cè)并進(jìn)行互相校驗(yàn)，在綜合各檢測(cè)結(jié)果基礎(chǔ)上依據(jù)邏輯推導(dǎo)結(jié)果的傳遞關(guān)系和發(fā)生故障的概率比較，對(duì)數(shù)據(jù)處理單元及其存儲(chǔ)器在空間粒子輻射或其它電器問(wèn)題影響下發(fā)生的粒子翻轉(zhuǎn)、閂鎖等故障判決雙機(jī)切換。其中故障檢測(cè)、判別算法及自校驗(yàn)算法流程相似，主要公式如下A=0or1①B=Sv-Cwd=0or其他②式①中，A表示是否收到喂狗信號(hào)電平序列，“0”表示收到，“1”表示未收到；式②中Sv為采樣得到的喂狗信號(hào)電平序列，Cm為星上規(guī)定喂狗指令，B表示比對(duì)結(jié)果，結(jié)果“0”表示喂狗信號(hào)正確，“1”表示錯(cuò)誤；可見(jiàn)，只有A+B=0時(shí)，故障判別結(jié)果將為正常，否則為故障。仲裁模塊的故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法，輸入分別來(lái)自?xún)山MFPGA對(duì)同一處理單元的檢測(cè)，以及仲裁模塊的自校驗(yàn)，主FPGA(4)和冗余FPGA(5)通過(guò)比較對(duì)主處理單元(1)或備份處理單元(2)的直接判別結(jié)果與互判中的間接判別結(jié)果，排除邏輯遞推矛盾，繼而比較故障率進(jìn)精確定位故障設(shè)備，一般的，處理單元與FPGA的故障率在設(shè)計(jì)選型之初就已明確，假設(shè)，如？、？1；分別為處理單元、主？64及冗余FPGA的故障率，根據(jù)實(shí)際設(shè)計(jì)指標(biāo)，滿(mǎn)足1>>Pp>pM=ρκ>0，故依據(jù)概率論原理，三者中兩者同時(shí)故障的概率應(yīng)小于其中任一者發(fā)生故障的概率，而且衛(wèi)星在通常狀態(tài)下不考慮三者同時(shí)故障的情況。因此仲裁推導(dǎo)應(yīng)初步遵從以下公式PpXpM<Pp<Pe(5)PpXpE<Pp<Pm(6)pMXpE<Pp(7)最終，利用MCU和繼電器構(gòu)成的電源管理模塊付諸實(shí)施，從而保證星載計(jì)算機(jī)能夠正常工作，提高容錯(cuò)能力。本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于在改善傳統(tǒng)星載計(jì)算機(jī)軟、硬件構(gòu)成的基礎(chǔ)上，構(gòu)建了一種更加適合微、納衛(wèi)星技術(shù)發(fā)展需求的處理能力強(qiáng)、可靠性更高、功能靈活，總體功耗小的高性能星載計(jì)算機(jī)，它具有以下優(yōu)點(diǎn)(1)處理單元相比其它星載計(jì)算機(jī)的數(shù)據(jù)處理設(shè)備，選用高主頻的處理器，處理能力強(qiáng)、功能接口豐富；冷備份設(shè)置確保了同時(shí)刻只有一臺(tái)處理單元工作，總體降低了功耗，適合今后微、納衛(wèi)星集成化高，任務(wù)復(fù)雜、低功耗等發(fā)展需求；(2)軟件重構(gòu)接口為在軌運(yùn)行的軟件故障或需要升級(jí)時(shí)，方便實(shí)現(xiàn)軟件重構(gòu)的星地通信鏈路接口，而且基于差分電平的RS422串行通信模式，保證了上傳代碼傳輸?shù)目煽啃?，從而提高了星載計(jì)算機(jī)的可靠性，并使衛(wèi)星在入軌后進(jìn)行性能改善、功能擴(kuò)展成為可能；(3)本發(fā)明的仲裁模塊由兩組高性能、低功耗(百毫瓦以?xún)?nèi))FPGA組成。工作在空間環(huán)境下的航天器中，F(xiàn)PGA表現(xiàn)出極高的可靠性，因此用于星載計(jì)算機(jī)處理單元的故障檢測(cè)和雙機(jī)切換仲裁。對(duì)于在軌運(yùn)行的星載計(jì)算機(jī)存儲(chǔ)器，很可能在空間輻照下，引發(fā)單粒子翻轉(zhuǎn)、閂鎖等故障，造成數(shù)據(jù)、指令錯(cuò)誤，或軟件跑飛，有時(shí)甚至導(dǎo)致硬件的損壞。因此冗余仲裁模塊設(shè)計(jì)成雙FPGA組合的兩級(jí)硬件看門(mén)狗對(duì)處理單元進(jìn)行實(shí)時(shí)故障監(jiān)視，提高了星載計(jì)算機(jī)本身的可靠性。(4)本發(fā)明的多輸入冗余仲裁等算法使星載計(jì)算機(jī)在運(yùn)行時(shí)能快速發(fā)現(xiàn)故障、及時(shí)排除故障干擾恢復(fù)正常工作，判斷準(zhǔn)確，效率高，提高了系統(tǒng)可靠性。圖1為本發(fā)明的結(jié)構(gòu)框圖；圖2為本發(fā)明中的主處理單元與備份處理單元電路框圖；圖3為本發(fā)明中的冗余仲裁模塊電路框圖；圖4為本發(fā)明中的故障檢測(cè)、判別算法流程圖；圖5為本發(fā)明中的冗余分析、雙機(jī)切換仲裁算法流程圖；圖6為本發(fā)明中的電源管理模塊電路框圖。具體實(shí)施例方式如圖1所示，本發(fā)明包括主處理單元1、備份處理單元2、仲裁模塊3、電源管理模塊6，其中主處理單元1、備份處理單元2功能、結(jié)構(gòu)相同，具備軟件可重構(gòu)接口，采取雙機(jī)冷備份設(shè)置，通常狀態(tài)下主處理單元1加電工作，備份處理單元2不加電，當(dāng)主處理單元1發(fā)生故障，則切換至備份處理單元2工作模式，若備份處理單元2發(fā)生故障，則切回至主處理單元1工作模式。本發(fā)明的主處理單元1、備份處理單元2是星載計(jì)算機(jī)運(yùn)算核心，可提供166450MHz處理器主頻及66MHz總線(xiàn)頻率，采用VxWorks嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)平臺(tái)，可完成傳統(tǒng)衛(wèi)星分散式結(jié)構(gòu)中所有分系統(tǒng)處理器的任務(wù)，能大大改善星載計(jì)算機(jī)處理能力，提高集成化程度，適合衛(wèi)星任務(wù)、算法復(fù)雜化需求。主處理單元1由PowerPC處理器8、處理器配置CPLD9、存儲(chǔ)器10、軟件重構(gòu)接口11及CAN總線(xiàn)接口12組成，PowerPC處理器8通過(guò)自身數(shù)據(jù)地址總線(xiàn)分別與處理器配置CPLD9和存儲(chǔ)器10連接，且通過(guò)I/O接口與仲裁模塊3連接。PowerPC處理器8為星載計(jì)算機(jī)數(shù)據(jù)處理單元的CPU，處理器配置CPLD9用于上電時(shí)對(duì)CPU進(jìn)行初始配置，存儲(chǔ)器10用于存儲(chǔ)星載計(jì)算機(jī)軟件，軟件重構(gòu)接口11作為星上軟件重構(gòu)通道，由PowerPC處理器8的SCC接口擴(kuò)展，CAN總線(xiàn)接口12由PowerPC處理器8的SPI接口擴(kuò)展，用于星載計(jì)算機(jī)與星上其它外設(shè)備通信，仲裁模塊3內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法7，用于星載計(jì)算機(jī)處理單元的故障檢測(cè)與容錯(cuò)。如圖2所示，本發(fā)明的主處理單元1及備份處理單元2均采用以PowerPC處理器8為核心的嵌入式硬、軟件平臺(tái)，PowerPC處理器通過(guò)地址、數(shù)據(jù)總線(xiàn)分別與處理器配置CPLD9和存儲(chǔ)器10連接，存儲(chǔ)器10包括SDRAM和FLASH，CAN總線(xiàn)接口通過(guò)PowerPC處理器的SPI接口擴(kuò)展，CAN控制器、收發(fā)器分別采用MCP2515和SN65HVD231，軟件重構(gòu)接口利用PowerPC處理器的SCC(串行通信控制器)接口擴(kuò)展為UART協(xié)議的串口，再通過(guò)MAX3491轉(zhuǎn)換為RS422電平，地面上傳的程序代碼直接由Power。PowerPC處理器8為PowerPC82XX系列處理器，包括PowerPC8260、PowerPC8270、PowerPC8280。如圖3所示，本發(fā)明中的仲裁模塊3通過(guò)VHDL硬件邏輯語(yǔ)言實(shí)現(xiàn)故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法，其中算法輸入分別來(lái)自?xún)山MFPGA對(duì)同一處理單元的檢測(cè)，以及仲裁模塊的自校驗(yàn)，它對(duì)星載計(jì)算機(jī)處理單元進(jìn)行故障檢測(cè)和自校驗(yàn)，綜合兩類(lèi)檢測(cè)四種判別結(jié)果進(jìn)行冗余仲裁推導(dǎo)，得出處理單元切換或仲裁模塊復(fù)位的仲裁結(jié)果通報(bào)電源管理模塊執(zhí)行。仲裁模塊3具體由主FPGA4和冗余FPGA5組成，仲裁模塊3通過(guò)I/O接口與處理單元，電源管理模塊6等外部設(shè)備連接，內(nèi)部的主FPGA4與冗余FPGA5通過(guò)I/O接口相互連接。主FPGA4分別接收主處理單元1和備份處理單元2的喂狗信號(hào)，根據(jù)喂狗信號(hào)判別是否故障，并將判別結(jié)果加入下一步冗余分析過(guò)程，冗余FPGA5也分別接收主處理單元1和備份處理單元2的喂狗信號(hào)，判別是否故障，并將判別結(jié)果通過(guò)I/O接口發(fā)送給主FPGA4，加入下一步冗余分析過(guò)程。同時(shí)，主FPGA4與冗余FPGA5通過(guò)I/O接口發(fā)送自身健康狀態(tài)信號(hào)并互相檢測(cè)并判別是否故障，將判別結(jié)果送至主FPGA4，加入下一步冗余分析過(guò)程。主FPGA4綜合分析各判別結(jié)果，進(jìn)行冗余分析，生成雙機(jī)切換或仲裁模塊復(fù)位的指令，通過(guò)I/O接口輸出仲裁指令至電源管理模塊6。如圖4所示，本發(fā)明的故障檢測(cè)、判別算法流程為在FPGA上電啟動(dòng)看門(mén)狗定時(shí)器后，將A賦值1(A表示是否收到喂狗信號(hào))，然后等待處理單元喂狗信號(hào)，在定時(shí)器溢出前如未接到喂狗信號(hào)，B賦值1(B表示比對(duì)結(jié)果)，計(jì)時(shí)器清零，C=A+B非0(C表示故障判別結(jié)果)，判別處理單元故障，發(fā)送結(jié)果至冗余分析、雙機(jī)切換仲裁算法，否則，接到喂狗信號(hào)，則B賦值0，計(jì)時(shí)器清零，進(jìn)而比對(duì)喂狗指令，如正確則A賦0，C=A+B=0，判別處理單元正常，發(fā)送結(jié)果至冗余分析、雙機(jī)切換仲裁算法。此外，兩組FPGA之間的自校驗(yàn)算法與上述流程基本相同。即在兩組FPGA互相構(gòu)成看門(mén)狗檢測(cè)電路基礎(chǔ)上，上電后兩組FPGA均啟動(dòng)各自的看門(mén)狗定時(shí)器，將A’賦值1(A’表示是否收到喂狗信號(hào))，然后等待對(duì)方的喂狗信號(hào)，在定時(shí)器溢出前如未接到喂狗信號(hào)，B’賦值1(B’表示比對(duì)結(jié)果)，計(jì)時(shí)器清零，C，=A'+B，非0(C’表示故障判別結(jié)果)，判別對(duì)方故障，將判別結(jié)果作為主FPGA中冗余分析、雙機(jī)切換仲裁算法的輸入，相反若接到喂狗信號(hào)，則B’賦值0，計(jì)時(shí)器清零，進(jìn)而比對(duì)喂狗指令，如正確則A’賦0，C’=A'+B’=0，判別對(duì)方的FPGA正常，亦將判別結(jié)果作為主FPGA4中冗余分析、雙機(jī)切換仲裁算法的輸入。如圖5所示，本發(fā)明的冗余分析、雙機(jī)切換仲裁算流程圖，主FPGA4將仲裁模塊對(duì)處理單元的故障判別結(jié)果與仲裁模塊自檢結(jié)果進(jìn)行比較、分析，通過(guò)判斷邏輯遞推是否存在矛盾以及進(jìn)行故障率計(jì)算、比較，逐步判定故障所在，做出對(duì)處理單元的故障裁決，并生成仲裁指令。按照衛(wèi)星設(shè)備實(shí)際情況，仲裁推算需滿(mǎn)足以下前提處理單元與仲裁模塊的可靠性指標(biāo)確定，兩組FPGA可靠性相同且高于處理單元，不考慮處理單元與兩組FPGA三者同時(shí)故障的情況。據(jù)此，表中歸納了各種判別結(jié)果。首先，認(rèn)為邏輯推導(dǎo)存在可傳遞性，即主FPGA4或冗余FPGA5互相校驗(yàn)時(shí)判別對(duì)方狀態(tài)正常，等于肯定對(duì)方對(duì)主處理單元1或備份處理單2的判別結(jié)果，當(dāng)判別對(duì)方狀態(tài)異常，等于否定對(duì)方對(duì)主處理單元1或備份處理單元2的判別結(jié)果，例如主FPGA4直接通過(guò)看門(mén)狗判別處理單元“正?！?，冗余FPGA5判別處理單元“異?！保鱂PGA4判別冗余FPGA5“正?！?，冗余FPGA5判別主FPGA4“異?！保ㄟ^(guò)分析以上判別結(jié)果可知，在主FPGA4判別冗余FPGA5“正?！焙螅瑧?yīng)該間接認(rèn)可冗余FPGA5對(duì)處理單元的判別，遞推出處理單元“異?！保鱂PGA4自身判別處理單元為“正常”，說(shuō)明主FPGA4邏輯遞推結(jié)果存在矛盾，判別結(jié)果不可信，此時(shí)應(yīng)遵從冗余FPGA5的判別，做出處理單元“異?！毙枨袚Q的仲裁。其次，通過(guò)上述推到后，主FPGA4與冗余FPGA5邏輯遞推結(jié)果均無(wú)矛盾，則根據(jù)三者中兩者同時(shí)發(fā)生故障的概率小于其中任一者發(fā)生故障的概率原則，定位故障設(shè)備。例如，主FPGA4判別處理單元“正?！?，判別冗余FPGA5“異?！保哂郌PGA5判別處理單元與主FPGA4均“異?！?，則根據(jù)pPXpM<pK，故此，應(yīng)遵從主FPGA4的判別，做出處理單元“正?！钡闹俨?，依上述兩條準(zhǔn)則可推出圖5輸入-輸出表中各種結(jié)果。另外，當(dāng)果主FPGA4與冗余FPGA5對(duì)主處理單元1或備份處理單元2判別結(jié)果一致時(shí)，即認(rèn)可主FPGA4或冗余FPGA5的檢測(cè)結(jié)果，不考慮主FPGA4與冗余FPGA5的互判結(jié)果；當(dāng)主FPGA4與冗余FPGA5對(duì)處理單元的檢測(cè)結(jié)果不一致，且邏輯遞推結(jié)果顯示主FPGA4與冗余FPGA5均存在矛盾時(shí)，認(rèn)為仲裁模塊出現(xiàn)整體故障而產(chǎn)生仲裁模塊自身復(fù)位仲裁指令，電源管理模塊將對(duì)仲裁模塊實(shí)施復(fù)位，重新進(jìn)行檢測(cè)。如表1所示，本發(fā)明的冗余分析、雙機(jī)切換仲裁算法結(jié)果表，表中每行代表一種判別情況及相應(yīng)的邏輯推導(dǎo)結(jié)果和仲裁指令，其中“可忽略”表示仲裁模塊的自校驗(yàn)結(jié)果不影響冗余分析、雙機(jī)切換仲裁推算結(jié)果；“_”表示相應(yīng)的步驟不執(zhí)行。表1Γ^^Γ^^對(duì)處主FPGA主FPGAFPGA判FPGA判遞推結(jié)果故障理單生成指判別處判別冗別處理別主是否存在矛率比元仲令理單元余FPGA單元結(jié)FPGA結(jié)盾較裁結(jié)類(lèi)型結(jié)果結(jié)果果果果WM^WM^11無(wú)指令Γ^^Γ^^對(duì)處主FPGA主FPGAFPGA判FPGA判遞推結(jié)果故障理單生成指判別處判別冗別處理別主是否存在矛率比元仲令理單元余FPGA單元結(jié)FPGA結(jié)盾較裁結(jié)類(lèi)型結(jié)果結(jié)果果果果兩組FPGA=Wm仲裁模TP堂后堂TP堂TP堂Icφ升幣Icφicφ均有矛盾定塊復(fù)位PpXPm正常異常異常異常否正常無(wú)指令<PE冗余FPGA正常異常異常正常_正常無(wú)指令有矛盾主FPGA有矛雙機(jī)切正常異常正常異常異常盾換雙機(jī)切異常異?？珊雎钥珊雎訽-異常換PpXPe異常正常異常異常否正常無(wú)指令<PM主FPGA有矛異常正常正常異常-正常無(wú)指令盾<table>tableseeoriginaldocumentpage11</column></row><table>如圖6所示，本發(fā)明的電源管理模塊6，利用DC/DC將衛(wèi)星一次電源轉(zhuǎn)換為星載計(jì)算機(jī)所需的二次電源，通過(guò)四個(gè)電磁繼電器開(kāi)關(guān)，分別連接到主處理單元1、備份處理單元2、主FPGA4和冗余FPGA5，低功耗(十毫瓦以?xún)?nèi))MCU(微控制器)接收來(lái)自仲裁模塊的指令，從而控制電磁繼電開(kāi)關(guān)執(zhí)行處理單元的切換或仲裁模塊的復(fù)位。本發(fā)明說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。權(quán)利要求一種冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于包括主處理單元(1)、備份處理單元(2)、仲裁模塊(3)、電源管理模塊(6)；主處理單元(1)由PowerPC處理器(8)、處理器配置CPLD(9)、存儲(chǔ)器(10)、軟件重構(gòu)接口(11)、CAN總線(xiàn)接口(12)組成，PowerPC處理器(8)通過(guò)數(shù)據(jù)、地址總線(xiàn)分別與處理器配置CPLD(9)和存儲(chǔ)器(10)連接，并從處理器配置CPLD(9)讀取配置字進(jìn)行主頻、時(shí)鐘及接口初始化配置，從存儲(chǔ)器(10)中加載VxWorks操作系統(tǒng)、星務(wù)管理、姿軌測(cè)量與控制功能的星載計(jì)算軟件，軟件重構(gòu)接口(11)通過(guò)PowerPC處理器(8)的SCC接口擴(kuò)展，提供星載計(jì)算機(jī)軟件在軌重構(gòu)接口，CAN總線(xiàn)接口(12)通過(guò)PowerPC處理器(8)的SPI接口擴(kuò)展，提供星載計(jì)算機(jī)與星上其他外設(shè)通信鏈路，備份處理單元(2)功能、結(jié)構(gòu)與主處理單元(1)相同并構(gòu)成雙機(jī)冷備份，在故障情況下進(jìn)行雙機(jī)切換，仲裁模塊(3)內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法(7)，對(duì)主處理單元(1)和備份處理單元(2)進(jìn)行故障檢測(cè)和切換仲裁，電源管理模塊(6)提供星載計(jì)算機(jī)二次電源及主處理單元(1)和備份處理單元(2)的供電切換開(kāi)關(guān)。2.根據(jù)權(quán)利要求1所述的冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于所述PowerPC處理器(8)為PowerPC82XX系列處理器，包括PowerPC8260、PowerPC8270、PowerPC8280o3.根據(jù)權(quán)利要求1所述的冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于所述的軟件重構(gòu)接口(11)通過(guò)SCC接口連接至PowerPC處理器(8)，軟件重構(gòu)接口(11)遵從UART串行通信協(xié)議及RS422電平協(xié)議，對(duì)存儲(chǔ)器(10)內(nèi)原有的星載計(jì)算機(jī)軟件漏洞、異?；蚬δ苌?jí)提供軟件重構(gòu)通道，地面監(jiān)控站將所需要代碼分包上傳至星上通信設(shè)備，通過(guò)軟件重構(gòu)接口(11)傳至處理器(8)，實(shí)現(xiàn)對(duì)有問(wèn)題的星載計(jì)算機(jī)軟件進(jìn)行修正、替換或升級(jí)重構(gòu)，或?qū)π禽d計(jì)算機(jī)進(jìn)行在線(xiàn)調(diào)試。4.根據(jù)權(quán)利要求1所述的冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于所述的仲裁模塊(3)包括主FPGA(4)、冗余FPGA(5)，及內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法(7)；主FPGA(4)和冗余FPGA(5)通過(guò)1/0接口分別與主處理單元(1)和備份處理單元(2)連接，并構(gòu)成兩級(jí)硬件看門(mén)狗故障檢測(cè)電路，主FPGA(4)和冗余FPGA(5)之間通過(guò)1/0接口連接，構(gòu)造看門(mén)狗進(jìn)行相互檢測(cè)，當(dāng)仲裁模塊(3)的內(nèi)存故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法(7)檢測(cè)、判斷出主處理單元(1)、備份處理單元(2)或自身故障時(shí)，形成對(duì)處理單元雙機(jī)的切換指令或仲裁模塊自身的復(fù)位指令，通過(guò)主FPGA(4)的1/0接口傳送至電源管理模塊(6)執(zhí)行。5.根據(jù)權(quán)利要求4所述的冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于所述的故障檢測(cè)、自校驗(yàn)及雙機(jī)切換仲裁算法(7)包含仲裁模塊(3)對(duì)主處理單元(1)和備份處理單元(2)的故障檢測(cè)、判別算法，仲裁模塊(3)內(nèi)部的自校驗(yàn)算法，及冗余分析、雙機(jī)切換仲裁算法；故障檢測(cè)、判別算法是在故障檢測(cè)允許時(shí)間內(nèi)，主FPGA(4)和冗余FPGA(5)利用看門(mén)狗分別檢測(cè)處于工作狀態(tài)的主處理單元(1)或備份處理單元(2)喂狗信號(hào)，并直接判別主處理單元(1)或備份處理單元(2)是否故障；自校驗(yàn)算法為仲裁模塊⑶內(nèi)部的主FPGA⑷和冗余FPGA(5)互相檢測(cè)喂狗信號(hào)，判別對(duì)方是否故障；冗余分析、雙機(jī)切換仲裁算法是主FPGA(4)綜合了自身和冗余FPGA(5)對(duì)主處理單元(1)或備份處理單元(2)故障狀態(tài)的直接判別結(jié)果及自校驗(yàn)算法中主FPGA(4)、冗余FPGA(5)之間故障檢測(cè)的互判結(jié)果進(jìn)行邏輯遞推以確定主FPGA(4)和冗余FPGA(5)的各判別結(jié)果是否存在邏輯矛盾，并通過(guò)比較故障率大小，最終對(duì)雙機(jī)是否需切換或仲裁模塊(3)自身復(fù)位做出仲裁。6.根據(jù)權(quán)利要求5所述的冗余分析、雙機(jī)切換仲裁算法，其特征在于所述邏輯遞推的方法為若主FPGA(4)和冗余FPGA(5)對(duì)主處理單元(1)或備份處理單元(2)判別結(jié)果一致，即認(rèn)可主FPGA(4)和冗余FPGA(5)的檢測(cè)結(jié)果，不考慮主FPGA(4)與冗余FPGA(5)的互判結(jié)果；若主FPGA(4)和冗余FPGA(5)對(duì)主處理單元(1)或備份處理單元(2)的判別結(jié)果不一致，則進(jìn)一步對(duì)比主FPGA(4)和冗余FPGA(5)互相檢測(cè)的互判結(jié)果如主FPGA(4)和冗余FPGA(5)判別對(duì)方無(wú)故障，等于肯定對(duì)方對(duì)主處理單元(1)或備份處理單元(2)的直接判別結(jié)果，當(dāng)判別對(duì)方狀態(tài)異常，等于否定對(duì)方對(duì)主處理單元(1)或備份處理單元(2)的直接判別結(jié)果，此過(guò)程可通過(guò)綜合FPGA的互判結(jié)果間接判別主處理單元(1)或備份處理單元(2)狀態(tài)，當(dāng)主FPGA(4)或冗余FPGA(5)對(duì)主處理單元(1)或備份處理單元(2)的間接判別與直接接判別結(jié)果不一致時(shí)，認(rèn)為該FPGA判別結(jié)果存在矛盾，出現(xiàn)故障；若邏輯遞推結(jié)果無(wú)矛盾，再根據(jù)故障率大小進(jìn)一步定位可能發(fā)生故障的設(shè)備，因?yàn)橹魈幚韱卧?1)或備份處理單元(2)、主FPGA(4)和冗余FPGA(5)中任兩方同時(shí)發(fā)生故障的概率小于第三方單獨(dú)發(fā)生故障的概率，所以邏輯遞推結(jié)果中一方發(fā)生故障的判別結(jié)果更為可當(dāng)邏輯遞推結(jié)果顯示主FPGA(4)與冗余FPGA(5)均存在矛盾導(dǎo)致無(wú)法確定主處理單元⑴或備份處理單元⑵是否故障時(shí)，認(rèn)為仲裁模塊⑶整體故障，F(xiàn)PGA(4)即產(chǎn)生模塊自身復(fù)位指令，復(fù)位后繼續(xù)檢測(cè)。7.根據(jù)權(quán)利要求1所述的冗余仲裁機(jī)制的可重構(gòu)星載計(jì)算機(jī)，其特征在于所述電源管理模塊(6)由電壓轉(zhuǎn)換模塊、MCU及電磁繼電器組成；電壓轉(zhuǎn)換模塊對(duì)衛(wèi)星一次電源進(jìn)行二次轉(zhuǎn)換，為星載計(jì)算機(jī)各部分提供所需的電源，MCU通過(guò)I/O接口與仲裁模塊(3)連接，接收的對(duì)主處理單元(1)、備份處理單元(2)的雙機(jī)切換指令和對(duì)仲裁模塊(3)的復(fù)位指令，通過(guò)I/O電平控制電磁繼電器執(zhí)行雙機(jī)切換或復(fù)位。全文摘要一種冗余仲裁機(jī)制下的可重構(gòu)星載計(jì)算機(jī)，由主處理單元、備份處理單元、仲裁模塊、電源管理模塊組成，其中主、備份處理單元采用雙機(jī)冷備份模式，基于PowerPC處理器及軟件可重構(gòu)接口，可通過(guò)星地鏈路實(shí)現(xiàn)星載計(jì)算機(jī)的軟件重構(gòu)。仲裁模塊內(nèi)部存儲(chǔ)星載計(jì)算機(jī)故障檢測(cè)、自校驗(yàn)及雙機(jī)雙機(jī)切換仲裁算法，由兩組FPGA構(gòu)成，分別實(shí)時(shí)檢測(cè)處理單元故障并進(jìn)行內(nèi)部自校驗(yàn)，形成對(duì)主、備份處理單元故障判別及雙機(jī)切換的冗余仲裁，最后以指令形式將復(fù)位、切換等仲裁結(jié)果通報(bào)電源管理模塊執(zhí)行。本發(fā)明的可重構(gòu)星載計(jì)算機(jī)進(jìn)行處理單元冷備份設(shè)計(jì)，利用仲裁模塊進(jìn)行故障檢測(cè)與雙機(jī)切換，處理能力強(qiáng)、功能靈活、可靠性高，能耗低，對(duì)微、納衛(wèi)星電子系統(tǒng)研制有重要價(jià)值。文檔編號(hào)G06F15/80GK101833536SQ201010152538公開(kāi)日2010年9月15日申請(qǐng)日期2010年4月16日優(yōu)先權(quán)日2010年4月16日發(fā)明者孫科,房建成,朱莊生申請(qǐng)人:北京航空航天大學(xué)