專利名稱：指令解碼電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種指令解碼電路及指令解碼方法，且特別是有關(guān)于一種可提高 存儲器裝置的效能的指令解碼電路及指令解碼方法。
背景技術(shù)：
圖1繪示為傳統(tǒng)的一指令解碼器在解碼一指令時的多個信號的時序圖。一般而 言，指令解碼器是適用于一存儲器裝置中，用以解碼從一主機裝置所要求的指令。指令解碼 器平行地接收多個信號SI0[3:0](包含分別從四個接腳平接接收的信號SI0[3]、SI0[2]、 SI0[1]、SI0
)，而一指令的編碼資料經(jīng)由所述信號而被傳送。編碼資料是由指令解碼器 進行解碼而產(chǎn)生一啟動信號MODE，以使存儲器裝置執(zhí)行一對應(yīng)的操作。然而，于傳統(tǒng)的一 指令解碼器中，啟動信號MODE是落后所述輸入信號SI0[3:0]至少三個延遲時間tl、t2及 t3，如圖1所示。茲詳細說明如下。指令解碼器通常是參照于一外部時鐘信號SCK來進行操作。此外部時鐘信號 SCK能讓存儲器裝置的內(nèi)部電路以同步的方式來進行操作。參照于外部時鐘信號SCK的 多個不同的脈沖時段，指令的編碼資料會經(jīng)由輸入信號SI0[3:0]而被傳送。舉例來說，如 圖1所示，此指令包含8位的編碼資料，其中，經(jīng)由此輸入信號SI0[3:0]，高四位編碼資料 CMD[3:0]會參照于外部時鐘信號SCK的一第一脈沖時段Dl而被傳送，而低四位編碼資料 CMD[7:4]參照于外部時鐘信號SCK的一第二脈沖時段D2而被傳送。為了符合預(yù)備時間 (setup time)與持續(xù)時間(hold time)的規(guī)定，輸入信號SI0[3 0]通常會領(lǐng)先外部時鐘信 號SCK。如此，外部時鐘信號SCK將會落后于輸入信號SI0[3:0] —延遲時間tl，如圖1所示。再者，外部時鐘信號SCK會由電路元件轉(zhuǎn)換成一內(nèi)部時鐘信號CLK，其是用以作為 閂鎖并解碼從輸入信號SI0[3:0]取得的指令的編碼資料的參考時鐘。由于電路元件的信 號的傳送延遲，用于解碼的內(nèi)部時鐘信號CLK會落后外部時鐘信號SCK —延遲時間t2。再 者，于解碼的過程中，編碼資料會在內(nèi)部時鐘信號CLK的上升緣(rising edge)處被取樣。 接著，再對編碼資料進行邏輯運算以解碼此指令。如此，內(nèi)部時鐘信號CLK與啟動信號MODE 之間另存在有一延遲時間t3。所述延遲時間tl至t3會影響存儲器裝置的效能，其原因在于產(chǎn)生啟動信號MODE 的時間點T會太晚，致使存儲器裝置所能執(zhí)行的對應(yīng)至啟動信號MODE的操作的時間只剩下 時段P的時間長度。此外，在這種情況下，為了讓時段P夠長，外部時鐘信號SCK的周期將無 法再被縮短，使得外部時鐘信號SCK的頻率將無法提高，使得存儲器裝置的效能受到影響。 故知，如何提高存儲器裝置的效能乃業(yè)界所致力的方向之一。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種指令解碼電路及指令解碼方法，其可提高存儲器裝置的效 能。
根據(jù)本發(fā)明的一方面，提出一種解碼電路，用以解碼一所收指令。所收指令至少于 一時鐘信號的兩個時鐘周期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料，解碼電 路包括一預(yù)觸發(fā)信號產(chǎn)生單元、一比較單元及一啟動信號產(chǎn)生單元。預(yù)觸發(fā)信號產(chǎn)生單元 用以擷取所收指令的前段編碼資料，并在其符合一預(yù)定指令的相對應(yīng)前段編碼資料時，產(chǎn) 生一預(yù)觸發(fā)信號。比較單元用以在所收指令的后段編碼資料與預(yù)定指令的相對應(yīng)后段編碼 資料相同時，產(chǎn)生一匹配信號。而啟動信號產(chǎn)生單元則是根據(jù)預(yù)觸發(fā)信號與匹配信號，輸出 一啟動信號。啟動信號用以啟動預(yù)定指令所對應(yīng)的操作。根據(jù)本發(fā)明的另一方面，提出一種解碼方法，用以解碼一所收指令。所收指令至少 于一時鐘信號的兩個時鐘周期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料。此解 碼方法包括下列步驟。于所收指令的前段編碼資料符合一預(yù)定指令的相對應(yīng)前段編碼資料 時，產(chǎn)生一預(yù)觸發(fā)信號。在所收指令的后段編碼資料與預(yù)定指令的相對應(yīng)后段編碼資料相 同時，產(chǎn)生一匹配信號。根據(jù)預(yù)觸發(fā)信號與匹配信號，輸出一啟動信號，啟動信號用以啟動 預(yù)定指令所對應(yīng)的操作。


為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作 詳細說明如下，其中圖1繪示為從傳統(tǒng)的一指令解碼器在解碼一指令時的多個信號的時序圖。圖2繪示為依照本發(fā)明一實施例的信號波形圖的一例。圖3繪示為依照本發(fā)明一實施例的一解碼電路的方塊圖。圖4繪示為繪示為圖3的指令解碼電路的一第一例的詳細方塊圖。圖5繪示為圖4的解碼電路在解碼所收指令時的多個信號的時序圖的一例。圖6繪示為依照本發(fā)明圖3的解碼電路的第二例的詳細方塊圖。圖7繪示為從圖6的解碼電路在解碼所收指令時的多個信號的時序圖。
具體實施例方式本發(fā)明的實施例揭露一解碼電路及一解碼方法，用以解碼一所收指令。所收指令 至少于一時鐘信號的兩個時鐘周期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料。 此解碼電路包括一預(yù)觸發(fā)信號產(chǎn)生單元、一比較單元、及一啟動信號產(chǎn)生單元。預(yù)觸發(fā)信號 產(chǎn)生單元用以擷取所收指令的前段編碼資料，并在其符合一預(yù)定指令的相對應(yīng)前段編碼資 料時，產(chǎn)生一預(yù)觸發(fā)信號。比較單元用以在所收指令的后段編碼資料與預(yù)定指令的相對應(yīng) 后段編碼資料相同時，產(chǎn)生一匹配信號。而啟動信號產(chǎn)生單元則是根據(jù)預(yù)觸發(fā)信號與匹配 信號，輸出一啟動信號。啟動信號用以啟動預(yù)定指令所對應(yīng)的操作。由使預(yù)觸發(fā)信號比后段編碼資料更早產(chǎn)生，以讓所需的啟動信號能提早產(chǎn)生。所 謂更早產(chǎn)生此預(yù)觸發(fā)信號的作法，亦可視為由使用所收指令的預(yù)備時間(setup time)的方 式，來使產(chǎn)生啟動信號的時間點往前移。如此，本實施例能提高所應(yīng)用的存儲器裝置的效 能。此外，本實施例亦可讓此存儲器裝置得以在高頻時鐘下操作。以一范例性實施例，并配合圖2及圖3進一步說明如下。圖2繪示為依照本發(fā)明 一實施例的信號波形圖的一例。圖3繪示為依照本發(fā)明一實施例的一解碼電路的方塊圖。解碼電路300包括一預(yù)觸發(fā)信號產(chǎn)生單元310、一輸入單元320、一比較單元330、及一啟動 信號產(chǎn)生單元340。解碼電路300用以執(zhí)行圖2的解碼方法的多個步驟，以響應(yīng)于來自一主 機裝置(未繪示)的一所收指令CMD，而產(chǎn)生一用以啟動對應(yīng)操作的啟動信號MODE’。此啟 動信號MODE’例如是模式啟動信號，而啟動信號產(chǎn)生單元340例如是一模式啟動信號產(chǎn)生 單元。假設(shè)所收指令CMD是于時鐘信號SCK的兩個時鐘周期Pl與P2內(nèi)被傳送，第一個時 鐘周期Pl內(nèi)傳送者為前段編碼資料CMD [a]，而第二個時鐘周期P2內(nèi)傳送者為后段編碼資 料 CMD[b]。首先，預(yù)觸發(fā)信號產(chǎn)生單元310擷取所收指令CMD的前段編碼資料CMD[a]，并在前 段編碼資料CMD [a]符合一預(yù)定指令CMDp的相對應(yīng)前段編碼資料CMDp [a]時，產(chǎn)生一預(yù)觸 發(fā)信號ICLK。接著，比較單元330在所收指令CMD的后段編碼資料CMD[b]與預(yù)定指令CMDp的 相對應(yīng)后段編碼資料CMDp[b]相同時，產(chǎn)生一匹配信號Μ。然后，啟動信號產(chǎn)生單元340根 據(jù)預(yù)觸發(fā)信號ICLK與匹配信號M輸出啟動信號MODE’。啟動信號MODE’用以啟動預(yù)定指令 CMDp所對應(yīng)的操作。如此，與圖1相較，產(chǎn)生啟動信號MODE’的時間點將會提前，而使得存 儲器裝置提早執(zhí)行預(yù)定指令CMDp所對應(yīng)的操作，以提高所應(yīng)用的存儲器裝置的效能，并減 少主機裝置所需等待的時間。此外，解碼電路300例如還包括一輸入單元320，用以接收所收指令CMD的后段編 碼資料CMD [b]，并將之傳送給比較單元330。于一范例性實施例中，預(yù)定指令例如是用以讀取存儲器裝置的識別 (identification)相關(guān)信息的指令，以告知主機裝置此存儲器裝置的制造廠商與型號等識 別相關(guān)信息。此識別相關(guān)信息例如不儲存于存儲器裝置的存儲單元陣列中，故其讀取的操 作方式與讀取存儲單元陣列的操作方式不同。然本發(fā)明亦不限于此。而所收指令CMD例如 具有m個資料單位(例如是位)的編碼資料，其是由存儲器裝置外部的主機裝置參照一外 部時鐘信號SCK傳送而來。較佳地，預(yù)觸發(fā)信號產(chǎn)生單元310可依據(jù)此外部時鐘信號SCK來 產(chǎn)生預(yù)觸發(fā)信號ICLK，例如由延遲外部時鐘信號SCK的一個脈沖來產(chǎn)生預(yù)觸發(fā)信號ICLK。對于所收指令CMD而言，前段編碼資料CMD [a]例如至少包括所收指令CMD的一高 位位的資料，而后段編碼資料CMD[b]至少包括所收指令CMD的一低位位的資料。簡而言之，于本實施例中，由先比對所收指令CMD的前段編碼資料CMD[a]與預(yù)定 指令CMDp的相對應(yīng)前段編碼資料CMDp[a]，當?shù)弥獌烧呦嗤瑫r，可以猜測出所收指令CMD很 可能是預(yù)定指令CMDp。此時，產(chǎn)生預(yù)觸發(fā)信號ICLK。當在所收指令的后段編碼資料CMD [b] 與預(yù)定指令CMDp的相對應(yīng)后段編碼資料CMDp [b]相同時，即可得知此所收指令CMD確實為 預(yù)定指令CMDp，故可由產(chǎn)生啟動信號MODE’，來使存儲器裝置執(zhí)行此預(yù)定指令CMDp所對應(yīng) 的操作。如此，相較于圖1的傳統(tǒng)作法，由于預(yù)觸發(fā)信號ICLK可于后段編碼資料CMD[b]上 升緣的前產(chǎn)生，故可以使本實施例的啟動信號MODE’比圖1的啟動信號MODE還早產(chǎn)生，故 可以讓存儲器裝置可以更快速地執(zhí)行啟動信號MODE’所對應(yīng)的操作，以增加存儲器裝置的 效率并減少外部主機所需的等待時間。以兩個實際應(yīng)用的實施例詳細地進一步說明解碼電路300，然本發(fā)明亦不限于此。第一例于第一例中，所收指令CMD的編碼資料是由主機裝置參照外部時鐘信號SCK的不同的脈沖而經(jīng)由多個輸入信號并列式地(parallelly)傳送。請參照圖4及圖5。圖4繪示 為圖3的指令解碼電路的一第一例的詳細方塊圖。圖5繪示為圖4的解碼電路在解碼所收 指令時的多個信號的時序圖的一例。于此例中，是以所收指令CMD具有8位的編碼資料為例做說明，然本發(fā)明不限于 此。所收指令CMD的此8位編碼資料是經(jīng)由四個輸入信號SI0[3:0]并列式地傳送，且可于 編碼電路400的四個輸入/輸出(input/output)端上量測而得。舉例來說，如圖5所示， 經(jīng)由此四個輸入信號SI0[3:0]，高四位編碼資料CMD[3:0]是參照外部時鐘信號SCK的一第 一脈沖時段Dl傳送而來，而低四位編碼資料CMD[7:4]是參照外部時鐘信號SCK的一第二 脈沖時段D2傳送而來。如圖4所示，解碼電路400包含一預(yù)觸發(fā)信號產(chǎn)生單元410、一輸入單元420、一比 較單元430、及一啟動信號產(chǎn)生單元440。預(yù)觸發(fā)信號產(chǎn)生單元410具有一緩沖器411及一 信號產(chǎn)生電路412。緩沖器411用以接收外部時鐘信號SCK。而信號產(chǎn)生電路412則例如 是用以判斷所收指令CMD的高四位編碼資料CMD [3:0]是否符合預(yù)定指令CMDp的高四位編 碼資料CMDp[3:0]。若符合，則信號產(chǎn)生電路412依據(jù)外部時鐘信號SCK來產(chǎn)生一預(yù)觸發(fā) 信號ICLK。信號產(chǎn)生電路412例如是延遲第一脈沖時段Dl所對應(yīng)的脈沖以產(chǎn)生預(yù)觸發(fā)信 號ICLK。如此，便可在用以擷取所收指令CMD的低四位編碼資料CMD [7:4]的外部時鐘信號 SCK的第二脈沖時段D2前，讓所產(chǎn)生的預(yù)觸發(fā)信號ICLK成為致能。輸入單元420包含四個緩沖器421-424，分別用以接收此四個輸入信號SI0[3 0]， 并以經(jīng)此四個輸入信號SI0[3:0]來擷取所收指令CMD的低四位編碼資料CMD[7:4]。比較 單元430包含四個比較器431-4 及一邏輯門435。所述比較器431-434的各個比較器可 由一與非門所實現(xiàn)。此四個比較器431-434用以分別比較所收指令CMD的低四位編碼資料 CMD[7:4]與預(yù)定指令CMDp的低四位編碼資料CMDp[7:4]。邏輯門435可由一與門所實現(xiàn)， 以集總所有的比較結(jié)果，并用以對應(yīng)地提供一匹配信號Ml至啟動信號產(chǎn)生單元440。此匹 配信號Ml表示所收指令CMD的低四位編碼資料CMD [7:4]是與預(yù)定指令CMDp的低四位編 碼資料CMDp [7:4]相符。于實作中，低四位編碼資料CMDp[7:4]的各位的資料是為二進制，而可由一高位 準電壓及一低位準電壓的其中的一來表示，例如是一電源電壓及一接地電壓。如此，各比較 單元431-434可耦接至高位準電壓或低位準電壓，以取得低四位編碼資料CMDp [7:4]。舉例 來說，若預(yù)定指令CMDp所具有的編碼資料為“OxFF”，則低四位編碼資料為第二個十六進制 的“F”，故比較器431-434可全部耦接至高位準電壓，以取得二進制的“1111”的編碼資料。啟動信號產(chǎn)生單元440可由一閂鎖器所實現(xiàn)，其是耦接至預(yù)觸發(fā)信號產(chǎn)生單元 410，用以接收預(yù)觸發(fā)信號ICLK。于預(yù)觸發(fā)信號ICLK觸發(fā)后，閂鎖器會產(chǎn)生一跟隨匹配信 號Ml的啟動信號MODE’。如此，啟動信號MODE’可在解碼電路400接收輸入信號SI0[3:0] 的時間點Tl附近被致能，如圖5所示。故知，相較于圖1，本實施例可提早致能啟動信號 MODE’，而能達到增加存儲器裝置效能的功效。這種情況下，外部時鐘信號SCK的周期將可 再被縮短，使得外部時鐘信號SCK的頻率可以提高。第二例于第二例中，指令的編碼資料是由主機裝置參照外部時鐘信號SCK的不同的時段 而經(jīng)由多個輸入信號串行式地(sequentially)傳送而來。請參照圖6及圖7。圖6繪示為依照本發(fā)明圖3的解碼電路的第二例的詳細方塊圖。圖7繪示為從圖6的解碼電路在解碼 所收指令時的多個信號的時序圖。于此例中，所收指令CMD的此8位編碼資料是經(jīng)由一輸入信號SI0
依序地傳送 而來，且可于編碼電路600的一輸入/輸出端上量測而得。舉例來說，如圖5所示，經(jīng)由此 輸入信號SIO
，高七位編碼資料CMD [6:0]是參照外部時鐘信號SCK的脈沖時段D0-D6依 序傳送而來，而最低有效位(least significant bit)編碼資料CMD [7]是參照外部時鐘信 號SCK的一脈沖時段D7傳送而來。如圖6所示，解碼電路600與上述的解碼電路400不同之處在于，解碼電路600是 僅由從輸入信號SI0
擷取編碼資料來產(chǎn)生啟動信號MODE’。對應(yīng)地，輸入單元620包含 一緩沖器621，用以接收輸入信號SIO W]，以經(jīng)由此輸入信號SI0
來擷取所收指令CMD 的最低有效位編碼資料CMD [7]。比較單元630則包含一比較器631，用以比較所收指令CMD 的最低有效位編碼資料CMD [7]與預(yù)定指令CMDp的最低有效位編碼資料CMDp [7]，并據(jù)以提 供一匹配信號M2。此匹配信號M2表示所收指令CMD的最低有效位編碼資料CMD [ρ]是否 與預(yù)定指令CMDp的最低有效位編碼資料CMDp[7]相同。對于圖6所示的解碼電路600而 言，其作動方式可從上述第一實施例中相關(guān)的說明推導(dǎo)而得，故不于此重述。相仿地，啟動 信號MODE’可在解碼電路600接收輸入信號SI0
的時間點T2附近被致能，如圖7所示。 故知，相較于圖1，本實施例亦可提早致能啟動信號MODE’，而能增加存儲器裝置的效能。于本發(fā)明的實施例中，第一實施例的解碼電路400可應(yīng)用于一四倍輸入/輸出接 口(quad input/output interface, QPI)的串行高速緩存，而第二實施例的解碼電路600 可應(yīng)用于一單輸入/輸出接口(singleinput/output interface，SPI)的串行高速緩存。于本發(fā)明的實施例中，由于產(chǎn)生啟動信號MODE ’的時間點可被提前，存儲器裝置可 以更快速地執(zhí)行啟動信號MODE’所對應(yīng)的操作，以增加存儲器裝置的效率并減少外部主機 所需的等待時間。如此，存儲器裝置亦能操作在高頻時鐘下。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā) 明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動 與潤飾。因此，本發(fā)明的保護范圍當視權(quán)利要求范圍所界定的為準。
權(quán)利要求
1.一種解碼電路，用以解碼一所收指令，該所收指令至少于一時鐘信號的兩個時鐘周 期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料，該解碼電路包括一預(yù)觸發(fā)信號產(chǎn)生單元，用以擷取該所收指令的該前段編碼資料，并在其符合一預(yù)定 指令的相對應(yīng)前段編碼資料時，產(chǎn)生一預(yù)觸發(fā)信號；一比較單元，用以在該所收指令的該后段編碼資料與該預(yù)定指令的相對應(yīng)后段編碼資 料相同時，產(chǎn)生一匹配信號；以及一啟動信號產(chǎn)生單元，根據(jù)該預(yù)觸發(fā)信號與該匹配信號，輸出一啟動信號，該啟動信號 用以啟動該預(yù)定指令所對應(yīng)的操作。
2.如權(quán)利要求1所述的解碼電路，還包括一輸入單元，用以并列式地接收該所收指令 的該后段編碼資料，而該比較單元包括多個比較器，分別用以比較該所收指令的該后段編碼資料與該預(yù)定指令的相對應(yīng)后段 編碼資料的每個資料單位的資料；以及一邏輯門，耦接至所述比較器，用以對應(yīng)地提供該匹配信號。
3.如權(quán)利要求2所述的解碼電路，其中各比較器是由一與非門所實現(xiàn)，而該邏輯門是由一與門所實現(xiàn)。
4.如權(quán)利要求1所述的解碼電路，其中該啟動信號產(chǎn)生單元是由一閂鎖器所實現(xiàn)。
5.如權(quán)利要求1所述的解碼電路，還包括一輸入單元，用以串行式地接收該所收指令 的該后段編碼資料，該所收指令的該后段編碼資料包括一個資料單位的資料，而該比較單 元包括一比較器，用以比較該所收指令的該后段編碼資料的一個資料單位的資料與該預(yù)定指 令的相對應(yīng)后段編碼資料的一個資料單位的資料，并提供該匹配信號。
6.如權(quán)利要求1所述的解碼電路，其中該解碼電路適用于一存儲器，而該預(yù)定指令用 以讀取該存儲器的識別相關(guān)信息。
7.一種解碼方法，用以解碼一所收指令，該所收指令至少于一時鐘信號的兩個時鐘周 期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料，該解碼方法包括于該所收指令的該前段編碼資料符合一預(yù)定指令的相對應(yīng)前段編碼資料時，產(chǎn)生一預(yù) 觸發(fā)信號；在該所收指令的該后段編碼資料與該預(yù)定指令的相對應(yīng)后段編碼資料相同時，產(chǎn)生一 匹配信號；以及根據(jù)該預(yù)觸發(fā)信號與該匹配信號，輸出一啟動信號，該啟動信號用以啟動該預(yù)定指令 所對應(yīng)的操作。
8.如權(quán)利要求7所述的解碼方法，還包括下列步驟并列式地接收該所收指令的該后段編碼資料；其中，產(chǎn)生該匹配信號的步驟包括由使用多個比較器，分別比較該所收指令的該后段編碼資料與該預(yù)定指令的相對應(yīng)后 段編碼資料的每個資料單位的資料；由使用耦接至所述比較器的一邏輯門，以對應(yīng)地提供該匹配信號。
9.如權(quán)利要求7所述的解碼方法，還包括串行式地接收該所收指令的該后段編碼資料，該所收指令的該后段編碼資料包括一個資料單位的資料；其中，產(chǎn)生該匹配信號的步驟包括由使用一比較器，以比較該所收指令的該后段編碼資料的一個資料單位的資料與該預(yù) 定指令的相對應(yīng)后段編碼資料的一個資料單位的資料，并提供該匹配信號。
10. 一種解碼方法，用以解碼一所收指令，該所收指令至少于一時鐘信號的兩個時鐘周 期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料，該解碼方法包括于該所收指令的該前段編碼資料符合一預(yù)定指令的相對應(yīng)前段編碼資料時，產(chǎn)生一預(yù) 觸發(fā)信號；在有該預(yù)觸發(fā)信號之下，當該所收指令的該后段編碼資料與該預(yù)定指令的相對應(yīng)后段 編碼資料相同時，輸出一啟動信號，用以啟動該預(yù)定指令所對應(yīng)的操作。
全文摘要
一種解碼電路，用以解碼一所收指令。所收指令至少于一時鐘信號的兩個時鐘周期內(nèi)被傳送，并據(jù)以分成前段編碼資料與后段編碼資料。解碼電路包括一預(yù)觸發(fā)信號產(chǎn)生單元、一比較單元及一啟動信號產(chǎn)生單元。預(yù)觸發(fā)信號產(chǎn)生單元用以擷取所收指令的前段編碼資料，并在其符合一預(yù)定指令的相對應(yīng)前段編碼資料時，產(chǎn)生一預(yù)觸發(fā)信號。比較單元用以在所收指令的后段編碼資料與預(yù)定指令的相對應(yīng)后段編碼資料相同時，產(chǎn)生一匹配信號。而啟動信號產(chǎn)生單元則是根據(jù)預(yù)觸發(fā)信號與匹配信號，輸出一啟動信號。啟動信號用以啟動預(yù)定指令所對應(yīng)的操作。
文檔編號G06F9/312GK102129362SQ20101000401
公開日2011年7月20日 申請日期2010年1月14日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者林永豐 申請人:旺宏電子股份有限公司