專利名稱：一種虹膜采集傳輸裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種以虹膜作為生物特征信息的虹膜采集傳輸裝置，屬圖像實時
采集傳輸領(lǐng)域。
背景技術(shù)：
近年來，隨著虹膜識別技術(shù)的廣泛應(yīng)用及虹膜圖像采集技術(shù)的發(fā)展，虹膜技術(shù)以 其作為生物特征提取技術(shù)中特有的可靠性和安全性，已廣泛應(yīng)用于各種身份驗證系統(tǒng)。然 而，目前的虹膜采集系統(tǒng)受采集虹膜位置影響,成像質(zhì)量會產(chǎn)生偏差且傳輸速率較慢。 目前市場上大部分基于CMOS圖像傳感器的圖像采集系統(tǒng)都是采用DSP與圖像傳 感器相連，由DSP來控制圖像傳感器，然后由DSP采集到圖像后再通過USB接口將圖像數(shù)據(jù) 傳輸?shù)絇C機進行后續(xù)的處理。這樣的圖像采集系統(tǒng)成本較高，功耗大，而且體積上也有一 定的限制。

發(fā)明內(nèi)容發(fā)明目的針對上述缺陷，本實用新型提出了一種虹膜采集傳輸裝置，提高圖像成 像質(zhì)量,且通過CPLD實現(xiàn)虹膜圖像數(shù)據(jù)的緩存和PCI接口模塊，最終實現(xiàn)將虹膜圖像快速 傳輸?shù)絇C機上。 技術(shù)方案本實用新型采用CPLD控制圖像傳感器，利用CPLD豐富的邏輯資源和引 腳控制CMOS圖像傳感器，并將采集的數(shù)據(jù)通過PCI總線直接傳輸?shù)絇C機上以便后續(xù)處理。 具體方案如下 —種虹膜采集傳輸裝置，包括光學(xué)組件，圖像傳感器，SRAM控制芯片和PCI芯片'， 還包括可編程邏輯器件CPLD， CPLD包含圖像傳感器接口控制模塊、SMM緩存模塊和PCI接 口模塊；其中光學(xué)組件的輸出端連接圖像傳感器的輸入端，圖像傳感器的輸出端與圖像傳 感器接口控制模塊的輸入端連接，圖像傳感器接口控制模塊的輸出端與SMM緩存模塊的 輸入端連接，SMM緩存模塊的輸出端與PCI接口模塊的輸入端連接，SRAM緩存模塊和SRAM 控制芯片相連接，PCI接口模塊通過PCI總線與PCI芯片以及PC機連接。 本實用新型的虹膜采集傳輸裝置所述光學(xué)組件為CCD相機。 本實用新型的虹膜采集傳輸裝置所述圖像傳感器為黑白CMOS數(shù)字圖像傳感器。 有益效果 本實用新型通過圖像傳感器和CPLD的圖像傳感器接口控制模塊相連，實現(xiàn)對圖 像傳感器的讀寫控制和驅(qū)動；SMM緩存模塊和SRAM控制芯片相連，實現(xiàn)對虹膜圖像數(shù)據(jù)的 緩存；PCI接口模塊和PCI芯片相連，實現(xiàn)對從SRAM緩存的輸出數(shù)據(jù)通過PCI總線，快速的 傳輸?shù)絇C機上實現(xiàn)顯示，具有圖像成像質(zhì)量高，實時性好等優(yōu)點。

圖1為本實用新型的原理示意圖。[0012] 圖2為光學(xué)組件原理圖。 圖3為本實用新型CMOS圖像傳感器行時序示意圖。 圖4為本實用新型CMOS圖像傳感器幀時序示意圖。
具體實施方式
以下結(jié)合附圖對本實用新型的技術(shù)方案進行詳細說明 根據(jù)裝置的功能和設(shè)計要求，本實用新型提出了基于可編程邏輯器件(CPLD)的 硬件平臺。如圖l所示，為本實用新型的原理示意圖，該裝置包括光學(xué)組件，圖像傳感器， CPLD， SMM控制芯片和PCI芯片。其中，光學(xué)組件用以保證采集到滿足識別需要的高質(zhì)量 圖像，圖像傳感器實現(xiàn)采集虹膜圖像，通過圖像傳感器將采集到的虹膜圖像輸入至CPLD。在 CPLD內(nèi)部主要有三個模塊圖像傳感器接口控制模塊、SRAM緩存模塊和PCI接口模塊。圖 像傳感器和CPLD的圖像傳感器接口控制模塊相連，實現(xiàn)對圖像傳感器的讀寫控制和驅(qū)動； SRAM緩存模塊和SRAM控制芯片相連，實現(xiàn)對虹膜圖像數(shù)據(jù)的緩存；PCI接口模塊和PCI芯 片相連，實現(xiàn)對從SMM緩存的輸出數(shù)據(jù)通過PCI總線，快速的傳輸?shù)絇C機上實現(xiàn)顯示。 該裝置通過光學(xué)組件和圖像傳感器實現(xiàn)對虹膜圖像的采集。通過圖像傳感器將采 集到的虹膜圖像輸入至CPLD。針對圖像傳感器的時序要求,需要構(gòu)造傳感器接口模塊，首 先要通過CPLD進行控制，實現(xiàn)CPLD對圖像傳感器的讀寫控制和驅(qū)動；然后，將控制數(shù)據(jù)輸 入至SMM緩存模塊實現(xiàn)整楨圖像數(shù)據(jù)的緩存，由于SRAM控制芯片時序控制較復(fù)雜，因此在 CPLD內(nèi)構(gòu)造緩存模塊實現(xiàn)對SMM控制芯片的讀寫控制。最后，將SMM緩存模塊緩存后的 輸出數(shù)據(jù)輸入至CPLD內(nèi)構(gòu)造的PCI:接口模塊，該模塊通過和PCI芯片的連接，最終實現(xiàn)對 從SRAM緩存的輸出數(shù)據(jù)通過PCI總線，快速的傳輸?shù)絇C機上。 下面介紹本實用新型的詳細實施過程 首先，光學(xué)組件和圖像傳感器相連,實現(xiàn)對虹膜圖像的采集。 如圖2所示，光學(xué)組件為CCD相機1 ，包括紅外光LEI)燈2和白光LEI)燈3 。白光 LED燈3和紅外光LED燈2交替，且均勻分布在圖像傳感器的周圍。通過這種方式設(shè)置，可 以使得圖像亮度分布均勻，而且能夠非常好地顯示虹膜的紋理圖案，如斑點、細絲、條紋等 細節(jié)特征。 圖像傳感器選取OmniVision公司的0V7141黑白CMOS數(shù)字圖像傳感器。0V7141 的主要特性參數(shù)如下圖像尺寸為3. 6mmX2. 7mm ;像素尺寸為5. 6 y mX 5. 6 y m ;像素數(shù)為 640X480像素(VGA) ，320X240像素(QVGA);信噪比> 46dB ;暗電流為30mv/s ;動態(tài)范圍 為62dB;電源為DC 3.3V和DC 2. 5V ;功耗為40mW(工作)，30 y A(休眠)。0V7141內(nèi)部嵌 入了一個8位A/D轉(zhuǎn)換器，因而可以同步輸出8位的數(shù)字視頻流。在輸出數(shù)字視頻流的同 時，還可提供像素同步時鐘PCLK，水平參考信號服EF以及幀同步信號VSYNC，以方便外部電 路讀取圖像。 為控制0V7141傳感器，采用CPLD進行驅(qū)動控制。CPLD對CMOS圖像傳感器0V7141 的接口控制主要包括以下三部分數(shù)據(jù)輸出電路接口、控制電路接口和]:IC總線接口。 數(shù)據(jù)輸出電路接口實現(xiàn)0V7141和CPLD的數(shù)據(jù)連接，由于CMOS圖像傳感器的每一 個成像單元被單獨編址，且0V7141內(nèi)部嵌入了一個8位A/D轉(zhuǎn)換器，因而可以同歩輸出8 位的數(shù)字視頻流。CPLD內(nèi)部具有豐富的I/O引腳，因此,其數(shù)據(jù)線直接和CPLD的1/0端口相連即可。 控制電路接口實現(xiàn)CPLD對0V7141工作方式的控制。當CM0S圖像傳感器0V7141工 作于逐行掃描方式時，在輸出一幀同步信號VSYNC后將輸出一幀的數(shù)據(jù)，在每一行數(shù)據(jù)前 也會輸出行同步信號(即水平參考信號服EF),每一個像素有效信號由像素同步時鐘PCLK 控制。 圖3給出了 CMOS圖像傳感器行時序示意圖，圖4給出了 CMOS圖像傳感器楨時序 示意圖。由圖3、圖4可知，幀同步信號VSYNC標示一幀數(shù)據(jù)的開始。然后，在每一個PCLK 信號的作用下，在水平參考信號HREF有效期間，傳感器順序地從左到右依次輸出每一個像 素數(shù)據(jù)。當 -幀的所有數(shù)據(jù)都輸出后，則又產(chǎn)生-個幀同步信號VSYNC，開始下一幀數(shù)據(jù)的 傳輸。根據(jù)以上時序圖的特點，通過將上述控制信號接入至CPLD，通過CPLD在產(chǎn)生復(fù)雜時 序邏輯控制方面的優(yōu)勢，實現(xiàn)控制信號電路接口 。 I I:C總線接口實現(xiàn)CPLD對0V7141寄存器的配置。CMOS圖像傳感器目前普遍采用 IIC總線功能集中的-一個子集，因此該接口比一個完整的主IIC總線更簡單。IIC總線由雙 向數(shù)據(jù)線SDA和時鐘線SCL組成。IIC總線包括開始信號、結(jié)束信號、應(yīng)答信號和數(shù)據(jù)有效 等狀態(tài)。當SCL持續(xù)為高電平時，SM由"1"跳變到"0",表示開始信號；當SCL持續(xù)為高電 平時，SDA由"0 "跳變到"1 "，表示結(jié)束信號；在數(shù)據(jù)傳輸過程中，SDA在時鐘高電平時有效， 低電平時更換數(shù)據(jù)。開始和結(jié)束信號均由主IIC產(chǎn)生，通過SM傳輸?shù)臄?shù)據(jù)以字節(jié)(8bit) 為單位，高位在前，低位在后，在每個字節(jié)后面由接收端發(fā)送一個低電平的應(yīng)答信號。 IIC總線讀寫周期如下當要進行IIC總線寫操作時,先發(fā)送所使用的CMOS傳感 器特定:n)寫地址，緊接著發(fā)送需要寫的寄存器的地址(sub—address)，再發(fā)送數(shù)據(jù)(data); 當進行IIC總線讀操作時，先發(fā)送所使用的CMOS傳感器特定ID寫地址，緊接著發(fā)送需 要寫的寄存器的地址(sub—address)，再發(fā)送CMOS傳感器特定ID讀地址，最后接收數(shù)據(jù) (data)。對于不同的CMOS傳感器，它們的ID地址是不同的。0V7141為42H(寫)，43H(讀)。 硬件連接只需將0V7141的SIO—C、S]:()J〕分別輸入至CPU)的I/O引腳。通過CPLD 的引腳模擬得到IIC總線的控制時序,實現(xiàn)對CMOS圖像傳感器的寄存器控制，實現(xiàn)對圖像 傳感器數(shù)據(jù)的讀寫與驅(qū)動。 通過CPLD的CMOS圖像傳感器控制單元，圖像數(shù)據(jù)輸入至SMM緩存模塊緩存。在 CPLD內(nèi)部構(gòu)造SRAM緩存模塊，并和SRAM控制芯片相連。SRAM控制芯片選用Cypreess公 司生產(chǎn)的CY7C106B。 這里，SRAM緩存模塊采用SRAM乒乓緩存結(jié)構(gòu)。這種結(jié)構(gòu)是將輸入數(shù)據(jù)流通過輸 入數(shù)據(jù)選擇單元的控制切換分配到兩個數(shù)據(jù)緩沖區(qū)。同時通過輸出數(shù)據(jù)選擇單元按節(jié)拍、 相互配合的切換,將緩沖后的數(shù)據(jù)流連續(xù)進行處理。具體設(shè)計流程如下在第一個緩沖周 期，將輸入數(shù)據(jù)流緩存到第一片SRAM中，在第二個緩沖周期，通過控制信號的切換,將輸入 的數(shù)據(jù)流緩存到第二片SRAM中，并將第一片SRAM緩存的第一個周期的數(shù)據(jù)通過控制送入 下一處理單元(視頻編碼單元)。在第三個緩沖周期,通過控制權(quán)的再次切換，將輸入的數(shù) 據(jù)流緩存到第一片SRAM,并將第二片SRAM緩存的第二個周期的數(shù)據(jù)通過控制權(quán)的切換，送 到下-一處理單元。如此循環(huán)，周而復(fù)始，很好的完成了對視頻數(shù)據(jù)流的無縫緩沖和處理。 最后，將SMM緩存模塊緩存后的輸出數(shù)據(jù)輸入至PCI接口模塊。PCI的含義為外 設(shè)部件互聯(lián)(Peripheral Component Interconnect) 。PCI局部總線是一種具有多路地址線和數(shù)據(jù)線的高性能的32/64位總線。它在高密度集成的外圍控制器件,外圍插件板和處理 器/存儲器之間作為互聯(lián)機構(gòu)應(yīng)用。這里，pci芯片選用的是美國plx公司推出的pci9054。 pci9054采用了先進的plx數(shù)據(jù)管道結(jié)構(gòu)技術(shù)，可以使局部總線上的數(shù)據(jù)被快速傳輸?shù)絧ci
總線上。在pc:[接口模塊設(shè)計中，本實用新型采用了以下設(shè)計方式 1、傳輸方式的選擇:pci9054作為總線主控設(shè)備，支持主設(shè)備、從設(shè)備和dma傳輸 三種傳輸方式。 主設(shè)備方式是指本地處理器用于pci總線控制權(quán)發(fā)起總線傳輸。
從設(shè)備方式，指pc:[總線上的主設(shè)備擁有pci總線控制權(quán)，發(fā)起總線傳輸，對本地
端操作。 dma傳輸方式是這種總線主控設(shè)備特有的，支持兩個方向的傳輸。 根據(jù)實際需求，本實用新型主要采用從設(shè)備方式實現(xiàn)系統(tǒng)的高速存儲，另外選擇
固a方式備用。 2、工作模式的選擇:pci9054支持三種工作模式c模式，j模式和m模式。c模式 是一種非復(fù)用總線工作模式可通過片內(nèi)邏輯控制，將地址線和數(shù)據(jù)線分開。m模式是為與一 些特定處理器的無縫連接而設(shè)計的，硬件接口設(shè)計簡單,無需任何多余的連接。j模式是一 種服用總線工作模式，它的好處是地址數(shù)據(jù)線沒有分開,嚴格仿效pci總線的時序，為設(shè)計 者了解pci協(xié)議和更好地控制pci通信提供了良好的環(huán)境，但增加了很多的控制信號。 在實際設(shè)計中，為了邏輯控制簡單可靠，選擇了 c模式。 通過cpld內(nèi)部的pci接口模塊單元對pci9054接口芯片的時序邏輯控制，很好的 完成命令和參數(shù)的傳遞，實現(xiàn)了對sram緩存的輸出數(shù)據(jù)通過pc]:總線迅速的傳輸?shù)絧c機上。
權(quán)利要求一種虹膜采集傳輸裝置，其特征在于該裝置包括光學(xué)組件，圖像傳感器，SRAM控制芯片和PCI芯片，還包括可編程邏輯器件CPLD，CPLD包含圖像傳感器接口控制模塊、SRAM緩存模塊和PCI接口模塊；其中光學(xué)組件的輸出端連接圖像傳感器的輸入端，圖像傳感器的輸出端與圖像傳感器接口控制模塊的輸入端連接，圖像傳感器接口控制模塊的輸出端與SRAM緩存模塊的輸入端連接，SRAM緩存模塊的輸出端與PCI接口模塊的輸入端連接，SRAM緩存模塊和SRAM控制芯片相連接，PCI接口模塊通過PCI總線與PCI芯片以及PC機連接。
2. 根據(jù)權(quán)利要求1所述的虹膜采集傳輸裝置，其特征在于所述光學(xué)組件為CCD相機。
3. 根據(jù)權(quán)利要求1所述的虹膜采集傳輸裝置，其特征在于所述圖像傳感器為黑白 CMOS數(shù)字圖像傳感器。
專利摘要本實用新型提供一種虹膜采集傳輸裝置，屬圖像實時采集傳輸領(lǐng)域。該裝置包括光學(xué)組件，圖像傳感器，SRAM控制芯片和PCI芯片，還包括可編程邏輯器件CPLD，CPLD包含圖像傳感器接口控制模塊、SRAM緩存模塊和PCI接口模塊；本實用新型通過圖像傳感器和CPLD的圖像傳感器接口控制模塊相連，實現(xiàn)對圖像傳感器的讀寫控制和驅(qū)動；SRAM緩存模塊和SRAM控制芯片相連，實現(xiàn)對虹膜圖像數(shù)據(jù)的緩存；PCI接口模塊和PCI芯片相連，實現(xiàn)對從SRAM緩存的輸出數(shù)據(jù)通過PCI總線，快速的傳輸?shù)絇C機上實現(xiàn)顯示，具有圖像成像質(zhì)量高，實時性好等優(yōu)點。
文檔編號G06F13/28GK201548975SQ20092028340
公開日2010年8月11日 申請日期2009年12月17日 優(yōu)先權(quán)日2009年12月17日
發(fā)明者陳蘇婷 申請人:南京信息工程大學(xué)