專利名稱：一種提高數(shù)據(jù)傳輸效率的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及計(jì)算機(jī)領(lǐng)域，特別涉及一種提高數(shù)據(jù)傳輸效率的方法及裝置。
背景技術(shù)：
現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)是一種集成 度很高的新型高性能可編程芯片，其內(nèi)部電路功能是可編程的
(Programmable), 可以通過硬件描述語言(Hardware Description Language, HDL)和專用設(shè)計(jì)工具，在其內(nèi)部靈活地實(shí)現(xiàn)極其復(fù)雜的電路功能，適用于高 速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。
FPGA芯片內(nèi)部模塊之間傳輸?shù)臄?shù)據(jù)幀，在數(shù)據(jù)格式上一般包含六個(gè)要素 幀操作時(shí)鐘，幀起始信號(hào)、幀結(jié)束信號(hào)、幀數(shù)據(jù)信號(hào)、幀數(shù)據(jù)有效信號(hào)、數(shù)據(jù) 位使能信號(hào)。參閱圖1所示，clk是幀操作時(shí)鐘，信號(hào)在其上升沿觸發(fā)翻轉(zhuǎn)； sop是幀起始信號(hào)，表示幀數(shù)據(jù)開始傳輸；eop是幀結(jié)束信號(hào)，表示幀數(shù)據(jù)傳 輸結(jié)束；dval是幀數(shù)據(jù)有效信號(hào)，表示幀數(shù)據(jù)信號(hào)data有效；data為幀數(shù)據(jù)信 號(hào)，用于攜帶傳輸?shù)臄?shù)據(jù)；mod為數(shù)據(jù)位使能信號(hào)，用于表示幀數(shù)據(jù)信號(hào)data 中各個(gè)數(shù)據(jù)位的有效性；實(shí)際應(yīng)用中，如果data的位寬為64位，那么mod的 位寬為3位，如表1所示，mod不同取值的具體意義如下
表l
mod[2:0]取值data[63:0〗含義
000data[63:0]有效
001data[7:0]有效
010data[15:0]有效
011data[23:0]有效
100data[31:0]有效
101data[39:0]有效
110data[47:0]有效
111data[55:0]有效
5數(shù)據(jù)幀在數(shù)據(jù)傳輸過程中的一個(gè)重要特點(diǎn)就是數(shù)據(jù)幀長(zhǎng)的隨機(jī)性。在以 太網(wǎng)幀傳輸過程中，最短幀為64字節(jié)，例如Pause幀；最長(zhǎng)幀為9.6K字節(jié)， 例如Jumbo幀。通常情況下，以太網(wǎng)幀的長(zhǎng)度在64字節(jié)和1522字節(jié)之間隨才幾 變化，而這種變化的隨機(jī)性將給數(shù)據(jù)幀的多路傳輸均衡帶來困難，如果處理不 好，將大大降低數(shù)據(jù)傳輸?shù)男省?br> 數(shù)據(jù)幀的多路傳輸是數(shù)據(jù)傳輸中經(jīng)常遇到的情況，多路數(shù)據(jù)幀在同 一個(gè)接 口或者同一個(gè)通道里傳輸。例如數(shù)據(jù)幀的集中存儲(chǔ)、統(tǒng)計(jì)和幀交換等等，都 存在多路傳輸?shù)那闆r。參閱圖2所示，數(shù)據(jù)幀的多路傳輸?shù)木唧w操作步驟如下
1、 前級(jí)功能模塊的數(shù)據(jù)幀接收端接收上游數(shù)據(jù)，經(jīng)過處理后發(fā)送給本模 塊的數(shù)據(jù)幀發(fā)送端；
2、 前級(jí)功能模塊的數(shù)據(jù)幀發(fā)送端根據(jù)數(shù)據(jù)幀所屬端口，向N-1仲裁模塊 發(fā)起數(shù)據(jù)幀傳輸請(qǐng)求；
3、 通過N-1仲裁，將N個(gè)端口中某一個(gè)端口的數(shù)據(jù)幀傳輸?shù)焦餐ǖ溃?br> 4、 通過N-1仲裁，從公共通道中讀取數(shù)據(jù)傳輸?shù)胶蠹?jí)功能模塊的數(shù)據(jù)幀 接收端；
5、 后級(jí)功能模塊的數(shù)據(jù)幀接收端接收到數(shù)據(jù)幀，經(jīng)過處理后，發(fā)送給本 模塊的數(shù)據(jù)幀發(fā)送端。
一般情況下，數(shù)據(jù)幀是數(shù)據(jù)傳輸操作的基本單位，即從一個(gè)功能模塊的數(shù) 據(jù)幀發(fā)送端到公共通道，或者從公共通道到一個(gè)功能模塊的數(shù)據(jù)幀接收端口 ， 一次數(shù)據(jù)傳輸就是一個(gè)數(shù)據(jù)幀。
以端口 0和端口 1的數(shù)據(jù)幀為例，作如下々支設(shè) 前級(jí)功能模塊的數(shù)據(jù)幀發(fā)送端各個(gè)端口的FIFO緩存為2M字節(jié)； 前級(jí)功能模塊的數(shù)據(jù)幀發(fā)送端端口 0發(fā)送64字節(jié)幀長(zhǎng)數(shù)據(jù)幀； 前級(jí)功能模塊的數(shù)據(jù)幀發(fā)送端端口 1發(fā)送1024字節(jié)幀長(zhǎng)數(shù)據(jù)幀； N-l仲裁模塊采用較為合理的水線判定輪轉(zhuǎn)仲裁機(jī)制進(jìn)行端口仲裁。所謂 水線判定輪轉(zhuǎn)仲裁機(jī)制，即是指FIFO緩存內(nèi)的數(shù)據(jù)量處于高水線的端口優(yōu)先響應(yīng)，F(xiàn)IFO緩存內(nèi)的數(shù)據(jù)量處于同一個(gè)水線的端口輪轉(zhuǎn)響應(yīng)。參閱圖3所示， 所謂數(shù)據(jù)水線就是指某個(gè)存儲(chǔ)體中的數(shù)據(jù)量的多少，類似于水庫的蓄水量。采 用水線判定輪轉(zhuǎn)仲裁機(jī)制時(shí)需執(zhí)行的操作包括將各個(gè)端口緩存的數(shù)據(jù)水線進(jìn) 行分檔；仲裁優(yōu)先響應(yīng)緩存水線處于高檔位的端口的數(shù)據(jù)傳輸請(qǐng)求；如果出現(xiàn) 緩存水線處于相同檔位的端口 ，則輪轉(zhuǎn)響應(yīng)這些端口的數(shù)據(jù)傳輸請(qǐng)求。 假設(shè)，端口 0的數(shù)據(jù)幀和端口 1的數(shù)據(jù)幀帶寬占用相同。 由于兩個(gè)端口的數(shù)據(jù)幀帶寬占用相同，則兩個(gè)端口接收并保存至本地FIFO 緩存內(nèi)的初始數(shù)據(jù)量將基本相近，也就是初始水線基本相同。那么在這種情況 下，N-l仲裁模塊將輪流響應(yīng)端口 0和端口 1的數(shù)據(jù)傳輸請(qǐng)求。當(dāng)響應(yīng)端口 0的數(shù)據(jù)傳輸請(qǐng)求時(shí)，端口 0發(fā)送一個(gè)數(shù)據(jù)幀，也就是64字 節(jié)；當(dāng)響應(yīng)端口 1的數(shù)據(jù)傳輸請(qǐng)求時(shí)，端口 l也發(fā)送一個(gè)數(shù)據(jù)幀，也就是1024 字節(jié)?？梢娨淮屋嗈D(zhuǎn)操作后，端口 0比端口 1少讀出的字節(jié)數(shù)為 ￡)-1024-64 = 960字節(jié)那么經(jīng)過T次輪轉(zhuǎn)之后，發(fā)送端端口 0的FIFO緩存將溢出，T為T = '—=2184.53 2185(1024—64)字節(jié)這樣，便可以得出結(jié)論如果端口的數(shù)據(jù)傳輸以數(shù)據(jù)幀為單位，那么，當(dāng) 各個(gè)端口的數(shù)據(jù)幀長(zhǎng)不一致時(shí)，在進(jìn)行多路傳輸?shù)倪^程中，將導(dǎo)致某些端口的 數(shù)據(jù)累積，從而導(dǎo)致端口的緩存溢出。為了避免FIFO緩存溢出，設(shè)計(jì)人員往 往設(shè)計(jì)這些端口不再接收幀數(shù)據(jù)，直到FIFO緩存內(nèi)的數(shù)據(jù)量水線下降到低水 線，但是，這樣做就P爭(zhēng)低了數(shù)據(jù)傳輸效率。有鑒于此，需要提供一種新的數(shù)據(jù)傳輸方法，在避免端口緩存溢出的前提 下，提高數(shù)據(jù)傳輸效率。發(fā)明內(nèi)容本申請(qǐng)實(shí)施例提供一種提高數(shù)據(jù)傳輸效率的方法及裝置，用以在芯片內(nèi)部實(shí)現(xiàn)多^lt據(jù)的均衡傳輸，以及提高數(shù)據(jù)傳輸效率。本申請(qǐng)?zhí)峁┑木唧w技術(shù)方案如下一種提高數(shù)據(jù)傳輸效率的方法，應(yīng)用于內(nèi)部具有若干端口模塊的芯片，任 一端口模塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，包括將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息統(tǒng)一保存在本地先入先出FIFO緩 存內(nèi)；確定本地FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息符合預(yù)設(shè)條件時(shí)，向仲裁方 發(fā)送用于請(qǐng)求傳輸數(shù)據(jù)的第一信號(hào)；在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第二信號(hào)時(shí)，讀取本地 FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息，按照設(shè)定數(shù)據(jù)長(zhǎng)度對(duì)其進(jìn)行切割形成若 干數(shù)據(jù)片，并以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中，每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片。一種芯片，包含若干用于進(jìn)行數(shù)據(jù)傳輸?shù)亩丝谀K，所述端口模塊包括 接收單元，用于接收數(shù)據(jù)；先入先出FIFO緩存單元，用于將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息進(jìn) 行統(tǒng)一保存；第一處理單元，用于在確定所述FIFO緩存單元內(nèi)保存的幀數(shù)據(jù)和幀信息 符合預(yù)設(shè)條件時(shí)，向仲裁方發(fā)送用于請(qǐng)求傳輸數(shù)據(jù)的第一信號(hào)；第二處理單元，用于在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第二 信號(hào)時(shí)，讀取本地FIFO緩存單元內(nèi)保存的幀數(shù)據(jù)和幀信息，釆用設(shè)定數(shù)據(jù)長(zhǎng) 度對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以所述數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中， 所述第二處理單元每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第 二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片。發(fā)送單元，用于將從FIFO緩存單元中讀取出的數(shù)據(jù)發(fā)送至接收端。通過上述技術(shù)方案可以看出，本申請(qǐng)實(shí)施例中，在內(nèi)部具有若干端口模塊 的芯片中，任一端口才莫塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，均以固定長(zhǎng)度的數(shù)據(jù)片為操作單位進(jìn)行數(shù)據(jù)傳輸，即在數(shù)據(jù)傳輸過程中，將長(zhǎng)幀切割、將短幀合并， 以形成若干固定長(zhǎng)度的數(shù)據(jù)片，并根據(jù)仲裁方的指令對(duì)數(shù)據(jù)片進(jìn)行傳輸，其中， 每將一個(gè)數(shù)據(jù)片傳輸完畢，都在再次接收到仲裁方發(fā)送的指令時(shí)，發(fā)送下一個(gè) 數(shù)據(jù)片，這樣，便形成了以數(shù)據(jù)流量為衡量標(biāo)準(zhǔn)的數(shù)據(jù)傳輸模型，令芯片內(nèi)部 各端口模塊的數(shù)據(jù)流量基本保持一致，從而在多路數(shù)據(jù)傳輸中，能夠?qū)崿F(xiàn)各路 數(shù)據(jù)均衡傳輸，避免出現(xiàn)數(shù)據(jù)阻塞而降低傳輸效率。


圖1為現(xiàn)有技術(shù)下FPGA芯片內(nèi)部模塊之間傳輸?shù)臄?shù)據(jù)幀數(shù)據(jù)格式示意圖；圖？為現(xiàn)有技術(shù)下數(shù)據(jù)幀多路傳輸模型示意圖；圖3為現(xiàn)有技術(shù)下水線判定輪轉(zhuǎn)仲裁機(jī)制原理示意圖；圖4為現(xiàn)有技術(shù)下端口 n接收傳送數(shù)據(jù)示意圖；圖5為本申請(qǐng)實(shí)施例中端口 n接收傳送數(shù)據(jù)示意圖； 圖6為本申請(qǐng)實(shí)施例中數(shù)據(jù)片劃分方式示意圖； 圖7為本申請(qǐng)實(shí)施例中端口 n接收上游數(shù)據(jù)流程圖； 圖8為本申請(qǐng)實(shí)施例中端口 n進(jìn)行數(shù)據(jù)傳輸流程圖； 圖9為本申請(qǐng)實(shí)施例中芯片內(nèi)端口模塊功能結(jié)構(gòu)示意圖。
具體實(shí)施方式
為了在芯片內(nèi)部實(shí)現(xiàn)多路數(shù)據(jù)的均衡傳輸，以及提高數(shù)據(jù)傳輸效率，本申 請(qǐng)實(shí)施例中，建立以下數(shù)據(jù)片傳輸模型在具有若千端口模塊的芯片內(nèi)部，任 一端口模塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信 息統(tǒng)一保存在本地先入先出(First-In First-Out， FIFO)緩存內(nèi)；并在確定本地 FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息符合預(yù)設(shè)條件時(shí)，向仲裁方發(fā)送用于請(qǐng)求 傳輸數(shù)據(jù)的第一信號(hào)；以及在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第二信號(hào)時(shí)，讀取本地FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息，按照設(shè)定數(shù)據(jù)長(zhǎng)度 對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中，所述 端口模塊每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第二信號(hào) 時(shí)，傳輸下一個(gè)數(shù)據(jù)片。通過使用這個(gè)數(shù)據(jù)片傳輸模型，可以節(jié)省片內(nèi)存儲(chǔ)資源，解決多#據(jù)傳 輸中的數(shù)據(jù)均衡問題，提高片外存儲(chǔ)設(shè)備的帶寬利用率，從而提高系統(tǒng)數(shù)據(jù)傳 輸?shù)男?。下面結(jié)合附圖對(duì)本申請(qǐng)優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說明。本申請(qǐng)實(shí)施例中，數(shù)據(jù)片傳輸模型在硬件結(jié)構(gòu)上保持了原有數(shù)據(jù)幀多路傳 輸模型的基本結(jié)構(gòu)特點(diǎn)。例如，現(xiàn)有技術(shù)中，原有數(shù)據(jù)幀多路傳輸-漠型的第n 個(gè)端口的數(shù)據(jù)接口如圖4所示；而本申請(qǐng)實(shí)施例中數(shù)據(jù)片傳輸模型的第n個(gè)端 口的數(shù)據(jù)接口如圖5所示，其中，第n個(gè)端口中各個(gè)接口信號(hào)的定義如表2所 示。表2接口信號(hào)名定義freq[n]端口 n的數(shù)椐發(fā)送請(qǐng)求fwmark[n]端口 n的接收FIFO水線向量fgrant[n]N-l仲裁授權(quán)端口 n開始發(fā)送數(shù)據(jù)fbgn輸出數(shù)據(jù)片開始標(biāo)識(shí)fend輸出數(shù)據(jù)片結(jié)束標(biāo)識(shí)fsop輸出數(shù)據(jù)幀開始標(biāo)識(shí)feop輸出數(shù)據(jù)幀結(jié)束標(biāo)識(shí)fdval輸出幀數(shù)據(jù)有效信號(hào)fdata輸出幀數(shù)據(jù)信號(hào)fmod輸出幀數(shù)據(jù)位有效信號(hào)us—sop上游輸入數(shù)據(jù)幀開始標(biāo)識(shí)us—eop上游輸入數(shù)據(jù)幀結(jié)束標(biāo)識(shí)us一dval上游輸入幀數(shù)據(jù)有效信號(hào)us—data上游輸入楨數(shù)據(jù)信號(hào)10上游輸入幀數(shù)據(jù)字節(jié)有效信號(hào)如表2所示，fbgn和fend是本申請(qǐng)實(shí)施例中新增加的信號(hào)，用來標(biāo)記數(shù) 據(jù)片的開始和結(jié)束，其作用將在以下實(shí)施例中進(jìn)行詳細(xì)介紹?；谏鲜鲇布Y(jié)構(gòu)，本申請(qǐng)實(shí)施例中，在數(shù)據(jù)片傳輸才莫型的軟件算法上進(jìn) 行了較大的改進(jìn)，包括1、在數(shù)據(jù)結(jié)構(gòu)上進(jìn)行改進(jìn)。參閱圖4和圖5所示，原有的數(shù)據(jù)幀多路傳輸模型中，對(duì)幀數(shù)據(jù)(如，幀 數(shù)據(jù)信號(hào)us_data和幀數(shù)據(jù)有效信號(hào)us—dval )和幀信息(如，幀起始信號(hào)us_sop， 幀結(jié)束信號(hào)us—eop和數(shù)據(jù)位使能信號(hào)i^mod)分別進(jìn)行緩存，這樣，在讀取 數(shù)據(jù)時(shí)，需要從不同的存儲(chǔ)區(qū)域分別獲得幀數(shù)據(jù)和幀信息，再進(jìn)行合并。而本 申請(qǐng)實(shí)施例中，數(shù)據(jù)片傳輸模型將幀數(shù)據(jù)和幀信息緩存在一處，這樣，在讀取 數(shù)據(jù)時(shí)，在統(tǒng)一的存儲(chǔ)區(qū)域便可同時(shí)獲得幀數(shù)據(jù)和幀信息，從而提高了數(shù)據(jù)讀 取效率；其具體方式如下參閱圖5所示，在端口 n FIFO緩存輸入端(fifo—din，位寬為72位)，寫 入的數(shù)據(jù)不僅是幀數(shù)據(jù)，還包含幀信息。fifo—din處寫入的數(shù)據(jù)采用公式1 (僅 為舉例)來表示</|/b — <i/w[63:0] = — cb/a[63:0]— d/w[64〗=一 so/ y^/b — <i/"[65] = us — eop y^/b _ W"[68:66] = — mod—力"[70:69〗=保留 ^Z^ _ d/"[71] = w s — t/va/ 公式1基于上述fifo—din處寫入的數(shù)據(jù)，參閱圖5所示，在端口 nFIFO緩存輸出 端(fifo_dout，位寬為72位)，讀出的數(shù)據(jù)中便會(huì)包含幀開始信號(hào)fsop、幀結(jié) 束信號(hào)feop、幀數(shù)據(jù)有效信號(hào)fdval、幀數(shù)據(jù)信號(hào)fdata和幀數(shù)據(jù)位有效信號(hào) fmod。 fifo dout處讀出的數(shù)據(jù)采用公式2 (僅為舉例)來表示iiy2/ato = y^/b — dowf[63 :0] 力o/ = ^/^ 一 dow/[64]/ mod = y^/b — doW[68:66]公式22、在傳輸算法上進(jìn)行改進(jìn)。原有的數(shù)據(jù)幀多路傳輸模型中，以數(shù)據(jù)幀為單位進(jìn)行數(shù)據(jù)傳輸；而本申請(qǐng) 實(shí)施例中，數(shù)據(jù)片傳輸模型則以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)片的長(zhǎng) 度可根據(jù)具體的應(yīng)用環(huán)境進(jìn)行規(guī)定。如，基于上述公式2，在fifo一dout處便可 以對(duì)輸出數(shù)據(jù)(包括幀數(shù)據(jù)和幀信息)進(jìn)行切割操作，形成定長(zhǎng)的數(shù)據(jù)片；以 數(shù)據(jù)片形式對(duì)數(shù)據(jù)進(jìn)行切割并不損壞原先幀數(shù)據(jù)和幀信息，從而在接收端很容 易恢復(fù)原有的幀數(shù)據(jù)和幀信息。參閱圖6所示， 一個(gè)數(shù)據(jù)片的fsop和feop信號(hào)保留了原來us_sop和us_eop 所表示的幀開始和幀結(jié)束標(biāo)識(shí)；而fbgn和fend信號(hào)則表示了數(shù)據(jù)片的開始和 結(jié)束。從圖6中可以看出，數(shù)據(jù)片是定長(zhǎng)為L(zhǎng)字節(jié)的，例如，L=256，那么對(duì) 于幀長(zhǎng)隨機(jī)的數(shù)據(jù)流來說，就有可能出現(xiàn)跨數(shù)據(jù)幀的數(shù)據(jù)片，即一個(gè)數(shù)據(jù)片包 含第n-l幀的部分內(nèi)容和結(jié)束部分，也包含第n幀的部分內(nèi)容和開始部分。這 是數(shù)據(jù)片的一個(gè)重要特點(diǎn)。實(shí)際應(yīng)用中，數(shù)據(jù)片長(zhǎng)度L的設(shè)定與數(shù)據(jù)總線 (fdata)位寬有關(guān)，例如，fdata的位寬為64比特，也就是8個(gè)字節(jié)，則L必 須是8的整倍數(shù)，也就是其對(duì)應(yīng)的二進(jìn)制地址的低三位為0，這樣L才是每一 次讀取的數(shù)據(jù)的數(shù)據(jù)長(zhǎng)度的整數(shù)倍。同時(shí)，較佳地，L的值要大于最小幀長(zhǎng)度， 以避免形成過于瑣碎的數(shù)據(jù)片，例如，對(duì)于以太網(wǎng)幀來說，L要大于64字節(jié)。基于上述數(shù)據(jù)片傳輸模型，本申請(qǐng)實(shí)施例中，首先，各個(gè)端口按照公式l 將上游幀數(shù)據(jù)和幀信息合并寫入本端口的FIFO緩存中，并統(tǒng)計(jì)數(shù)據(jù)量水線； 其次，各端口在指定時(shí)刻設(shè)置本端口的freq信號(hào)為高電平，并通過freq請(qǐng)求信 號(hào)向端口仲裁模塊請(qǐng)求進(jìn)行數(shù)據(jù)傳輸，同時(shí)還需要將統(tǒng)計(jì)的數(shù)據(jù)量水線通過 fwmark水線信號(hào)通知端口仲裁模塊，以作為端口仲裁的依據(jù)；其中，所謂指 定時(shí)刻可以為FIFO緩存內(nèi)的數(shù)據(jù)量達(dá)到一定水線；或者，F(xiàn)IFO緩存內(nèi)部保存有帶有幀結(jié)束標(biāo)識(shí)的l丈據(jù)。
再次，端口仲裁模塊根據(jù)各個(gè)端口的freq請(qǐng)求信號(hào)和fWmark水線信號(hào)， 采用水線判定輪轉(zhuǎn)仲裁機(jī)制進(jìn)行端口仲裁，選擇最合適的端口，并向選定的端 口其發(fā)送fgrant授權(quán)信號(hào)脈沖。
最后，若某端口接收到fgrant授權(quán)信號(hào)，則表示可以向公共通道發(fā)送幀數(shù) 據(jù)，這時(shí)，該端口根據(jù)公式2從本端口的FIFO緩存中讀出數(shù)據(jù)，并按照定長(zhǎng) 并發(fā)送一個(gè)數(shù)據(jù)片。
下面以端口 n為例進(jìn)行介紹，本實(shí)施例中，端口 n在fifo一din處接收上游 數(shù)據(jù)(包含幀數(shù)據(jù)和幀信息)，并按照公式1將接收的上游數(shù)據(jù)寫入端口 n的 FIFO緩存內(nèi)；那么，參閱圖7所示，本申請(qǐng)實(shí)施例中，端口n對(duì)接收的上游 數(shù)據(jù)進(jìn)行處理的詳細(xì)流程如下
步驟710:將端口 n的freq信號(hào)初始化為低電平，即置freq[n]-O。
步驟720:判斷FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息是否滿足進(jìn)行數(shù)據(jù)傳 輸?shù)臈l件，若是，則進(jìn)行步驟740;否則，執(zhí)行步驟730。
本申請(qǐng)實(shí)施例中，所謂滿足進(jìn)行數(shù)據(jù)傳輸?shù)臈l件是指滿足以下任意一種 條件，或者，兩種條件同時(shí)滿足，即
1 、 FIFO緩存內(nèi)的幀數(shù)據(jù)和幀信息的數(shù)據(jù)量水線達(dá)到設(shè)定閾值。
例如，假設(shè)數(shù)據(jù)片的長(zhǎng)度為L(zhǎng)字節(jié)，而FIFO緩存內(nèi)的數(shù)據(jù)量水線大于等 于L,則說明此時(shí)FIFO緩存內(nèi)保存有至少L字節(jié)的數(shù)據(jù)，滿足一個(gè)數(shù)據(jù)片的 長(zhǎng)度，那么便可以進(jìn)行數(shù)據(jù)傳輸。
或/和
2、 FIFO緩存內(nèi)保存有帶有幀結(jié)束標(biāo)識(shí)的數(shù)據(jù)，即保存的幀信息中包含幀 結(jié)束標(biāo)識(shí)。
例如，檢測(cè)到帶有us—eop信號(hào)的數(shù)據(jù)，這說明FIFO緩存內(nèi)部保存有幀尾 數(shù)據(jù)，那么，便可以進(jìn)行數(shù)據(jù)傳輸。
步驟730:等待設(shè)定時(shí)長(zhǎng)，返回步驟720。實(shí)際應(yīng)用中，也可以不等待設(shè)定時(shí)長(zhǎng)，而是一直對(duì)FIFO緩存空間內(nèi)保存 的幀數(shù)據(jù)和幀信息的狀態(tài)進(jìn)行監(jiān)測(cè)，直到滿足傳輸條件為止，在此不再贅述。
步驟740:將端口 n的數(shù)據(jù)傳輸請(qǐng)求信號(hào)freq[n]置為高電平，即使freq[n] -1，以此向端口仲裁模塊請(qǐng)求傳輸數(shù)據(jù)。
在將freq[n]置為高電平的同時(shí)，端口 n還應(yīng)該將本端口緩存FIFO內(nèi)的數(shù)
據(jù)
量水線的狀態(tài)通過^vmark[n]信號(hào)通知端口仲裁模塊。
步驟750:判斷是否檢測(cè)到fgrant[n]高電平脈沖，即是否檢測(cè)到fgrant[n]-l， 若是，說明端口仲裁模塊允許端口 n進(jìn)行數(shù)據(jù)傳輸，則執(zhí)行步驟770;否則， 執(zhí)行步驟760。
步驟760:等待設(shè)定時(shí)長(zhǎng)，返回步驟750。
同理，實(shí)際應(yīng)用中，也可以不等待設(shè)定時(shí)長(zhǎng)，而是一直對(duì)fgrant[n]的信號(hào) 狀態(tài)進(jìn)行監(jiān)測(cè)，直到滿足傳輸條件為止，在此不再贅述。
步驟770:按照公式2從FIFO緩存內(nèi)讀取保存的幀數(shù)據(jù)和幀信息，并采 用設(shè)定數(shù)據(jù)長(zhǎng)度對(duì)其進(jìn)行切割，形成若干數(shù)據(jù)片，以及以數(shù)據(jù)片為單位在數(shù)據(jù) 公共傳輸通道上將數(shù)據(jù)傳輸至接收端，即觸發(fā)數(shù)據(jù)傳輸流程，接著，返回步驟 710。
基于上述實(shí)施例，參閱圖8所示，端口n以數(shù)據(jù)片為單位，在數(shù)據(jù)公共傳 輸通道上發(fā)送數(shù)據(jù)的詳細(xì)流程如下
步驟800:將設(shè)置的重傳計(jì)數(shù)器(Retransmission Counter, RC)計(jì)數(shù)器初 始化清零。
本申請(qǐng)實(shí)施例中，RC計(jì)數(shù)器用于統(tǒng)計(jì)從FIFO緩存中讀取數(shù)據(jù)的次數(shù)，每 讀取一次數(shù)據(jù)，RC計(jì)數(shù)器的取值累加1。
步驟801:從FIFO緩存內(nèi)讀取出數(shù)據(jù)(fifo—dout,位寬為72位)，并將 RC計(jì)數(shù)器的取值累加1,即執(zhí)行RC = RC+1 。
步驟802:判斷RC計(jì)數(shù)器的取值是否為1,若是，則進(jìn)行步驟803;否則，進(jìn)行步驟804。
步驟803:將數(shù)據(jù)片開始信號(hào)fbgn設(shè)置為高電平，即使fbgn-l，并將讀 取的數(shù)據(jù)傳輸至接收端；其中，fbgn=l，表示當(dāng)前讀取的數(shù)據(jù)是數(shù)據(jù)片的頭 數(shù)據(jù)，意味著一個(gè)數(shù)據(jù)片開始傳輸，接著，執(zhí)行步驟805。
步驟804:將數(shù)據(jù)片開始信號(hào)fbgn設(shè)置為低電平，即使fbgn-O，并將讀 取的數(shù)據(jù)傳輸至接收端，其中，fbgn-O,表示當(dāng)前傳輸?shù)臄?shù)據(jù)不是數(shù)據(jù)片的頭 數(shù)據(jù)；接著，執(zhí)行步驟805。
步驟805:判斷RC計(jì)數(shù)器的取值是否為K，K為數(shù)據(jù)片的數(shù)據(jù)長(zhǎng)度與FIFO 緩存數(shù)據(jù)總線位寬的比值，若是，則執(zhí)行步驟807;否則，執(zhí)行步驟806。
步驟806:將數(shù)據(jù)片結(jié)束信號(hào)fend設(shè)置為低電平，即使fend-0，并將讀 取的數(shù)據(jù)傳輸至接收端，其中，fend-0，表示當(dāng)前讀取的數(shù)據(jù)不是數(shù)據(jù)片的尾 數(shù)據(jù)，意味著一個(gè)數(shù)據(jù)片正在傳輸，接著，返回步驟801。
步驟807:判斷FIFO緩存內(nèi)的數(shù)據(jù)是否已被讀空，若是，則執(zhí)行步驟810; 否則，執(zhí)行步驟808。
步驟808:將數(shù)據(jù)片結(jié)束信號(hào)fend設(shè)置為高電平，即使fend-l，并將讀 取的數(shù)據(jù)傳輸至接收端，其中，fend-l，表示當(dāng)前讀取的數(shù)據(jù)是數(shù)據(jù)片的尾數(shù) 據(jù)，意味著一個(gè)數(shù)據(jù)片結(jié)束傳輸。
步驟809:繼續(xù)檢測(cè)fgrant[n]的信號(hào)狀態(tài)，判斷是否fgrant[n] = 1 若是， 則返回步驟800;否則，再次執(zhí)行步驟809。
本申請(qǐng)實(shí)施例中，由于各端口是以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸?shù)?，因此?br> 每將一個(gè)數(shù)據(jù)片傳輸完畢，端口仲裁模塊都需要根據(jù)各端口當(dāng)前的數(shù)據(jù)量水線 進(jìn)行重新仲裁，以確定下一個(gè)被授^^送數(shù)據(jù)片的端口，如，本申請(qǐng)實(shí)施例中， 端口 n每發(fā)送完畢一個(gè)數(shù)據(jù)片，都需要再次對(duì)fgrant[n]的信號(hào)狀態(tài)進(jìn)行檢測(cè)， 直到再次檢測(cè)到fgrant[n] = 1時(shí)，再向接收端發(fā)送下一個(gè)數(shù)據(jù)片。
步驟810:將數(shù)據(jù)片結(jié)束信號(hào)fend設(shè)置為高電平，即使fend = 1,并將讀 取的數(shù)據(jù)傳輸至接收端，其中，fend-l,表示當(dāng)前讀取的數(shù)據(jù)是數(shù)據(jù)片的尾數(shù)
15據(jù)，意味著一個(gè)數(shù)據(jù)片結(jié)束傳輸，接著，將RC計(jì)數(shù)器清零，并確認(rèn)數(shù)據(jù)傳輸 流程結(jié)束。
基于上述實(shí)施例，接收端接收到端口n發(fā)送的數(shù)據(jù)后，按照公式2抽取其 中攜帶的幀信息(如，fsop， feop和finod);然后根據(jù)抽取的幀信息以及幀數(shù) 據(jù)，恢復(fù)出原有的幀結(jié)構(gòu)。例如當(dāng)發(fā)現(xiàn)fsop-l時(shí)，就表示當(dāng)前的數(shù)據(jù)是幀 頭數(shù)據(jù)，是一個(gè)數(shù)據(jù)幀的開始；當(dāng)發(fā)現(xiàn)feop-l時(shí)，就表示當(dāng)前的數(shù)據(jù)是幀尾 數(shù)據(jù)，是一個(gè)數(shù)據(jù)幀的結(jié)束。
實(shí)際應(yīng)用中，芯片內(nèi)部包含若干用于進(jìn)行數(shù)據(jù)傳輸?shù)亩丝谀K(如，端口 0~端口 n，)參閱圖9所示，本申請(qǐng)實(shí)施例中，端口模塊包括接收單元10、 FIFO 緩存單元ll、第一處理單元12、第二處理單元13和發(fā)送單元14,其中
接收單元IO，用于接收數(shù)據(jù)；
FIFO緩存單元11 ，用于將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息進(jìn)行統(tǒng)一 保存；
第一處理單元12，用于在確定FIFO緩存單元11內(nèi)保存的幀數(shù)據(jù)和幀信 息符合預(yù)設(shè)條件時(shí)，向仲裁方發(fā)送用于請(qǐng)求傳輸數(shù)據(jù)的第一信號(hào)；
第二處理單元13，用于在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第 二信號(hào)時(shí)，讀取本地FIFO緩存單元11內(nèi)保存的幀數(shù)據(jù)和幀信息，采用設(shè)定數(shù) 據(jù)長(zhǎng)度對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以所述數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸； 其中，所述第二處理單元13每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁 方發(fā)送的第二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片。
發(fā)送單元14，用于將從FIFO緩存單元11中讀取出的數(shù)據(jù)發(fā)送至接收端。
綜上所述，本申請(qǐng)實(shí)施例所描述的數(shù)據(jù)傳輸模型，運(yùn)用于FPGA芯片內(nèi)部 各個(gè)端口模塊之間的數(shù)據(jù)傳輸，任一端口模塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，均
以固定長(zhǎng)度的數(shù)據(jù)片為操作單位進(jìn)行數(shù)據(jù)傳輸，即在數(shù)據(jù)傳輸過程中，將長(zhǎng)幀 切割、將短幀合并，以形成若干固定長(zhǎng)度的數(shù)據(jù)片，并根據(jù)仲裁方的指令對(duì)數(shù) 據(jù)片進(jìn)行傳輸，其中，每將一個(gè)數(shù)據(jù)片傳輸完畢，都在再次接收到仲裁方發(fā)送的指令時(shí)，發(fā)送下一個(gè)數(shù)據(jù)片，這樣，便形成了以數(shù)據(jù)流量為衡量標(biāo)準(zhǔn)的數(shù)據(jù)
傳輸模型，令芯片內(nèi)部各端口模塊的數(shù)據(jù)流量基本保持一致，從而在多M:據(jù) 傳輸中，能夠?qū)崿F(xiàn)各路數(shù)據(jù)均衡傳輸，避免出現(xiàn)數(shù)據(jù)阻塞而降低傳輸效率。
其次，有利于節(jié)省FPGA芯片內(nèi)部為數(shù)不多的緩存資源。例如以太網(wǎng)的 Jumbo幀大小為9.6K字節(jié)，如果以數(shù)據(jù)幀為基本操作單位進(jìn)行數(shù)據(jù)傳輸，則 芯片內(nèi)至少要設(shè)置有19.2K字節(jié)的FIFO緩存；而如果以固定長(zhǎng)度為L(zhǎng)字節(jié)的 數(shù)據(jù)片為基本操作單位進(jìn)行數(shù)據(jù)傳輸，則理論上芯片片內(nèi)只要設(shè)置有2L字節(jié) 的FIFO緩存即可。
再次，有利于減小長(zhǎng)幀的傳輸延時(shí)。因?yàn)楦鱾€(gè)端口傳輸長(zhǎng)幀時(shí)，不需要緩 存整個(gè)數(shù)據(jù)幀后再發(fā)起數(shù)據(jù)傳輸，而只需要緩存一個(gè)數(shù)據(jù)片，就可以發(fā)起數(shù)據(jù) 傳輸，由接收端根據(jù)接收到的數(shù)據(jù)片，以及數(shù)據(jù)片內(nèi)攜帶的幀信息對(duì)原始的數(shù) 據(jù)幀進(jìn)行恢復(fù)，因此，有效減小了長(zhǎng)幀的傳輸延時(shí)。
最后，有利于提高片外存儲(chǔ)設(shè)備的帶寬利用率。如果在系統(tǒng)設(shè)計(jì)中需要用 到片外存儲(chǔ)設(shè)備(如，DDRSDRam或者DDR2 SDRam等等)，那么采用本申 請(qǐng)實(shí)施例中描述數(shù)據(jù)片傳輸模型將有利于提高這些存儲(chǔ)設(shè)備的帶寬利用率，因 為存儲(chǔ)設(shè)備控制器每次發(fā)起的是固定長(zhǎng)度的數(shù)據(jù)片讀寫操作，避免了頻繁進(jìn)行 短幀操作而造成的帶寬浪費(fèi)。
另一方面，在實(shí)際應(yīng)用中，步驟700-步驟770和步驟800-步驟880記 載的數(shù)據(jù)片傳輸模型，可以實(shí)現(xiàn)在FPGA芯片內(nèi)部，也可以實(shí)現(xiàn)在復(fù)雜可編程 邏輯器件(Complex Programmable Logic Device, CPLD)芯片內(nèi)部和專用集成 電路(Application Specific Intergrated Circuits, ASIC)芯片內(nèi)部，用于CPLD 芯片和ASIC芯片內(nèi)部各個(gè)功能模塊之間的數(shù)據(jù)傳輸，也可以達(dá)到提高數(shù)據(jù)傳 輸效率的技術(shù)效果，在此不再贅述。
顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本申請(qǐng)中的實(shí)施例進(jìn)行各種改動(dòng)和變型而 不脫離本申請(qǐng)的精神和范圍。這樣，倘若本申請(qǐng)實(shí)施例中的這些修改和變型屬 于本申請(qǐng)權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本申請(qǐng)中的實(shí)施例也意圖包含
17這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1、一種提高數(shù)據(jù)傳輸效率的方法，應(yīng)用于內(nèi)部具有若干端口模塊的芯片，其特征在于，任一端口模塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，包括將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息統(tǒng)一保存在本地先入先出FIFO緩存內(nèi)；確定本地FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息符合預(yù)設(shè)條件時(shí)，向仲裁方發(fā)送用于請(qǐng)求傳輸數(shù)據(jù)的第一信號(hào)；在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第二信號(hào)時(shí)，讀取本地FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息，按照設(shè)定數(shù)據(jù)長(zhǎng)度對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中，每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片。
2、 如權(quán)利要求1所述的方法，其特征在于，包括所述幀數(shù)據(jù)和幀信息 符合預(yù)設(shè)條件，包括所述幀數(shù)據(jù)和幀信息的數(shù)據(jù)量水線達(dá)到設(shè)定閾值；或/和，所述幀信息內(nèi)包 含幀結(jié)束信號(hào)。
3、 如權(quán)利要求1所述的方法，其特征在于，所述以數(shù)據(jù)片為單位進(jìn)行數(shù) 據(jù)傳輸，包括設(shè)置重傳RC計(jì)數(shù)器；讀取FIFO緩存內(nèi)保存的數(shù)據(jù)并將其傳輸至接收端，以及通過所述RC計(jì) 數(shù)器對(duì)讀取次數(shù)進(jìn)行累積；根據(jù)所述RC計(jì)數(shù)器的累積值獲知數(shù)據(jù)片的傳輸狀態(tài)，每確定一數(shù)據(jù)片傳 輸完畢，將RC計(jì)數(shù)器清零以開始重新計(jì)數(shù)。
4、 如權(quán)利要求3所述的方法，其特征在于，根據(jù)所述RC計(jì)數(shù)器的累積 值獲知數(shù)據(jù)片的傳輸狀態(tài)，包括獲知所述RC計(jì)數(shù)器的累積值為1時(shí)，確定一數(shù)據(jù)片開始傳輸；8獲知所述RC計(jì)數(shù)器的累積值為K時(shí)，確定所述數(shù)據(jù)片結(jié)束傳輸， 其中，K為數(shù)據(jù)片的數(shù)據(jù)長(zhǎng)度與FIFO緩存數(shù)據(jù)總線位寬的比值。
5、 如權(quán)利要求3所述的方法，其特征在于，將所述RC計(jì)數(shù)器清零后， 進(jìn)一步判斷所述FIFO緩存是否已讀空，若是，則確認(rèn)數(shù)據(jù)傳輸流程結(jié)束，否 則，在再次接收到仲裁方發(fā)送的第二信號(hào)時(shí)，繼續(xù)從所述FIFO緩存內(nèi)讀取數(shù) 據(jù)，以傳輸下一數(shù)據(jù)片。
6、 如權(quán)利要求l-5任一項(xiàng)所述的方法，其特征在于，所述芯片為現(xiàn)場(chǎng)可 編程門陣列FPGA芯片、復(fù)雜可編程邏輯器件CPLD芯片或?qū)Ｓ眉呻娐?ASIC芯片。
7、 一種芯片，包含若干用于進(jìn)行數(shù)據(jù)傳輸?shù)亩丝谀K，其特征在于，所 述端口模塊包括接收單元，用于接收數(shù)據(jù)；先入先出FIFO緩存單元，用于將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息進(jìn) 行統(tǒng)一保存；第一處理單元，用于在確定所述FIFO緩存單元內(nèi)保存的幀數(shù)據(jù)和幀信息 符合預(yù)設(shè)條件時(shí)，向仲裁方發(fā)送用于請(qǐng)求傳輸數(shù)據(jù)的第一信號(hào)；第二處理單元，用于在接收到仲裁方返回的用于指示允許傳輸數(shù)據(jù)的第二 信號(hào)時(shí)，讀取本地FIFO緩存單元內(nèi)保存的幀數(shù)據(jù)和幀信息，采用設(shè)定數(shù)據(jù)長(zhǎng) 度對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以所述數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中， 所述第二處理單元每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第 二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片；發(fā)送單元，用于將從FIFO緩存單元中讀取出的數(shù)據(jù)發(fā)送至接收端。
8、 如權(quán)利要求7所述的芯片，其特征在于，所述第一處理單元獲知所述 幀數(shù)據(jù)和幀信息的數(shù)據(jù)量水線達(dá)到設(shè)定閾值，或/和，所述幀信息內(nèi)包含幀結(jié)束 信號(hào)時(shí)，確定所述FIFO緩存內(nèi)保存的幀數(shù)據(jù)和幀信息符合預(yù)設(shè)條件。
9、 如權(quán)利要求7所述的芯片，其特征在于，所述第二處理單元以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸時(shí)，設(shè)置一重傳RC計(jì)數(shù)器，讀取FIFO緩存內(nèi)保存的數(shù) 據(jù)并將其傳輸至接收端，以及通過所述RC計(jì)數(shù)器對(duì)讀取次數(shù)進(jìn)行累積，并根 據(jù)所述RC計(jì)數(shù)器的累積值獲知數(shù)據(jù)片的傳輸狀態(tài)，每確定一數(shù)據(jù)片傳輸完畢， 將RC計(jì)數(shù)器清零以開始重新計(jì)數(shù)。
10、如權(quán)利要求9所述的芯片，其特征在于，所述第二處理單元將所述 RC計(jì)數(shù)器清零后，進(jìn)一步判斷所述FIFO緩存是否已讀空，若是，則確認(rèn)數(shù)據(jù) 傳輸流程結(jié)束，否則，在再次接收到仲裁方發(fā)送的第二信號(hào)時(shí)，繼續(xù)從所述FIFO 緩存內(nèi)讀取數(shù)據(jù)，以傳輸下一數(shù)據(jù)片。
全文摘要
本申請(qǐng)公開了一種提高數(shù)據(jù)傳輸效率的方法，應(yīng)用于內(nèi)部具有若干端口模塊的芯片，任一端口模塊向其他端口模塊傳輸數(shù)據(jù)時(shí)，將接收的數(shù)據(jù)中包含的幀數(shù)據(jù)和幀信息保存在本地FIFO緩存內(nèi)；確定保存的幀數(shù)據(jù)和幀信息符合預(yù)設(shè)條件時(shí)，向仲裁方請(qǐng)求傳輸數(shù)據(jù)；在接收到仲裁方允許傳輸數(shù)據(jù)的指示時(shí)，讀取保存的幀數(shù)據(jù)和幀信息，按照設(shè)定數(shù)據(jù)長(zhǎng)度對(duì)其進(jìn)行切割形成若干數(shù)據(jù)片，并以數(shù)據(jù)片為單位進(jìn)行數(shù)據(jù)傳輸；其中，每將一個(gè)數(shù)據(jù)片傳輸完畢，則在再次接收到仲裁方發(fā)送的第二信號(hào)時(shí)，傳輸下一個(gè)數(shù)據(jù)片。這樣，便令芯片內(nèi)部各模塊中的若干端口的數(shù)據(jù)流量保持基本一致，從而實(shí)現(xiàn)多路數(shù)據(jù)的均衡傳輸。本申請(qǐng)同時(shí)公開了一種芯片。
文檔編號(hào)G06F13/38GK101645053SQ200910142280
公開日2010年2月10日 申請(qǐng)日期2009年6月29日 優(yōu)先權(quán)日2009年6月29日
發(fā)明者彭少寧, 彭鼎祥 申請(qǐng)人:福建星網(wǎng)銳捷網(wǎng)絡(luò)有限公司