專利名稱：：片上硬件數(shù)據(jù)庫的高速緩沖器支持實現(xiàn)方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及片上硬件數(shù)據(jù)庫處理器核與內(nèi)存的數(shù)據(jù)通信技術(shù)，尤其涉及一種片上硬件數(shù)據(jù)庫的高速緩沖器支持實現(xiàn)方法。
背景技術(shù)：
：數(shù)據(jù)庫技術(shù)誕生以來，經(jīng)歷了不到半個世紀(jì)的時間，就形成了堅實的理論基礎(chǔ)，成熟的商業(yè)產(chǎn)品和廣泛的應(yīng)用領(lǐng)域，研究者不斷加入，成為了一個被廣泛關(guān)注的研究領(lǐng)域。隨著信息內(nèi)容的不斷增長、新技術(shù)的層出不窮，數(shù)據(jù)庫技術(shù)面臨著前所未有的挑戰(zhàn)。面對各種數(shù)據(jù)形式，人們提出了多樣的數(shù)據(jù)模型(層次模型、網(wǎng)狀模型、關(guān)系模型、面向?qū)ο竽Ｐ?、板結(jié)構(gòu)化模型等)，也提出了許多新的數(shù)據(jù)庫技術(shù)(XML數(shù)據(jù)管理、數(shù)據(jù)流管理、Web數(shù)據(jù)集成、數(shù)據(jù)挖掘等)。隨著電子銀行、電子政府以及移動商務(wù)應(yīng)用的增加，需要處理的移動數(shù)據(jù)也迅速增大，為了滿足日益增長的數(shù)據(jù)處理需求和方便應(yīng)用開發(fā)，對移動設(shè)備上的小型數(shù)據(jù)庫管理系統(tǒng)的需求也越來越大。各種各樣的數(shù)據(jù)庫技術(shù)中，數(shù)據(jù)庫機(jī)(知識庫機(jī))、內(nèi)存數(shù)據(jù)庫、片上系統(tǒng)(SOC)技術(shù)共同構(gòu)成本系統(tǒng)的技術(shù)基礎(chǔ)。數(shù)據(jù)庫機(jī)(DatabaseMachine),是為了用硬件直接支持?jǐn)?shù)據(jù)庫管理所需的高級數(shù)據(jù)操作功能而英語的一種具有專用目的的計算機(jī)，是人們?yōu)榱烁纳茢?shù)據(jù)庫系統(tǒng)性能和支持大規(guī)模高速信息處理而提出的一種專用計算機(jī)。它是將數(shù)據(jù)庫技術(shù)、VLSI技術(shù)和計算機(jī)體系結(jié)構(gòu)等研究結(jié)合而成的產(chǎn)物。數(shù)據(jù)庫機(jī)可以作為知識庫機(jī)的基礎(chǔ)機(jī)構(gòu)或基本模塊，從而支持高效的知識處理。傳統(tǒng)基于磁盤的關(guān)系數(shù)據(jù)庫系統(tǒng)(Oracle，DB2等為代表)，以下簡稱DRDB(Disk-ResidentDatabases),由于主數(shù)據(jù)庫常駐磁盤，事務(wù)處理往往涉及磁盤IO操作，其體系結(jié)構(gòu)設(shè)計的優(yōu)化目標(biāo)是如何減少讀寫磁盤的次數(shù)，很難滿足未來基于網(wǎng)絡(luò)的應(yīng)用系統(tǒng)對高性能數(shù)據(jù)訪問能力的需求。內(nèi)存數(shù)據(jù)庫(MMDB:MainMemoryDatabase)技術(shù)則為上述應(yīng)用領(lǐng)域提供了一種很好的實時數(shù)據(jù)管理的解決方案。在一些性能測試中，MMDB相對DRDB可以獲得30%-50%的性能提升。SOC(SystemonChip,片上系統(tǒng))是指以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)3為基礎(chǔ)，集軟、硬件于一體，并追求產(chǎn)品系統(tǒng)最大包容的集成芯片。狹義些理解，可以將它翻譯為"系統(tǒng)集成芯片"，指在一個芯片上實現(xiàn)信號采集、轉(zhuǎn)換、存儲、處理和I/O等功能，包含嵌入軟件及整個系統(tǒng)的全部內(nèi)容；廣義些理解，可以將它翻譯為"系統(tǒng)芯片集成"，指一種芯片設(shè)計技術(shù)，可以實現(xiàn)從確定系統(tǒng)功能開始，到軟硬件劃分，并完成設(shè)計的整個過程。片上的硬件數(shù)據(jù)庫是基于SOC的，它在芯片上構(gòu)建一個完整的數(shù)據(jù)庫系統(tǒng)，完成數(shù)據(jù)庫的所有操作。片上數(shù)據(jù)庫處理器核具有專門針對數(shù)據(jù)庫操作的指令集，能夠使數(shù)據(jù)庫操作高效快速的完成。目前的片上硬件數(shù)據(jù)庫使用于較小的數(shù)據(jù)庫系統(tǒng)，特別是一些嵌入式設(shè)備。片上硬件數(shù)據(jù)庫具有兩種存儲方式，當(dāng)數(shù)據(jù)庫數(shù)據(jù)量非常小時，片上數(shù)據(jù)庫可以直接存儲數(shù)據(jù)在芯片的存儲上，這種實現(xiàn)方式使得片上硬件數(shù)據(jù)庫系統(tǒng)對數(shù)據(jù)的訪問快速高效；當(dāng)數(shù)據(jù)庫數(shù)據(jù)量較大時，片上硬件數(shù)據(jù)庫系統(tǒng)存儲數(shù)據(jù)在系統(tǒng)內(nèi)存中，此時內(nèi)存的數(shù)據(jù)訪問速度對整個硬件數(shù)據(jù)庫系統(tǒng)影響嚴(yán)重。當(dāng)今內(nèi)存的訪問速度與處理器的處理速度不匹配是一個現(xiàn)實而不可避免的問題，解決這個問題的方法是設(shè)置層次型的存儲方式。以現(xiàn)代的計算機(jī)體系結(jié)構(gòu)為例，內(nèi)存相對廉價且存儲容量大，但是訪問速度慢，而cache具有較快的訪問速度，但是受成本和片上面積的制約，cache同時又分成多層cache結(jié)構(gòu)，訪問時間最短的是核內(nèi)的寄存器，但它的容量大小更加受到片內(nèi)資源的制約。cache是目前解決內(nèi)存訪問速度和處理器處理速度不匹配的最好方法，cache把內(nèi)存中的塊映射到cache中，是對內(nèi)存數(shù)據(jù)的一個部分拷貝，cache不需要操作系統(tǒng)干涉，由硬件自動完成。cache結(jié)構(gòu)最初提出時在內(nèi)存和通用處理器之間設(shè)置了一層cache,后來又有人提出了兩層cache和三層cache結(jié)構(gòu)，現(xiàn)在最為廣泛應(yīng)用的兩層cache結(jié)構(gòu)，在一些需要更高性能或者吞吐量大的系統(tǒng)中，如服務(wù)器，一般使用三層cache結(jié)構(gòu)。由于cache對系統(tǒng)性能的影響非常巨大，有非常多的研究者從事cache的研究，這些研究主要是關(guān)于一些cache的替換策略，最終目的是為了提高cache的命中率，進(jìn)而減少系統(tǒng)延時。cache的最初的替換策略有隨機(jī)策略，輪轉(zhuǎn)策略，最近最少使用策略等，這些策略相對設(shè)計簡單，容易實現(xiàn)，但是為了改進(jìn)cache的性能，現(xiàn)在的研究中有很多復(fù)雜的策略。與cache相對應(yīng)的設(shè)置的是頁表的快速緩沖器(TLB),它是一個旁路的存放內(nèi)存頁表的部件，作用是加速頁表査找，減少地址轉(zhuǎn)換時間。數(shù)據(jù)緩沖是解決交換數(shù)據(jù)的設(shè)備之間速度不匹配或者時間不同步的方法。在當(dāng)今的計算機(jī)系統(tǒng)中有許多使用緩沖的例子，如鍵盤的緩沖，硬盤的緩沖，網(wǎng)卡的緩沖。緩沖的基本原理都是暫存數(shù)據(jù)，異步通信，但是緩沖的設(shè)計實現(xiàn)差別比較巨大，特定設(shè)備之間的緩沖設(shè)置一般都是根據(jù)設(shè)備特點而專門設(shè)置。
發(fā)明內(nèi)容為了解決內(nèi)存與數(shù)據(jù)庫處理器核速度的不匹配，使得整個片上系統(tǒng)具有更高的效率和更短的響應(yīng)時間，提高系統(tǒng)的吞吐量，減少系統(tǒng)的等待時間。本發(fā)明的目的在于提供一種片上硬件數(shù)據(jù)庫的高速緩沖器支持實現(xiàn)方法。本發(fā)明解決技術(shù)其技術(shù)問題所采用的技術(shù)方案是.-1)在數(shù)據(jù)庫處理器核和內(nèi)存之間設(shè)置高速緩沖器高速緩沖器是連接片上硬件數(shù)據(jù)庫處理器核和內(nèi)存的橋梁，它被設(shè)置在片上硬件數(shù)據(jù)庫處理器核和內(nèi)存之間，具有比內(nèi)存快的存取速度，能夠匹配片上硬件數(shù)據(jù)庫的數(shù)據(jù)庫處理器核的數(shù)據(jù)處理速度，同時它與內(nèi)存的連接具有比它與數(shù)據(jù)庫處理器核大的帶寬，片上硬件數(shù)據(jù)庫處理器核和內(nèi)存之間的所有數(shù)據(jù)交換要通過高速緩沖器；2)緩沖器控制器內(nèi)部設(shè)置兩個循環(huán)隊列控制器的內(nèi)部具有兩個循環(huán)隊列，這兩個隊列分別是命令隊列和數(shù)據(jù)緩沖隊列，命令隊列中存放的是數(shù)據(jù)庫的操作命令，數(shù)據(jù)緩沖隊列中存放的是相應(yīng)命令的數(shù)據(jù)地址，這兩個隊列具有相同的單元數(shù)；3)緩沖器控制器控制高速緩沖器工作高速緩沖器只是一個數(shù)據(jù)存儲的部件，是緩沖器的控制部件，它控制高速緩沖器和數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的數(shù)據(jù)交換，它接受數(shù)據(jù)庫處理器核的內(nèi)存存取請求，并且通過自己的控制邏輯輸出控制信號到高速緩沖器、內(nèi)存和數(shù)據(jù)庫處理器核來控制三者之間的數(shù)據(jù)交換；4)數(shù)據(jù)庫處理器核的工作流程整個片上硬件數(shù)據(jù)庫的工作，就需要改變數(shù)據(jù)庫處理器核原本的請求數(shù)據(jù)，處理數(shù)據(jù)和寫回數(shù)據(jù)的方式，在添加高速緩沖器以后需要和高速緩沖器協(xié)同工作，就具有新的工作流程；5)緩沖器控制器的工作流程緩沖器控制器需要協(xié)同數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的正常工作，因此它的工作具有復(fù)雜的過程性，這個過程能夠有效的協(xié)同數(shù)據(jù)庫處理器核完成對內(nèi)存的數(shù)據(jù)請求，將所需要的數(shù)據(jù)從內(nèi)存緩存到高速緩沖器或者從高速緩沖器中寫入內(nèi)存，緩沖器控制器內(nèi)部具有許多不同部件，這些部件記錄整個系統(tǒng)的狀態(tài)信息，使得緩沖器控制器的工作可以準(zhǔn)確完成。5本發(fā)明具有的有益的效果是本發(fā)明在片上硬件數(shù)據(jù)庫處理器核與內(nèi)存之間設(shè)置了一個高速緩沖器和一個緩沖器控制器，緩沖器控制器能夠控制內(nèi)存與數(shù)據(jù)庫處理器核之間的數(shù)據(jù)交換，解決數(shù)據(jù)庫處理器核與內(nèi)存速度不匹配的問題。本發(fā)明最終能夠使得整個片上系統(tǒng)具有更高的效率和更短的響應(yīng)時間，提高系統(tǒng)的吞吐量，減少系統(tǒng)的等待時間。圖1是高速緩沖器設(shè)置的體系結(jié)構(gòu)。圖2是緩沖器控制器的內(nèi)部結(jié)構(gòu)。圖3是數(shù)據(jù)庫處理器核的工作流程圖。圖4是緩沖器控制器的工作流程圖。具體實施例方式片上硬件數(shù)據(jù)庫的高速緩沖器支持在內(nèi)存與處理器核之間設(shè)置了一個高速緩沖器，這個高速緩沖器由一個專門設(shè)計的緩沖器控制器控制其數(shù)據(jù)存取交換，高速緩沖器以及緩沖器控制器的具體實現(xiàn)如下(一)在數(shù)據(jù)庫處理器核和內(nèi)存之間設(shè)置高速緩沖器高速緩沖器是連接數(shù)據(jù)庫處理器核和內(nèi)存的橋梁，它被設(shè)置在數(shù)據(jù)庫處理器核和內(nèi)存之間，高速緩沖器、緩沖器控制器、數(shù)據(jù)庫處理器核以及內(nèi)存的結(jié)構(gòu)框架如圖1所示。首先高速緩沖器具有比內(nèi)存快很多的存取速度，能夠使得高速緩沖器中的數(shù)據(jù)存取和數(shù)據(jù)庫處理器核的數(shù)據(jù)處理速度相匹配；其次高速緩沖器和內(nèi)存的連接具有足夠滿足兩者數(shù)據(jù)交換的帶寬，這個帶寬與高速緩沖器連接數(shù)據(jù)庫處理器核的帶寬比值一般小于或者等于內(nèi)存的存取速度和高速緩沖器存取速度的比值。整個高速緩沖器的存儲空間被劃分成大小相等的若干單元，這些單元被用作循環(huán)隊列存儲數(shù)據(jù)，循環(huán)隊列的頭和尾分別由緩沖器控制器中的SREG和EREG寄存器指示。關(guān)于高速緩沖器的分塊是這樣實現(xiàn)的，假設(shè)高速緩沖器總的存儲空間大小為2mByte,而每一個被劃分的單元的大小為2nByte，那么整個高速緩沖器中有2m-n個單元，單元也被稱作塊。高速緩沖器與內(nèi)存數(shù)據(jù)交換的基本單位為塊的大小，當(dāng)數(shù)據(jù)庫處理器核訪問內(nèi)存地址時，高速緩沖器就會讀入內(nèi)存中那個地址所在的2nByte的塊。分塊的目的是為了能夠讓數(shù)據(jù)庫處理器核和高速緩沖器、高速緩沖器和內(nèi)存的數(shù)據(jù)交換同時進(jìn)行。因為有了分塊的結(jié)構(gòu)以后，當(dāng)某一個塊的數(shù)據(jù)被讀入高速緩沖器后，緩沖器控制器能夠設(shè)置EMPTY信號去通知數(shù)據(jù)庫處理器核數(shù)據(jù)已經(jīng)準(zhǔn)備就緒，可以執(zhí)行，這樣高速緩沖器在讀入別的數(shù)據(jù)的同時，數(shù)據(jù)庫處理器核能夠并行的處理高速緩沖器中的數(shù)據(jù)，從而減少數(shù)據(jù)庫處理器核的等待時間，提高整個系統(tǒng)的吞吐量，提高數(shù)據(jù)庫指令的執(zhí)行效率。(二)緩沖器控制器內(nèi)部設(shè)置兩個循環(huán)隊列緩沖器控制器的內(nèi)部具有兩個循環(huán)隊列，這兩個隊列分別是命令隊列(commandqueue,CQ)和數(shù)據(jù)緩沖隊列(databufferqueue,DBQ)，兩個隊列的設(shè)置如圖2所示。命令隊列中存放的是數(shù)據(jù)庫的操作命令，如select,update,createtable等；數(shù)據(jù)緩沖隊列中存放的是相應(yīng)命令的數(shù)據(jù)存取地址。這兩個隊列具有相同的單元數(shù)并且順序訪問，且它們的訪問原則是先進(jìn)先出，也就是說在隊列頭的數(shù)據(jù)庫命令總是被先執(zhí)行的，這是由于緩沖器控制器在存取內(nèi)存數(shù)據(jù)時總是把數(shù)據(jù)緩沖隊列中隊首所指向地址的數(shù)據(jù)先讀入緩沖器。(三)緩沖器控制器控制高速緩沖器工作-緩沖器控制器是高速緩沖器的控制部件，是系統(tǒng)的核心部件，它控制高速緩沖器和數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的數(shù)據(jù)交換，它接受數(shù)據(jù)庫處理器核的內(nèi)存存取請求，并且通過自己的控制邏輯輸出控制信號到高速緩沖器、內(nèi)存和數(shù)據(jù)庫處理器核來控制三者之間的數(shù)據(jù)交換。緩沖器控制器的內(nèi)部結(jié)構(gòu)如圖2所示，下面詳細(xì)介紹緩沖器控制器的設(shè)計。DEAL模塊是一個狀態(tài)的存儲模塊，這個模塊記錄在緩沖器中，塊是否被處理或者被修改，DEAL模塊中的狀態(tài)存儲單元數(shù)與高速緩沖器中的塊數(shù)具有相同的數(shù)量。數(shù)據(jù)庫處理器核訪問內(nèi)存時候使用的是內(nèi)存的物理地址，但是由于在內(nèi)存和處理器核之間多了一層高速緩沖區(qū)，所以緩沖器控制器內(nèi)部必須要有一個能夠映射內(nèi)存地址和高速緩沖器塊地址的單元，這個單元被叫做地址管理單元(addressmanagementunit,AMU)。AMU內(nèi)部存放一張高速緩沖器塊地址與內(nèi)存物理地址的映射表，作用就是轉(zhuǎn)換內(nèi)存的物理地址為高速緩沖器中塊的地址。所有傳送到AMU的物理地址總有相對應(yīng)的緩沖器地址存在，這是因為處理器核接受到緩沖器控制器的數(shù)據(jù)就緒信號(EMPTY信號)才開始執(zhí)行命令隊列中的指令的。AMU與數(shù)據(jù)緩沖隊列(databufferqueue，DBQ)并無聯(lián)系，前者是轉(zhuǎn)換當(dāng)前的數(shù)據(jù)庫處理器核的內(nèi)存訪問地址到高速緩沖器地址，后者是根據(jù)數(shù)據(jù)庫處理器核接受到的數(shù)據(jù)庫操作指令，被設(shè)置成這條指令將要被訪問到的地址。如果當(dāng)前DBQ的隊首地址不在高速緩沖器中，并且高速緩沖器中有空余的存儲塊，那么隊首地址對應(yīng)的內(nèi)存會被緩存到高速緩沖器中，但是如果高速緩沖器沒有7空余的存儲塊，那么要等到數(shù)據(jù)庫處理器核至少處理完一個高速緩沖器單元的數(shù)據(jù)，DBQ隊首地址所指向的內(nèi)存塊才會被緩沖到高速緩沖器中。registers模塊是一些標(biāo)志高速緩沖器及緩沖器控制器的狀態(tài)信息的寄存器，其中較為重要的兩個寄存器為SREG和EREG用來表示高速緩沖器的隊首和隊尾。(四)數(shù)據(jù)庫處理器核的工作流程整個片上硬件數(shù)據(jù)庫需要正常的工作，就需要改變數(shù)據(jù)庫處理器核原本的請求數(shù)據(jù)，處理數(shù)據(jù)和寫回數(shù)據(jù)的方式，在添加高速緩沖器以后需要和高速緩沖器協(xié)同工作，就具有新的工作流程，工作流程圖如圖3所示。在計算機(jī)加電以后，數(shù)據(jù)庫處理器核等待通用處理器傳來的數(shù)據(jù)庫命令，當(dāng)通用處理器遇到一條數(shù)據(jù)庫執(zhí)行命令以后，它將命令發(fā)送給數(shù)據(jù)庫處理器核。數(shù)據(jù)庫處理器核總的完成一下工作第一歩數(shù)據(jù)庫處理器核等待通用處理器發(fā)來的數(shù)據(jù)庫操作命令，當(dāng)沒有命令傳送的時候，跳轉(zhuǎn)到第三步，否則進(jìn)入第二步；第二步數(shù)據(jù)庫處理器核翻譯數(shù)據(jù)庫操作命令并且執(zhí)行，如果該命令所需要的數(shù)據(jù)不在緩沖區(qū)中，那么把當(dāng)前指令的程序計數(shù)器值(programcounter,PC)和相應(yīng)的地址送入緩沖器控制器的命令隊列(CQ)和數(shù)據(jù)緩沖隊列(DBQ)。第三步檢查EMPTY信號，確定所需要數(shù)據(jù)是否已在高速緩沖器中就緒，如果沒有，那么跳轉(zhuǎn)到第一步，否則進(jìn)入第四步；第四步數(shù)據(jù)庫處理器核執(zhí)行CQ隊首的指令，該指令的數(shù)據(jù)已經(jīng)被緩存在高速緩沖器當(dāng)中，數(shù)據(jù)庫處理器核對高速緩沖器的數(shù)據(jù)訪問通過緩沖器控制器中的AMU單元完成，當(dāng)數(shù)據(jù)庫處理器核有寫內(nèi)存操作的時候，DEAL模塊中的相應(yīng)標(biāo)志會被置位，當(dāng)高速緩沖器中一個數(shù)據(jù)塊的數(shù)據(jù)被處理結(jié)束以后，跳轉(zhuǎn)到第三步。(五)緩沖器控制器的工作流程緩沖器控制器需要協(xié)同數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的正常工作，因此它的工作具有復(fù)雜的過程性，這個過程能夠有效的協(xié)同數(shù)據(jù)庫處理器核完成對內(nèi)存的數(shù)據(jù)請求，將所需要的數(shù)據(jù)從內(nèi)存緩存到高速緩沖器或者從高速緩沖器中寫入內(nèi)存，緩沖器控制器內(nèi)部具有許多不同部件，這些部件記錄整個系統(tǒng)的狀態(tài)信息，使得緩沖器控制器的工作可以準(zhǔn)確完成。圖4是緩沖器控制器的流程圖，它的工作過程如下第一步如果數(shù)據(jù)緩沖隊列(DBQ)是空的，那么跳轉(zhuǎn)到第一步；第二步根據(jù)DBQ中的內(nèi)容緩存內(nèi)存中的數(shù)據(jù)到高速緩沖器中并且設(shè)置EMPTY信號，設(shè)置DEAL和AMU中相應(yīng)內(nèi)容，設(shè)置EREGHEREG+1。第三步比較EREG和SREG中的值，如果兩者不相等，那么跳轉(zhuǎn)到第五步；第四步如果進(jìn)入到這一步，就說明高速緩沖器滿了，這個時候需要把高速緩沖器中已經(jīng)處理的數(shù)據(jù)寫回到內(nèi)存。這一步判斷DEAL模塊中被SREG所指向內(nèi)容的值，如果標(biāo)記為數(shù)據(jù)未被處理，則跳轉(zhuǎn)到第四步等待數(shù)據(jù)被處理。第五歩判斷DEAL模塊中被SREG所指向內(nèi)容的值，如果標(biāo)記為數(shù)據(jù)未被處理，跳轉(zhuǎn)到第一步；第六步根據(jù)DEAL模塊的標(biāo)識，換出高速緩沖器中的數(shù)據(jù)，在換出的過程中，如果DEAL模塊標(biāo)識了數(shù)據(jù)被修改，那么需要被寫回內(nèi)存，否則直接丟棄該數(shù)據(jù)塊中的數(shù)據(jù)。設(shè)置SREG為SREG+1。第七步比較SREG和EREG的值，如果不相等，那么跳轉(zhuǎn)到第五步；第八步設(shè)置EMPTY,表示此時高速緩沖器空，跳轉(zhuǎn)到第一步。權(quán)利要求1.一種片上硬件數(shù)據(jù)庫的高速緩沖器支持實現(xiàn)方法，其特征在于1)在數(shù)據(jù)庫處理器核和內(nèi)存之間設(shè)置高速緩沖器高速緩沖器是連接片上硬件數(shù)據(jù)庫處理器核和內(nèi)存的橋梁，它被設(shè)置在片上硬件數(shù)據(jù)庫處理器核和內(nèi)存之間，具有比內(nèi)存快的存取速度，能夠匹配片上硬件數(shù)據(jù)庫的數(shù)據(jù)庫處理器核的數(shù)據(jù)處理速度，同時它與內(nèi)存的連接具有比它與數(shù)據(jù)庫處理器核大的帶寬，片上硬件數(shù)據(jù)庫處理器核和內(nèi)存之間的所有數(shù)據(jù)交換要通過高速緩沖器；2)緩沖器控制器內(nèi)部設(shè)置兩個循環(huán)隊列控制器的內(nèi)部具有兩個循環(huán)隊列，這兩個隊列分別是命令隊列和數(shù)據(jù)緩沖隊列，命令隊列中存放的是數(shù)據(jù)庫的操作命令，數(shù)據(jù)緩沖隊列中存放的是相應(yīng)命令的數(shù)據(jù)地址，這兩個隊列具有相同的單元數(shù)；3)緩沖器控制器控制高速緩沖器工作高速緩沖器只是一個數(shù)據(jù)存儲的部件，是緩沖器的控制部件，它控制高速緩沖器和數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的數(shù)據(jù)交換，它接受數(shù)據(jù)庫處理器核的內(nèi)存存取請求，并且通過自己的控制邏輯輸出控制信號到高速緩沖器、內(nèi)存和數(shù)據(jù)庫處理器核來控制三者之間的數(shù)據(jù)交換；4)數(shù)據(jù)庫處理器核的工作流程整個片上硬件數(shù)據(jù)庫的工作，就需要改變數(shù)據(jù)庫處理器核原本的請求數(shù)據(jù)，處理數(shù)據(jù)和寫回數(shù)據(jù)的方式，在添加高速緩沖器以后需要和高速緩沖器協(xié)同工作，就具有新的工作流程；5)緩沖器控制器的工作流程緩沖器控制器需要協(xié)同數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的正常工作，因此它的工作具有復(fù)雜的過程性，這個過程能夠有效的協(xié)同數(shù)據(jù)庫處理器核完成對內(nèi)存的數(shù)據(jù)請求，將所需要的數(shù)據(jù)從內(nèi)存緩存到高速緩沖器或者從高速緩沖器中寫入內(nèi)存，緩沖器控制器內(nèi)部具有許多不同部件，這些部件記錄整個系統(tǒng)的狀態(tài)信息，使得緩沖器控制器的工作可以準(zhǔn)確完成。全文摘要本發(fā)明公開了一種片上硬件數(shù)據(jù)庫的高速緩沖器支持實現(xiàn)方法。在片上硬件數(shù)據(jù)庫處理器核和內(nèi)存之間增加了高速緩沖器和緩沖器控制器。高速緩沖器緩存數(shù)據(jù)庫處理器核訪問內(nèi)存的數(shù)據(jù)和指令，它與數(shù)據(jù)庫處理器核和內(nèi)存相連接。緩沖器控制器是一個控制邏輯，它控制高速緩沖器和數(shù)據(jù)庫處理器核、高速緩沖器和內(nèi)存的數(shù)據(jù)交換，它接受數(shù)據(jù)庫處理器核發(fā)出的內(nèi)存存取信號，控制高速緩沖器緩存和數(shù)據(jù)庫處理器核存取高速緩沖器中的數(shù)據(jù)。片上硬件數(shù)據(jù)庫的高速緩沖器支持有利于改變硬件數(shù)據(jù)庫處理器核與內(nèi)存速率的不匹配，使得數(shù)據(jù)庫處理器核的數(shù)據(jù)處理和對內(nèi)存的數(shù)據(jù)存取能夠并行進(jìn)行，進(jìn)而提高處理器核的吞吐量和處理效率，實現(xiàn)整個片上硬件數(shù)據(jù)庫的性能提升。文檔編號G06F17/30GK101515295SQ20091009714公開日2009年8月26日申請日期2009年3月23日優(yōu)先權(quán)日2009年3月23日發(fā)明者汪達(dá)舟,超王,繆良華,蔣冠軍,陳天洲申請人:浙江大學(xué)