專利名稱：一種分布式多主cpu共享總線的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)、微處理器領(lǐng)域，具體涉及一種分布式多主CPU共享總線的方法及其
裝置。
背景技術(shù)：
隨著計(jì)算機(jī)應(yīng)用技術(shù)的不斷發(fā)展處理器的計(jì)算能力和計(jì)算速度都有很大的提高，當(dāng)CPU 處理任務(wù)較復(fù)雜時(shí)往往采用多CPU分布式處理模式。目前多CPU對(duì)等式分布處理模式往往 采用外部串行總線通訊方式，如目前普遍使用的網(wǎng)絡(luò)通訊技術(shù)、CAN總線通訊技術(shù)等。而一 個(gè)計(jì)算機(jī)內(nèi)部數(shù)據(jù)總線實(shí)現(xiàn)多CPU的數(shù)據(jù)通訊往往采用主從方式數(shù)據(jù)通訊，即一個(gè)主CPU 通過(guò)數(shù)據(jù)總線與多個(gè)從CPU進(jìn)行數(shù)據(jù)交換。
本發(fā)明通過(guò)總線仲裁技術(shù)實(shí)現(xiàn)CPU外部總線多主CPU的共享與通訊。實(shí)現(xiàn)分布式多處
理器對(duì)等的數(shù)據(jù)總線結(jié)構(gòu)，各處理器通過(guò)總線仲裁技術(shù)共享系統(tǒng)資源及與其它處理器通訊。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種分布式多主CPU共享總線，其對(duì)傳統(tǒng)主從式多CPU分布式技 術(shù)方案的改進(jìn)，在數(shù)據(jù)總線上增加了總線仲裁控制線，實(shí)現(xiàn)了掛在總線上的任何一個(gè)CPU可
以通過(guò)總線仲裁機(jī)制請(qǐng)求總線、占用總線、釋放總線。 本發(fā)明的技術(shù)方案為-
一種分布式多主CPU共享總線的方法，其特征在于掛在總線上的任何一個(gè)處理器CPU
都可以通過(guò)總線仲裁獲得數(shù)據(jù)總線的控制權(quán)，從而與其它處理器或外部設(shè)備進(jìn)行數(shù)據(jù)通訊。
其中，在一條雙向的數(shù)據(jù)總線上掛接n個(gè)處理器模塊(n為自然數(shù))，每個(gè)處理器都有兩 個(gè)工作狀態(tài)主狀態(tài)和從狀態(tài)；每個(gè)處理器還與所述的一條雙向的數(shù)據(jù)總線相連接；每個(gè)處 理器在從狀態(tài)下，數(shù)據(jù)總線的狀態(tài)為輸入狀態(tài)，每個(gè)處理器在在主狀態(tài)下，數(shù)據(jù)總線的狀態(tài) 為輸出狀態(tài)；在任何時(shí)刻只有其中的一個(gè)處理器工作在主狀態(tài)，其它處理器工作在從狀態(tài)， 每個(gè)處理器還具有三根總線仲裁控制線，分別是總線仲裁輸入線、總線仲裁輸出線和總線請(qǐng) 求狀態(tài)線。
其中，三根總線仲裁線的控制原理為
(1)每個(gè)處理器之間通過(guò)總線仲裁輸出線和總線仲裁輸入線以鏈型結(jié)構(gòu)連接起來(lái)；第一 個(gè)處理器的總線仲裁輸入線被連接為允許狀態(tài)，其總線請(qǐng)求優(yōu)先級(jí)最高，其總線仲裁輸出線連接下一個(gè)處理器的總線仲裁輸入線，依此類推，最后一個(gè)處理器的總線占用優(yōu)先級(jí)最低， 其總線仲裁輸入線連接其上一個(gè)處理器的總線仲裁輸出線，其總線仲裁輸出線懸空；
(2)任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為禁止?fàn)顟B(tài)時(shí)，它的總線仲裁輸出線也相 應(yīng)的驅(qū)動(dòng)為禁止?fàn)顟B(tài)，這樣將屏蔽本處理器及其下游的所有處理器占用總線的請(qǐng)求；
G)任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為允許狀態(tài)時(shí)，如果本處理器沒(méi)有占用總 線，其總線仲裁輸出線也為允許狀態(tài)，即開(kāi)放下游處理器的總線請(qǐng)求；當(dāng)本處理器請(qǐng)求總線 并得到總線控制權(quán)時(shí)，將總線仲裁輸出線設(shè)為禁止?fàn)顟B(tài)，即禁止下游處理器占用總線；
(4) 占用總線條件任何一個(gè)處理器，獲得總線控制權(quán)的條件為a、總線仲裁輸入線 為允許狀態(tài)；b、總線請(qǐng)求狀態(tài)線為空閑狀態(tài)。
(5) 占用總線過(guò)程任何一個(gè)處理器，在具備獲得總線控制權(quán)條件的前提下，希望獲得 總線控制權(quán)，首先將總線請(qǐng)求狀態(tài)線設(shè)置為忙，并將總線仲裁輸出線設(shè)置為禁止?fàn)顟B(tài)，即禁 止下游處理器請(qǐng)求占用總線，在總線仲裁輸入線處于允許的情況下開(kāi)始占用總線，進(jìn)行數(shù)據(jù) 傳送，直到數(shù)據(jù)傳送完成，釋放總線。
(6) 釋放總線，當(dāng)處理器完成數(shù)據(jù)通訊過(guò)程之后，將總線釋放出去，釋放的過(guò)程為首 先將總線請(qǐng)求狀態(tài)線設(shè)置為空閑狀態(tài)，其次設(shè)置總線仲裁輸出線的狀態(tài)與總線仲裁輸入線的 狀態(tài)一致。
其中，還具有沖突仲裁步驟
當(dāng)總線中有多個(gè)處理器同時(shí)請(qǐng)求總線控制權(quán)時(shí)，將進(jìn)行總線仲裁，仲裁過(guò)程如下當(dāng)兩
個(gè)或多個(gè)處理器都具備占用總線的條件且同時(shí)申請(qǐng)占用總線時(shí)，它們將同時(shí)將總線請(qǐng)求狀態(tài)
線設(shè)置為忙狀態(tài)，并同時(shí)將總線仲裁輸出線設(shè)置為禁止?fàn)顟B(tài)，此時(shí)上游處理器的總線仲裁輸
出線將屏蔽掉下游處理器的總線占用請(qǐng)求，上游處理器得到總線控制權(quán)，而下游處理器必須
等待上游處理器完成數(shù)據(jù)傳送后釋放總線后重新進(jìn)行總線仲裁來(lái)獲得控制權(quán)。
本發(fā)明還涉及一種分布式多主CPU共享總線裝置，其特征在于使用上述的方法。
其中，所述數(shù)據(jù)總線包括數(shù)據(jù)線、地址線、控制線和時(shí)鐘線，數(shù)據(jù)線可以是8/16/32/64
位任何寬度的總線，地址線可以根據(jù)系統(tǒng)規(guī)模尋址空間、尋址方式選擇總線寬度，控制線包 括數(shù)據(jù)讀線和數(shù)據(jù)寫(xiě)線。
其中，當(dāng)處理器占用數(shù)據(jù)總線時(shí)，其地址線、控制線為輸出狀態(tài)，當(dāng)讀控制線有效時(shí)，
數(shù)據(jù)線為輸入狀態(tài)；當(dāng)寫(xiě)控制線有效時(shí)，數(shù)據(jù)線為輸出狀態(tài)。
當(dāng)處理器不占用數(shù)據(jù)總線時(shí)，其地址線、控制線為輸入狀態(tài)，當(dāng)讀控制線有效，且地址 線譯碼被選中時(shí)數(shù)據(jù)線為輸出狀態(tài)；當(dāng)寫(xiě)控制線有效，且地址線譯碼被選中時(shí)，數(shù)據(jù)線為輸入狀態(tài)。
依據(jù)本發(fā)明一種分布式多主CPU共享總線的發(fā)明與主從式方案相比，具有一下優(yōu)點(diǎn)
1、 掛在總線上的任何一個(gè)CPU均可通過(guò)總線仲裁獲得總線的控制權(quán)，與其它處理器或外 部設(shè)備進(jìn)行通訊，可大大提高總線的利用率；
2、 總線上的CPU數(shù)量不受限制；
3、 CPU的處理任務(wù)可以平衡分配，不受主從CPU地位的限制；
4、 傳統(tǒng)的主從方式需要通過(guò)雙口 MM進(jìn)行數(shù)據(jù)通訊， 一個(gè)數(shù)據(jù)的傳送需要一個(gè)處理器寫(xiě) 入、另一個(gè)處理器讀出兩個(gè)數(shù)據(jù)通訊步驟，增加了 CPU的開(kāi)銷，多主方式可實(shí)現(xiàn)數(shù)據(jù)傳送的 一步完成，減少了CPU的數(shù)據(jù)傳送開(kāi)銷。


為了使本發(fā)明的內(nèi)容被更清楚的理解，并便于具體實(shí)施方式
的描述，下面給出與本發(fā)明 相關(guān)的

如下-
圖1是依據(jù)本發(fā)明的一種分布式多主CPU共享總線結(jié)構(gòu)示意圖； 圖2是依據(jù)本發(fā)明的總線仲裁邏輯流程框圖。 圖3是依據(jù)本發(fā)明的總線釋放邏輯流程框圖。
具體實(shí)施例方式
參見(jiàn)圖1是依據(jù)本發(fā)明的分布式多主CPU共享總線裝置結(jié)構(gòu)框圖，總線上掛接了 n個(gè)處 理器模塊，每個(gè)處理器都有兩個(gè)工作狀態(tài)，即主狀態(tài)和從狀態(tài)。每個(gè)處理器有一個(gè)雙向的數(shù) 據(jù)總線，在從狀態(tài)下，數(shù)據(jù)總線為輸入。在主狀態(tài)下，數(shù)據(jù)總線為輸出。在任何時(shí)刻只有一 個(gè)處理器工作在主狀態(tài)，其它處理器工作在從狀態(tài)。每個(gè)處理器有三根總線仲裁控制線，分 別是總線仲裁輸入線、總線仲裁輸出線，總線請(qǐng)求狀態(tài)線。
參見(jiàn)圖2是依據(jù)本發(fā)明的總線仲裁邏輯流程框圖，圖3是依據(jù)本發(fā)明的總線釋放邏輯流 程框圖。
三根總線仲裁線的控制原理如下
允許總線上掛接多個(gè)處理器，各處理器之間通過(guò)總線仲裁輸出線、總線仲裁輸入線以鏈 型結(jié)構(gòu)連接起來(lái)。第一個(gè)處理器的總線仲裁輸入線被連接為允許狀態(tài)，其總線請(qǐng)求優(yōu)先級(jí)最 高，其總線仲裁輸出線接下一個(gè)處理器的總線仲裁輸入線，依此類推。最后一個(gè)處理器的總 線占用優(yōu)先級(jí)最低，其總線仲裁輸入線接其上一個(gè)處理器的總線仲裁輸出線，其總線仲裁輸
出線懸空。任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為禁止時(shí)它的總線仲裁輸出線也相應(yīng)的驅(qū)動(dòng)為 禁止，這樣將屏蔽本控制器及其下游的所有控制器占用總線的請(qǐng)求；
任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為允許時(shí)，如果本處理器沒(méi)有占用總線，其總 線仲裁輸出線也為允許，即開(kāi)放下游處理器的總線請(qǐng)求；當(dāng)本處理器請(qǐng)求總線并得到總線控 制權(quán)時(shí)，將總線仲裁輸出線設(shè)為禁止，即禁止下游處理器占用總線。
占用總線條件任何一個(gè)處理器，獲得總線控制權(quán)的條件為a、總線仲裁輸入線為允許；
b、總線請(qǐng)求狀態(tài)線為空閑。
占用總線過(guò)程任何一個(gè)處理器，在具備獲得總線控制權(quán)條件的前提下，希望獲得總線 控制權(quán)，首先將總線請(qǐng)求狀態(tài)線設(shè)置為忙，并將總線仲裁輸出線設(shè)置為禁止，即禁止下游處 理器請(qǐng)求占用總線，在總線仲裁輸入線處于允許的情況下開(kāi)始占用總線，進(jìn)行數(shù)據(jù)傳送，直 到數(shù)據(jù)傳送完成，釋放總線。
釋放總線，當(dāng)處理器完成數(shù)據(jù)通訊過(guò)程之后，將總線釋放出去。釋放過(guò)程首先將總線 請(qǐng)求狀態(tài)線設(shè)置為閑，其次設(shè)置總線仲裁輸出線的狀態(tài)與總線仲裁輸入線的狀態(tài)一致。
沖突仲裁，當(dāng)總線中有多個(gè)處理器同時(shí)請(qǐng)求總線控制權(quán)時(shí)，將進(jìn)行總線仲裁，仲裁過(guò)程 如下當(dāng)兩個(gè)或多個(gè)處理器都具備占用總線的條件且同時(shí)申請(qǐng)占用總線時(shí)，他們將同時(shí)將總 線請(qǐng)求狀態(tài)線設(shè)置為忙，并同時(shí)將總線仲裁輸出線設(shè)置為禁止，此時(shí)上游處理器的總線仲裁 輸出線將屏蔽掉下游處理器的總線占用請(qǐng)求。上游處理器得到總線控制權(quán)，而下游處理器必 須等待上游處理器完成數(shù)據(jù)傳送后釋放總線后重新進(jìn)行總線仲裁來(lái)獲得控制權(quán)。
數(shù)據(jù)總線數(shù)據(jù)總線包括數(shù)據(jù)線、地址線、控制線、時(shí)鐘線等。數(shù)據(jù)線可以是8/16/32/64
位任何寬度的總線。地址線可以根據(jù)系統(tǒng)規(guī)模尋址空間、尋址方式選擇總線寬度。控制線包 括數(shù)據(jù)讀、數(shù)據(jù)寫(xiě)線。
當(dāng)處理器占用數(shù)據(jù)總線時(shí)其地址線、控制線為輸出的。當(dāng)讀控制線有效時(shí)數(shù)據(jù)輸入，當(dāng) 寫(xiě)控制線有效時(shí)數(shù)據(jù)線為輸出。
當(dāng)處理器不占用數(shù)據(jù)總線時(shí)地址線、控制線為輸入。當(dāng)讀控制線有效，且地址線譯碼被
選中時(shí)數(shù)據(jù)線為輸出；當(dāng)寫(xiě)控制線有效，且地址線譯碼被選中時(shí)，數(shù)據(jù)線為輸入。
上面通過(guò)特別的實(shí)施例內(nèi)容描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員還可意識(shí)到變型和可選 的實(shí)施例的多種可能性，例如，通過(guò)組合和/或改變單個(gè)實(shí)施例的特征。因此，可以理解的是 這些變型和可選的實(shí)施例將被認(rèn)為是包括在本發(fā)明中，本發(fā)明的范圍僅僅被附上的專利權(quán)利
要求書(shū)及其同等物限制。
權(quán)利要求
1、一種分布式多主CPU共享總線的方法，其特征在于掛在總線上的任何一個(gè)處理器CPU都可以通過(guò)總線仲裁獲得數(shù)據(jù)總線的控制權(quán)，從而與其它處理器或外部設(shè)備進(jìn)行數(shù)據(jù)通訊。
2、 如權(quán)利要求l所述的方法，其特征在于在一條雙向的數(shù)據(jù)總線上掛接n個(gè)處理器模塊 (n為自然數(shù))，每個(gè)處理器都有兩個(gè)工作狀態(tài)主狀態(tài)和從狀態(tài)；每個(gè)處理器還與所述的一條雙向的數(shù)據(jù)總線相連接；每個(gè)處理器在從狀態(tài)下，數(shù)據(jù)總線的狀態(tài)為輸入狀態(tài)，每個(gè)處理 器在在主狀態(tài)下，數(shù)據(jù)總線的狀態(tài)為輸出狀態(tài)；在任何時(shí)刻只有其中的一個(gè)處理器工作在主 狀態(tài)，其它處理器工作在從狀態(tài)，每個(gè)處理器還具有三根總線仲裁控制線，分別是總線仲裁 輸入線、總線仲裁輸出線和總線請(qǐng)求狀態(tài)線。
3、 如權(quán)利要求l所述的方法，其特征在于三根總線仲裁線的控制原理為-(1) 每個(gè)處理器之間通過(guò)總線仲裁輸出線和總線仲裁輸入線以鏈型結(jié)構(gòu)連接起來(lái)；第一 個(gè)處理器的總線仲裁輸入線被連接為允許狀態(tài)，其總線請(qǐng)求優(yōu)先級(jí)最高，其總線仲裁輸出線 連接下一個(gè)處理器的總線仲裁輸入線，依此類推，最后一個(gè)處理器的總線占用優(yōu)先級(jí)最低， 其總線仲裁輸入線連接其上一個(gè)處理器的總線仲裁輸出線，其總線仲裁輸出線懸空；(2) 任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為禁止?fàn)顟B(tài)時(shí)，它的總線仲裁輸出線也相 應(yīng)的驅(qū)動(dòng)為禁止?fàn)顟B(tài)，這樣將屏蔽本處理器及其下游的所有處理器占用總線的請(qǐng)求；(3) 任何一個(gè)處理器，當(dāng)它的總線仲裁輸入線為允許狀態(tài)時(shí)，如果本處理器沒(méi)有占用總 線，其總線仲裁輸出線也為允許狀態(tài)，即開(kāi)放下游處理器的總線請(qǐng)求；當(dāng)本處理器請(qǐng)求總線 并得到總線控制權(quán)時(shí)，將總線仲裁輸出線設(shè)為禁止?fàn)顟B(tài)，即禁止下游處理器占用總線；(4) 占用總線條件任何一個(gè)處理器，獲得總線控制權(quán)的條件為a、總線仲裁輸入線 為允許狀態(tài)；b、總線請(qǐng)求狀態(tài)線為空閑狀態(tài)。(5) 占用總線過(guò)程任何一個(gè)處理器，在具備獲得總線控制權(quán)條件的前提下，希望獲得 總線控制權(quán)，首先將總線請(qǐng)求狀態(tài)線設(shè)置為忙，并將總線仲裁輸出線設(shè)置為禁止?fàn)顟B(tài)，即禁 止下游處理器請(qǐng)求占用總線，在總線仲裁輸入線處于允許的情況下開(kāi)始占用總線，進(jìn)行數(shù)據(jù) 傳送，直到數(shù)據(jù)傳送完成，釋放總線。(6) 釋放總線，當(dāng)處理器完成數(shù)據(jù)通訊過(guò)程之后，將總線釋放出去，釋放的過(guò)程為首 先將總線請(qǐng)求狀態(tài)線設(shè)置為空閑狀態(tài)，其次設(shè)置總線仲裁輸出線的狀態(tài)與總線仲裁輸入線的 狀態(tài)一致。
4、 如權(quán)利要求3所述的方法，其特征在于還具有沖突仲裁步驟當(dāng)總線中有多個(gè)處理器同時(shí)請(qǐng)求總線控制權(quán)時(shí)，將進(jìn)行總線仲裁，仲裁過(guò)程如下當(dāng)兩 個(gè)或多個(gè)處理器都具備占用總線的條件且同時(shí)申請(qǐng)占用總線時(shí)，它們將同時(shí)將總線請(qǐng)求狀態(tài)線設(shè)置為忙狀態(tài)，并同時(shí)將總線仲裁輸出線設(shè)置為禁止?fàn)顟B(tài)，此時(shí)上游處理器的總線仲裁輸 出線將屏蔽掉下游處理器的總線占用請(qǐng)求，上游處理器得到總線控制權(quán)，而下游處理器必須等待上游處理器完成數(shù)據(jù)傳送后釋放總線后重新進(jìn)行總線仲裁來(lái)獲得控制權(quán)。
5、 一種分布式多主CPU共享總線裝置，其特征在于使用權(quán)利要求1-4的方法。
6、 如權(quán)利要求5所述的裝置，其特征在于所述數(shù)據(jù)總線包括數(shù)據(jù)線、地址線、控制線和時(shí)鐘線，數(shù)據(jù)線可以是8/16/32/64位任 何寬度的總線，地址線可以根據(jù)系統(tǒng)規(guī)模尋址空間、尋址方式選擇總線寬度，控制線包括數(shù) 據(jù)讀線和數(shù)據(jù)寫(xiě)線。
7、 如權(quán)利要求6所述的裝置，其特征在于當(dāng)處理器占用數(shù)據(jù)總線時(shí)，其地址線、控制線為輸出狀態(tài)，當(dāng)讀控制線有效時(shí)，數(shù)據(jù)線 為輸入狀態(tài)；當(dāng)寫(xiě)控制線有效時(shí)，數(shù)據(jù)線為輸出狀態(tài)。當(dāng)處理器不占用數(shù)據(jù)總線時(shí)，其地址線、控制線為輸入狀態(tài)，當(dāng)讀控制線有效，且地址 線譯碼被選中時(shí)數(shù)據(jù)線為輸出狀態(tài)；當(dāng)寫(xiě)控制線有效，且地址線譯碼被選中時(shí)，數(shù)據(jù)線為輸 入狀態(tài)。
全文摘要
本發(fā)明提出了一種分布式多主CPU共享總線的方法及其裝置，在多任務(wù)多CPU分布式處理中各CPU之間的通訊由傳統(tǒng)的主從模式改進(jìn)為多主模式，掛在總線上的任何一個(gè)處理器都可以通過(guò)總線仲裁獲得數(shù)據(jù)總線的控制權(quán)，從而與其它處理器或外部設(shè)備進(jìn)行數(shù)據(jù)通訊，可大大提高總線的利用率。
文檔編號(hào)G06F13/368GK101667165SQ20091009308
公開(kāi)日2010年3月10日 申請(qǐng)日期2009年9月28日 優(yōu)先權(quán)日2009年9月28日
發(fā)明者輝 張, 張麗坤, 張金平, 飛 湯, 程春和 申請(qǐng)人:中國(guó)電力科學(xué)研究院