專利名稱：一種可配置sio的計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)接口技術(shù)領(lǐng)域，具體地說是一種可配置SIO的計(jì)算
機(jī)系統(tǒng)。
背景技術(shù)：
在計(jì)算機(jī)主板上，SIO即SuperIO芯片(超級(jí)輸入輸出芯片)， 一般位于 計(jì)算機(jī)主板左下方或者左上方，它為主板上的標(biāo)準(zhǔn)I/O接口提供控制處 理功能。SI0集成了 PS/2鍵盤、PS/2鼠標(biāo)、串口 C0M、并口 LPT接口等 處理功能，而這些接口都是計(jì)算機(jī)中的慢速I/0設(shè)備。SIO的主要功能包 括負(fù)責(zé)處理從鍵盤、鼠標(biāo)、串行接口等設(shè)備傳輸來的串行數(shù)據(jù)，將它們轉(zhuǎn) 換成為并行數(shù)據(jù)，同時(shí)也負(fù)責(zé)并行接口、軟驅(qū)接口數(shù)據(jù)的傳輸與處理，使 它們與南橋上的其它高速設(shè)備相匹配。
然而，通用的計(jì)算機(jī)主板在很多實(shí)際工作中往往會(huì)出現(xiàn)有的接口不夠用， 而有的接口用不到的現(xiàn)象，造成很大的資源浪費(fèi)。如果針對(duì)個(gè)別用途，制作相 應(yīng)主板，則會(huì)使生產(chǎn)成本大大增加。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)任務(wù)是提供一種確保通用的計(jì)算機(jī)主板可根據(jù)實(shí)際工作需 要，擴(kuò)展所需的接口的一種可配置SIO的計(jì)算機(jī)系統(tǒng)。
本發(fā)明的技術(shù)任務(wù)是按以下方式實(shí)現(xiàn)的，包括計(jì)算機(jī)主板、南橋芯片、通
用接口，南橋芯片和通用接口均設(shè)置在計(jì)算機(jī)主板上；在計(jì)算機(jī)主板上增加 FPGA芯片(FPGA為Field — Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可 編程門陣列)、FPGA配置邏輯、FPGA配置選擇邏輯和CPLD (Complex Programmable Logic Device即復(fù)雜可編程邏輯器件)；FPGA芯片為可擴(kuò)展的SIO芯片，F(xiàn)PGA芯片上接有通用接口， FPGA芯片通過LPC總線與計(jì)算 機(jī)主板上的南橋芯片掛接在一起；FPGA配置邏輯包括配置文件和FLASH,配 置文件存儲(chǔ)在FLASH中，F(xiàn)LASH連接CPLD; FPGA配置選則邏輯連接CPLD; CPLD連接FPGA芯片；FPGA芯片可進(jìn)行配置來滿足不同通用接口的接口要 求。
通用接口包括串口、并口、軟盤驅(qū)動(dòng)器接口、鼠標(biāo)接口、鍵盤接口。 FPGA芯片的可配置步驟為
(1) 、 FPGA配置選擇邏輯根據(jù)實(shí)際工作需要的通用接口，進(jìn)行配置模式 選擇，F(xiàn)PGA配置選擇邏輯中由VHDL或VerilogHDL描述其配置模式并通過 綜合后下載入CPLD中；
(2) 、 FPGA配置邏輯的各種通用接口的配置文件存儲(chǔ)在FLASH中， FLASH與CPLD相互間進(jìn)行通信；
(3) 、 CPLD根據(jù)FPGA配置選擇邏輯中描述的配置模式從FPGA配置邏 輯的FLASH中選擇相應(yīng)的配置文件，然后下載入FPGA芯片中；
(4) 、 FPGA芯片通過下載入的配置文件，從而支持實(shí)際工作需要的通用 接口， FPGA芯片通過LPC總線與計(jì)算機(jī)主板上的南橋芯片掛接在一起，完成 相互間的通信。
本發(fā)明的一種可配置SIO的計(jì)算機(jī)系統(tǒng)的有益效果是，在基本不增加計(jì)算 機(jī)主板復(fù)雜度的情況下，使通用計(jì)算機(jī)主板，可視實(shí)際工作情況不同，更改其 接口的種類和數(shù)量，為實(shí)際工作提供便利；設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、易于加工、 使用方便；因而，具有很好的推廣使用價(jià)值。


下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步說明。 附圖1為一種可配置SIO的計(jì)算機(jī)系統(tǒng)的電路結(jié)構(gòu)框圖。 圖中1、 FPGA配置邏輯，2、 FPGA配置選擇邏輯，3、 CPLD， 4、 FPGA 芯片，5、 LPC總線，6、南橋芯片，7、通用接口， 8、計(jì)算機(jī)主板。
具體實(shí)施方式
參照說明書附圖和具體實(shí)施例對(duì)本發(fā)明的一種可配置SIO的計(jì)算機(jī)系統(tǒng)作以下詳細(xì)地說明。實(shí)施例本發(fā)明的一種可配置SIO的計(jì)算機(jī)系統(tǒng)，其結(jié)構(gòu)包括計(jì)算機(jī)主板8、南橋 芯片6、通用接口 7，南橋芯片6和通用接口 7均設(shè)置在計(jì)算機(jī)主板8上；在 計(jì)算機(jī)主板8上增加FPGA芯片4、 FPGA配置邏輯1 、 FPGA配置選擇邏輯2 和CPLD3; FPGA芯片4為可擴(kuò)展的SIO芯片，F(xiàn)PGA芯片4上接有通用接口 7， FPGA芯片4通過LPC總線5與計(jì)算機(jī)主板8上的南橋芯片6掛接在一起； FPGA配置邏輯1包括配置文件和FLASH,配置文件存儲(chǔ)在FLASH中，F(xiàn)LASH 連接CPLD3; FPGA配置選則邏輯2連接CPLD3; CPLD3連接FPGA芯片4; FPGA芯片4可進(jìn)行配置來滿足不同通用接口 7的接口要求。通用接口7包括串口、并口、軟盤驅(qū)動(dòng)器接口、鼠標(biāo)接口、鍵盤接口。FPGA芯片4的可配置步驟為 .(1) 、 FPGA配置選擇邏輯2根據(jù)實(shí)際工作需要的通用接口 7，進(jìn)行配置 模式選擇，F(xiàn)PGA配置選擇邏輯2中由VHDL或VerilogHDL描述其配置模式 并通過綜合后下載入CPLD3中；(2) 、 FPGA配置邏輯1的各種通用接口的配置文件存儲(chǔ)在FLASH中， FLASH與CPLD3相互間進(jìn)行通信；(3) 、 CPLD3根據(jù)FPGA配置選擇邏輯2中描述的配置模式從FPGA配 置邏輯1的FLASH中選擇相應(yīng)的配置文件，然后下載入FPGA芯片4中；(4) 、 FPGA芯片4通過下載入的配置文件，從而支持實(shí)際工作需要的通 用接口 7， FPGA芯片4通過LPC總線5與計(jì)算機(jī)主板8上的南橋芯片6掛接 在一起，完成相互間的通信。除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
權(quán)利要求
1、一種可配置SIO的計(jì)算機(jī)系統(tǒng)，包括計(jì)算機(jī)主板、南橋芯片、通用接口，南橋芯片和通用接口均設(shè)置在計(jì)算機(jī)主板上，其特征在于在計(jì)算機(jī)主板上增加FPGA芯片、FPGA配置邏輯、FPGA配置選擇邏輯和CPLD；FPGA芯片為可擴(kuò)展的SIO芯片，F(xiàn)PGA芯片上接有通用接口，F(xiàn)PGA芯片通過LPC總線與計(jì)算機(jī)主板上的南橋芯片掛接在一起；FPGA配置邏輯包括配置文件和FLASH，配置文件存儲(chǔ)在FLASH中，F(xiàn)LASH連接CPLD；FPGA配置選則邏輯連接CPLD；CPLD連接FPGA芯片；FPGA芯片可進(jìn)行配置來滿足不同通用接口的接口要求。
2、 根據(jù)權(quán)利要求1所述的一種可配置SIO的計(jì)算機(jī)系統(tǒng)，其特征在于通 用接口包括串口、并口、軟盤驅(qū)動(dòng)器接口、鼠標(biāo)接口、鍵盤接口。
3、 根據(jù)權(quán)利要求1或2所述的一種可配置SIO的計(jì)算機(jī)系統(tǒng)，其特征在 于FPGA芯片的可配置步驟為(1) 、 FPGA配置選擇邏輯根據(jù)實(shí)際工作需要的通用接口，進(jìn)行配置模式 選擇，F(xiàn)PGA配置選擇邏輯中由VHDL或VerilogHDL描述其配置模式并通過 綜合后下載入CPLD中；(2) 、 FPGA配置邏輯的各種通用接口的配置文件存儲(chǔ)在FLASH中， FLASH與CPLD相互間進(jìn)行通信；(3) 、 CPLD根據(jù)FPGA配置選擇邏輯中描述的配置模式從FPGA配置邏 輯的FLASH中選擇相應(yīng)的配置文件，然后下載入FPGA芯片中；(4) 、 FPGA芯片通過下載入的配置文件，從而支持實(shí)際工作需要的通用 接口， FPGA芯片通過LPC總線與計(jì)算機(jī)主板上的南橋芯片掛接在一起，完成 相互間的通信。
全文摘要
本發(fā)明公開了一種可配置SIO的計(jì)算機(jī)系統(tǒng)，屬于一種計(jì)算機(jī)接口技術(shù)，其結(jié)構(gòu)包括計(jì)算機(jī)主板、南橋芯片、通用接口，南橋芯片和通用接口均設(shè)置在計(jì)算機(jī)主板上；在計(jì)算機(jī)主板上增加FPGA芯片、FPGA配置邏輯、FPGA配置選擇邏輯和CPLD；FPGA芯片為可擴(kuò)展的SIO芯片，F(xiàn)PGA芯片上接有通用接口，F(xiàn)PGA芯片通過LPC總線與計(jì)算機(jī)主板上的南橋芯片掛接在一起；FPGA配置邏輯包括配置文件和FLASH，配置文件存儲(chǔ)在FLASH中，F(xiàn)LASH連接CPLD；FPGA配置選則邏輯連接CPLD；CPLD連接FPGA芯片。本發(fā)明的一種可配置SIO的計(jì)算機(jī)系統(tǒng)，確保通用的計(jì)算機(jī)主板可根據(jù)實(shí)際工作需要，擴(kuò)展所需的接口。
文檔編號(hào)G06F1/16GK101630182SQ20091001766
公開日2010年1月20日 申請(qǐng)日期2009年8月19日 優(yōu)先權(quán)日2009年8月19日
發(fā)明者于治樓, 凱 姜, 峰 李 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司