專利名稱：用于在接收器中訓練參考電壓電平及數(shù)據(jù)取樣定時的方法及設備的制作方法
技術領域：
本發(fā)明的實施例涉及在例如動態(tài)隨機存取存儲器(DRAM)等集成電路中優(yōu)化所接 收信號的取樣點。
背景技術：
跨越高速芯片間互連的數(shù)據(jù)發(fā)射可采取許多形式。在圖1中表示在單一半導體裝 置內的高速組件之間或印刷電路板上的兩個裝置之間的數(shù)據(jù)發(fā)射系統(tǒng)10的一個實例。在 圖1中，發(fā)射器12 (例如，微處理器)經由一個或一個以上發(fā)射通道14a到14c (例如，半導 體裝置中或印刷電路板上的“芯片上”銅跡線)將數(shù)據(jù)發(fā)送到接收器16(例如，另一微處理 器或存儲器)。所述發(fā)射通道14a到14c被稱為(例如)“數(shù)據(jù)總線”，其允許將一個或一 個以上數(shù)據(jù)信號從一個裝置發(fā)射到另一裝置。理想地，當跨越通道14將數(shù)據(jù)信號從發(fā)射器 12發(fā)送到接收器16時，將在單一時間單元內含有所發(fā)射脈沖中的所有能量，所述時間單元 通常被稱為單位區(qū)間(UI)。然而，出于許多原因，不會如發(fā)射數(shù)據(jù)信號那樣準確地接收到所述數(shù)據(jù)信號。雖然 理想的數(shù)據(jù)信號可包含邏輯‘1’ ( “高”)值或邏輯‘0’ ( “低”)值，但在接收器16處檢測 到實際數(shù)據(jù)信號時，所述實際數(shù)據(jù)信號可能已發(fā)生更改。通常，這是因為其中發(fā)送所述數(shù)據(jù) 信號的通道的效應。因此，實際發(fā)射器及實際發(fā)射通道不會展現(xiàn)理想的特性，且在高速電路 設計中發(fā)射通道的效應變得越來越重要。歸因于許多因素(包括(例如)銅跡線的有限傳 導性、印刷電路板(PCB)的介電媒質及由通孔引入的不連續(xù)性)，最初良好界定的數(shù)字脈沖 在其穿過發(fā)射路徑時將往往會擴展或分散。舉例來說，在被稱為串擾的現(xiàn)象中，如圖1中所示的多個通道14a到14c的使用可 能歸因于通道14a到14c之間的電容性或電感性耦合而致使在系統(tǒng)10中將不合需要的噪 聲從一個數(shù)據(jù)信號傳送到另一數(shù)據(jù)信號。即使當系統(tǒng)10中僅存在單一通道14時，所發(fā)射 的信號也可能歸因于電容性或電感性效應而失真。在多通道系統(tǒng)10中，當轉變數(shù)據(jù)在相鄰 線路上誘發(fā)電壓(電感性串擾)或電流(電容性串擾)時發(fā)生串擾。在給定通道上，來自 相鄰通道的串擾可更改所關注位的振幅及定時特性。最常用謹慎的通道路由選擇技術來解 決串擾，所述技術可包括在通道之間放置額外跡線以提供遮蔽并減少通道間耦合。導致通道上的數(shù)據(jù)位失真的另一現(xiàn)象是分散，所述分散因通道14上的非均勻群 組延遲或其它帶寬限制而產生。此現(xiàn)象導致脈沖能量擴展超出脈沖UI的邊界，其導致來自 位序列中的在所關注位之前或之后的位的能量影響所述所關注位的振幅及/或定時。此現(xiàn) 象被稱為符號間干擾(ISI)且通常經由通道均衡來解決。通過將頻率相依電路(其傳送特 性與通道特性相反)置于所述發(fā)射通道之前或之后，可恢復原始信號行為。在圖2A中展示脈沖的分散，其中在給定UI (例如，UI3)期間由發(fā)射器12發(fā)送單一數(shù)據(jù)脈沖15a。然而，由于通道14的效應，此數(shù)據(jù)脈沖在接收器16處變得在多個UI上擴 展15b，即，在發(fā)送所述脈沖的UI之外(例如，在UI2及UI4中)觀測到所述脈沖的能量的某一部分。所關注UI之外的此殘余能量(ISI)可因此擾動原本占用相鄰UI中的任一者的脈沖。在圖2B的模擬中更簡明地展示ISI，其中兩個理想脈沖^及JI2各自占用其自 身的鄰近單位區(qū)間。所得的分散脈WP1及P2表示在標準印刷電路板材料(FR4)中經由6 英寸銅跡線以lOGb/s進行發(fā)射之后的所述理想脈沖的所模擬的所接收型式。如圖中表示 ISI的陰影部分所示，這些脈沖中的每一者中的分散與另一脈沖重疊。較大脈沖P3表示當 跨越同一通道無中間延遲地發(fā)送P1及P2時產生的波形，其通常出現(xiàn)于標準不歸零(NRZ)信 令格式中。從接收器16的觀點來看，用于快速分析ISI及其它噪聲對信號的效應的一個工具 是眼圖。眼圖是疊加或覆蓋來自數(shù)據(jù)序列的多個數(shù)據(jù)符號的曲線圖。這提供所述數(shù)據(jù)信號 將如何隨時間而變化的清晰圖像，且其還輔助確定用于正確確定每一所發(fā)射位的原始數(shù)字 狀態(tài)(即，將每一所發(fā)射位恰當?shù)亟庾g為邏輯‘1’值或邏輯‘0’值)的可用容限。當所述 眼(例如)歸因于減少的信號容限而閉合時，可用數(shù)據(jù)俘獲窗收縮且不正確地解譯所接收 位的數(shù)字值的可能性增加。在高速系統(tǒng)中，如果接收器輸入緩沖器自身是帶寬限制的或不容許過程變化，則 跨越通道而建立的ISI可在所述接收器中加劇或放大。因此，在傳入數(shù)據(jù)穿過任何電路之 前在其進入接收芯片時立即俘獲所述傳入數(shù)據(jù)的技術已加以展示以在數(shù)據(jù)俘獲機制的方 面提供最大錯誤容限，且因此在高性能系統(tǒng)中正變得越來越常見。為了以此方式俘獲傳入數(shù)據(jù)，通常使用讀出放大器，其允許進入接收芯片的數(shù)據(jù) 立刻與在對應于來自相關聯(lián)的時鐘邊緣(取樣時鐘)的觸發(fā)的時間點處的參考電壓(Vref) 進行比較。取決于接收器特性，此方法可極容忍振幅噪聲誘發(fā)及定時抖動誘發(fā)的數(shù)據(jù)眼閉 合(即，數(shù)據(jù)俘獲窗的收縮)。然而，此方法相對于數(shù)據(jù)眼開口來說對Vref與取樣時鐘邊緣 (時鐘與數(shù)據(jù)轉變之間的相位關系)的相對位置敏感。為了減少錯誤的可能性，系統(tǒng)已開始“訓練"Vref及取樣時鐘邊緣的相對相位以便 使取樣點(Vref與取樣相位的交叉點)居中于俘獲窗內。通常在系統(tǒng)起動期間發(fā)生但可貫 穿所述系統(tǒng)的操作周期性地重復的所述訓練可由發(fā)射器與接收器之間的交互組成，或其可 包含在接收器內，因此簡化互連?？稍谥鹜ǖ阑A上實行所述訓練(獨立地訓練每一接收 器)，或者可在單一通道上發(fā)生所述訓練，其中將所得設定應用于若干并聯(lián)接收器電路以減 少與實體化訓練電路的若干復本相關聯(lián)的面積及功率成本。在僅訓練一個通道且將所得設 定應用于多個通道的情況下，歸因于實際系統(tǒng)中固有的通道間區(qū)別而損失一些額外接收器 感測容限。在應最大化容限的高速系統(tǒng)中，對每一通道的獨立訓練正變得越來越常見。這 可通過在每一接收器處復制所述訓練電路且同時執(zhí)行所有通道的訓練或者可使用單一訓 練電路并將其在各個通道之間進行時間多路復用以訓練每一通道(一次一個)來實現(xiàn)。Vref的可訓練性暗示著Vref的量值是可控制的。這通常需要從數(shù)/模轉換器 (DAC)產生Vref，所述數(shù)/模轉換器(DAC)可經設定以基于數(shù)字輸入來輸出關于模擬信號 的指定電壓電平。類似地，相對于數(shù)據(jù)邊緣的取樣時鐘定時或取樣相位的可訓練性需要對 時鐘傳播延遲的控制。這通常經由使用可變延遲線(VDL)來實現(xiàn)，所述可變延遲線(VDL) 可能需要或可能不需要額外并入有延遲鎖定回路(DLL)或相位鎖定回路(PLL)。經由也通 常以數(shù)字方式控制的相位內插電路來實現(xiàn)所述取樣相位設定的進一步分辨率。
因此，可以數(shù)字方式控制Vref與取樣相位兩者，且每一參數(shù)的范圍可包含電壓 (Vref)或定時(取樣相位)的若干步階，其中每一步階的分辨率僅受被認為適合于系統(tǒng)的 復雜性程度所限制。所屬領域的技術人員很好地理解這些訓練操作、DAC、VDL、DLL及PLL 所需的電路，且所述電路在高性能系統(tǒng)中變得越來越常見。因此，當訓練Vref及取樣相位 時，所述電路自身并不被認為是限制因素。此外，用于訓練的替代方法也是可能的，所述方 法可能不需要此處論述的特定電路。參看圖3A來論述一種用于訓練Vref及取樣相位以確定最佳取樣點的方法，如前文所論述，圖3A將若干數(shù)據(jù)循環(huán)組合成眼圖。應注意，以下描述均是根據(jù)眼圖來論述的，所 述眼圖往往會暗示著數(shù)據(jù)眼中所含有的所有信息均在訓練開始時存在。相反，如貫穿本說 明書所描述的對數(shù)據(jù)的取樣可應用于實時數(shù)據(jù)且因此逐漸獲得關于傳入信號的信息，且僅 在訓練序列結束時所有眼圖信息方為可用的。在圖3A中，通過將眼22中的電壓容限(由 箭頭30表示)最大化來確定最佳取樣點28。實際上，這通過“描繪”所述眼來進行，其包含 如下對所接收信號進行取樣?；旧?，在每一可用相位步階處，通過遞增Vref電平及在每一經遞增的Vref電平 處對數(shù)據(jù)進行取樣歷經特定數(shù)目的循環(huán)來確定無錯誤Vref范圍。在每一相位步階處針對 每一 Vref設定計算錯誤的數(shù)目，且通過對未檢測到錯誤的連續(xù)Vref設定的數(shù)目進行計數(shù) 來確定無錯誤范圍。接著在每一相位步階處計算所述無錯誤范圍，且根據(jù)所述數(shù)據(jù)，認為導 致最大無錯誤范圍的相位步階提供最大電壓容限(即，在眼中從Vref到錯誤的距離)。因 此，將對應相位設定用于實時操作且將Vref電平設定于所述對應無錯誤范圍的中點(相等 數(shù)目的設定在無錯誤范圍內位于其上方及下方的設定)。此時，完成所述訓練。所述方法的一個缺點是通過將電壓容限最大化來確定最佳取樣點28可能導致所 述取樣點28的相位從最佳取樣相位偏移，在此情況下導致從中點參考定時24偏移。因為 最大電壓容限未必與最大定時容限相符，所以當將電壓容限最大化時常發(fā)生此情況。所述 方法的另一缺點是此方法所需的訓練循環(huán)的數(shù)目(即，經取樣循環(huán)的數(shù)目乘以可測試的 Vref/取樣相位坐標的數(shù)目)。另外，必須貫穿訓練過程存儲的數(shù)據(jù)的量可能成為問題。在 最低限度上，所述過程需要將與每一取樣相位步階相關聯(lián)的無錯誤范圍存儲于存儲器中。 此外，在一些實施方案中，此方法可能需要存儲在每一 Vref/取樣相位坐標處計算的錯誤 計數(shù)，直到完成訓練為止。在圖3B中展示另一種用以確定最佳取樣點34的方法。在圖3B中，更清楚地說明 “描繪”眼的概念。用若干同樣大小的正方形“描繪”眼22的內部，其中每一正方形對應于 獨立的Vref/取樣相位設定組合，在本文中有時將其稱為坐標。以關于圖3A剛剛描述的方 式來確定數(shù)據(jù)眼的內部開口，但在此情況下選擇最佳取樣點34以對應于最“中央”的坐標 (每一者在圖中被表示為正方形)。這是(例如)通過定位Vref/取樣相位設定來確定，對 于所述設定來說，相等數(shù)目的無錯誤電壓設定在其上方及下方，且對于所述設定來說，相等 數(shù)目的無錯誤相位設定在時間上在其之前及之后(即，對于每一取樣相位設定來說)。所述 Vref/取樣相位設定構成最佳取樣點。在確定此點之后，完成了訓練。雖然根據(jù)圖3B的所述最佳取樣點34的確定提供比簡單地采用最寬電壓容限更準 確的取樣點(因為其還考慮到定時容限)，但所述方法計算復雜，進而需要大量計算來描繪 眼22并確定中央取樣點34，且進一步需要存儲每一可測試的Vref/取樣相位坐標處的錯誤計數(shù)或至少存儲與沿內部眼邊界的每一坐標相關聯(lián)的Vref及取樣相位設定，直到完成訓練為止。如先前所提及，在實時數(shù)據(jù)存在的情況下發(fā)生上述訓練算法的實施。換句話說，雖 然可在接收電路中存儲訓練模式的復本以簡化所述過程，但不會保證數(shù)據(jù)轉變且不會預先 知曉所述數(shù)據(jù)的狀態(tài)。還應指出，術語“最佳”是主觀的。沒有方法在針對所接收信號的所 有實例提供最低錯誤可能性的方面識別單一 “最佳”取樣點(即，組合的Vref及取樣相位 坐標)。而是，每一方法針對可由接收器系統(tǒng)獲得的給定量的信息確定最佳取樣點。明顯地，因為技術進步要求高速系統(tǒng)中的增加的性能，所以數(shù)千兆位系統(tǒng)的電路 設計者面臨許多挑戰(zhàn)。因為對發(fā)射電路的數(shù)據(jù)速率及物理約束增加，所以準確檢測所述高 速信號變得困難。因此，一種用于針對數(shù)據(jù)俘獲過程確定最佳取樣點的經改進技術將以計 算有效的方式來進行此。所揭示的技術以在典型計算機化系統(tǒng)或其它電路封裝中實施的方 式實現(xiàn)所述結果。
圖1說明印刷電路板上的發(fā)射系統(tǒng)的框圖。圖2A及2B說明發(fā)射通道對跨越所述通道而發(fā)送的脈沖的效應，且明確地說展示 符號間干擾(ISI)。圖3A及3B說明用于計算取樣點的位置的方法。圖4A到4D說明根據(jù)本發(fā)明的實施例的用于計算取樣點的位置的方法。圖4E說明計算機可實施的流程圖，其說明本發(fā)明的實施例。圖5A到5B說明根據(jù)本發(fā)明的實施例的用于計算取樣點的位置的方法。圖5C說明計算機可實施的流程圖，其說明本發(fā)明的實施例。圖6說明其中可實施所揭示技術的所揭示實施例的處理器，且說明計算機可讀媒 體中的技術的實施例。圖7說明其中可實施所揭示技術的所揭示實施例的系統(tǒng)，且說明計算機可讀媒體 中的技術的實施例。圖8說明其中可實施所揭示技術的所揭示實施例的系統(tǒng)，且說明計算機可讀媒體 中的技術的實施例。
具體實施例方式本發(fā)明揭示用于針對接收器系統(tǒng)計算最佳取樣點的位置的方法及設備。簡單地 說，在根據(jù)本發(fā)明的一個或一個以上實施例中，第一種方法包含確定所接收信號的最大電 壓容限及最大定時容限；及根據(jù)這些容限，確定最佳取樣點，所述最佳取樣點包括參考電壓 電平(Vref)及相對取樣相位。所述最佳取樣點的位置是基于最大電壓容限的取樣點及最 大定時容限的取樣點的位置。第二種方法包含建立初始取樣點；及接著連續(xù)精化所述取 樣點的電壓及定時分量中的每一者，直到達到最佳取樣點為止。圖4A到4D說明根據(jù)本發(fā)明的一個或一個以上實施例的用于確定信號的最佳取樣 點的第一種方法。另外，圖4E說明可據(jù)以實施本發(fā)明的實施例的流程圖。為了簡化圖4A 到4D，已移除了如圖3中所示的多個樣本(例如，23)，且僅說明數(shù)據(jù)眼42的內部。
根據(jù)圖4A到4D中所示的實施例，最初，以如背景技術中所描述的本質上相同的方 式“描繪”所述數(shù)據(jù)眼42的內部。在每一組合的Vref/取樣相位坐標處，對數(shù)據(jù)進行取樣 歷經特定數(shù)目的循環(huán)且計算每一取樣點處的錯誤的數(shù)目。換句話說，將每一 Vref/取樣相 位坐標處的所取樣的信號與在對應于取樣相位的時間點處的當前Vref進行比較，且作出 關于是否已發(fā)生錯誤的確定?；谒鰯?shù)據(jù)眼開口內的無錯誤區(qū)，選擇最佳取樣點以同時 優(yōu)化所述電壓容限及所述定時容限。為了減少所需樣本的數(shù)目，可(例如)通過從中點參 考電壓46開始在每一方向上在遞增性地增加或減少的Vref設定處進行取樣直到檢測到錯 誤或特定數(shù)目的錯誤為止來計算每一取樣相位設定處的無錯誤Vref范圍(其有時還被稱為垂直開口)。由垂直箭頭43a到43c表示在若干取樣相位設定處的無錯誤Vref范圍。在已對所有相位進行取樣之后，確定所述取樣相位設定中的一者處的最大電壓容 限43c。換句話說，將導致最大無錯誤Vref范圍的取樣相位設定識別為最佳相位設定。在 此最佳相位處，確定相關聯(lián)的最佳Vref設定，且存儲所述最佳相位設定及所述相關聯(lián)的最 佳Vref設定的坐標。如圖4A中所示，包含所述取樣相位及Vref電平值的坐標可居中于最 大電壓容限43c的中點48處。針對若干Vref電平設定重復相似過程。也就是說，在多個Vref電平處對數(shù)據(jù)眼 42的內部進行取樣以計算每一 Vref電平處的無錯誤取樣相位范圍(即，無錯誤相位設定 的數(shù)目)。在每一 Vref設定處，由水平箭頭(例如，45a到45c)表示每一無錯誤取樣相位 范圍。在已對所有Vref電平進行取樣且已獲得對應無錯誤取樣相位范圍之后，確定并存儲 最大定時容限。換句話說，將導致最大無錯誤取樣相位范圍(即，被確定為具有最多無錯誤 相位設定的最大定時容限)的Vref電平設定識別為所述信號的最佳Vref電平。在此最佳 Vref電平處，確定相關聯(lián)的取樣相位設定，其居中于最大定時容限的中點50處。還存儲此 Vref/取樣相位坐標?；谧畲箅妷喝菹薜娜狱c48及最大定時容限的取樣點50，可確定最佳取樣點 52?？梢栽S多方式確定所述最佳取樣點52。舉例來說，如圖4C及4D中所示，可對取樣點 48與50求平均值來確定最佳取樣點。換句話說，對每一取樣點48、50的電壓值求平均值， 且還對每一取樣點48、50的取樣相位值求平均值。所述對兩個坐標點求平均值的方法對于 所屬領域的技術人員來說是良好理解的，且因此僅在此處簡要地加以論述?？傊罴讶?點52是從用于對信號進行取樣的最佳取樣相位值(即，在給定UI中的對信號進行取樣的 最佳時間)以及用于確定信號的邏輯值的最佳參考電壓電平導出。最佳取樣點52可接著 用于對在操作中在通道14上未來所接收的信號進行取樣。雖然此方法具有與現(xiàn)有技術方 法相似的計算復雜性程度，但其產生同時使系統(tǒng)的電壓容限及定時容限最大化的取樣點。圖5A到5B說明根據(jù)本發(fā)明的一個或一個以上實施例的用于確定最佳取樣點的第 二種方法。另外，圖5C說明可據(jù)以實施本發(fā)明的實施例的流程圖。在圖5A中，在窗40中 展示所接收信號15b的數(shù)據(jù)眼42。還展示所述數(shù)據(jù)眼42的中點取樣相位44及中點Vref 電平46 (其各自以虛線表示)以供參考。簡單地說，此技術包含在數(shù)據(jù)眼42內建立初始 取樣點54 ；及使用在所述取樣點54處獲得的測量值來調整所述取樣點的一個或一個以上 分量。所述過程通過在已知Vref電平及取樣相位設定處對數(shù)據(jù)信號進行取樣來開始。 理想地，初始設定組合將落在數(shù)據(jù)眼內?？赏ㄟ^在初始Vref/取樣相位坐標處對信號進行取樣歷經特定數(shù)目的循環(huán)來確定實際情況是否如此。如果未檢測到錯誤(曲解的邏輯‘1’ 及邏輯‘O’值等等)，則假定所述坐標落在數(shù)據(jù)眼內?？梢远喾N方式選擇所述初始取樣點54，其包含組合的Vref電平設定及取樣相位 設定。舉例來說，可隨機選擇并基于先前描述的錯誤計算來確定初始取樣點54以落在眼 內。如果發(fā)生錯誤，則可選擇新的取樣點54且重復所述過程直到選出在許多循環(huán)內產生零 錯誤的取樣點54為止。不管導出所述初始取樣點54的方式如何，只要選擇初始取樣點54 以使得其位于數(shù)據(jù)眼42的內部(無錯誤區(qū))內，便足以計算最佳取樣點?？山浻膳c發(fā)射器合作來保證將所述Vref/取樣相位坐標初始化于眼內的一點。因 為已知類時鐘信號模式導致零ISI，所以如果發(fā)射器通過發(fā)射重復的“ 101010...，，模式歷 經特定數(shù)目的循環(huán)來開始訓練序列，則可經由相位檢測電路來對準所述時鐘及數(shù)據(jù)邊緣。 接著可通過向直列時鐘定時添加相位延遲量且使Vref居中在理想信號擺動電平(如系統(tǒng) 規(guī)格中所指定)之間以接近數(shù)據(jù)眼的中央來選擇初始Vref及取樣相位設定。一旦已建立 所述初始Vref/取樣相位坐標，所述發(fā)射器便可自由地發(fā)射任何任意位模式。從所述初始取樣點54開始，計算在每一方向上從當前取樣相位設定(即，初始取 樣點54的取樣相位設定)到第一檢測到的失效的水平距離56、58。這可以許多方式加以計 算。舉例來說，如果在許多取樣相位間隔處遞增地對傳入數(shù)據(jù)進行取樣，則可通過對每一方 向上的遞增性相位設定的數(shù)目進行計數(shù)直到在取樣相位設定中檢測到第一檢測到的失效 為止來計算每一方向上的第一取樣相位錯誤的位置。水平距離56、58之間的差的一半(由 箭頭59表示)指示可添加到所述初始取樣點54的當前取樣相位設定的取樣相位增量。此 經校正的中點距離59表示所 接收信號15b的取樣相位的優(yōu)選位置。因此，將此距離添加到 初始取樣點54的取樣相位值以確定經更新的取樣點60。應注意此時僅更新所述取樣點 的取樣相位而不更新Vref電平。從所述經更新取樣點60開始，執(zhí)行與上文描述的過程相似的過程以更新所述經 更新取樣點60的Vref電平。換句話說，計算垂直方向距離62、64以針對取樣點60確定優(yōu) 選Vref電平設定?？捎嬎阍诿恳环较蛏蠌乃鼋浉氯狱c60到第一檢測到的失效(即， 在數(shù)據(jù)眼42的內部)的垂直距離62、64。如同經更新的取樣相位值的情況，垂直距離62、 64之間的差的一半(其由無錯誤Vref電平設定的數(shù)目來量化)(由箭頭65表示)指示可 添加到經更新取樣點60的當前Vref電平設定以確定經更新取樣點66的Vref電平增量?？蓪⑸鲜鲞^程重復任何次數(shù)以調整最佳取樣點。在根據(jù)本發(fā)明的一個或一個以上 實施例中，可使用特定數(shù)目的反復。實驗模擬分析展示兩次反復(即，取樣相位及Vref方 向中的每一者的兩次校正)可足以獲得最佳取樣點66。在一個或一個以上替代實施例中， 可設定閾值以使得如果經更新取樣點在從當前取樣點開始的特定數(shù)目的Vref/取樣相位 設定內，則停止所述過程。換句話說，如果所述當前取樣點與所述經更新取樣點之間的差降 到低于指定閾值，則停止所述過程。此外，可以多種方式修改上述方法。舉例來說，雖然在無錯誤Vref范圍之前確定 無錯誤取樣相位范圍以更新所述取樣點的位置，但可在無錯誤取樣相位范圍56、58之前確 定無錯誤Vref范圍62、64。此外，雖然上述過程描述將Vref及取樣相位與所取樣的信號進 行比較且確定是否檢測到錯誤，但可認為當確定無錯誤Vref范圍或無錯誤取樣相位范圍 時任何數(shù)目的錯誤是可容許的。
圖6是示范性處理器系統(tǒng)70的框圖，在所述系統(tǒng)70內可執(zhí)行用于致使機器執(zhí)行 本文中所描述的技術中的任何一者或一者以上的指令集。舉例來說，所述處理器系統(tǒng)70可 存在于圖1中所示的接收器16中。在替代實施例中，所述處理器系統(tǒng)70作為獨立裝置來 操作或可連接(例如，聯(lián)網)到其它處理器系統(tǒng)。示范性處理器系統(tǒng)70包括處理器72(例如，中央處理單元(CPU))及主存儲器90， 其經由一個或一個以上總線94來相互通信。CPU 72可進一步包括輸入/輸出(I/O)裝置 74、時鐘76、控制單元78、算術邏輯單元(ALU) 84、寄存器86及指令解碼器88?？刂茊卧?8包括計數(shù)器80及指令寄存器82。主存儲器90包括計算機可讀媒體92，在所述計算機可讀媒體92上存儲有一個或一個以上指令集及/或數(shù)據(jù)結構(例如，軟 件)，所述指令集及/或數(shù)據(jù)結構體現(xiàn)本文中所揭示的各種技術的實施例。在由CPU 72執(zhí) 行軟件92期間，所述軟件92還可完全地或至少部分地駐留于CPU 72內。適于執(zhí)行計算機程序的CPU 72包括(借助于實例)通用及專用微處理器兩者，以 及任何種類的數(shù)字計算機的任何一個或一個以上處理器。一般來說，處理器將從只讀存儲 器或隨機存取存儲器或兩者接收指令及數(shù)據(jù)。此外，所屬領域的技術人員將了解，雖然將圖 6中的裝置展示為具有特定關系(例如，主存儲器90與CPU 72分離)，但各種裝置可被組 合(如圖示)或具有其它配置。雖然在圖6的示范性實施例中將軟件92展示為單一媒體，但術語“計算機可讀媒 體”應被視為包括存儲所述一個或一個以上指令集的單一媒體或多個媒體。術語“計算機 可讀媒體”還應被視為包括能夠存儲、編碼或攜載用于由機器執(zhí)行的指令集且致使機器執(zhí) 行所揭示技術的方法中的任何一者或一者以上或能夠存儲、編碼或攜載由所述指令集利用 或與所述指令集相關聯(lián)的數(shù)據(jù)結構的任何媒體。所述術語“計算機可讀媒體”應相應地被 視為包括但不限于固態(tài)存儲器、光學及磁性媒體(例如，盤)及載波信號。所揭示技術的實施例還可以數(shù)字電子電路、計算機硬件、固件、例如FPGA(現(xiàn)場可 編程門陣列)或ASIC(專用集成電路)等專用邏輯電路、軟件或以上各項的組合來實施，上 述各項再次全部包含“計算機可讀媒體”的實例。在圖7中展示一個此類系統(tǒng)100。簡單地說，所述系統(tǒng)100可用于訓練接收器電路102以針對其接收的輸入信號101 確定取樣點的最準確位置。舉例來說，這可通過在所述輸入信號101上將已知數(shù)據(jù)序列發(fā) 射到系統(tǒng)100來實現(xiàn)。如果所述系統(tǒng)100也知曉所述數(shù)據(jù)序列，則所述系統(tǒng)100可作出關 于何時正確或不正確地解譯輸入信號101的確定。不正確的解譯導致對取樣點的調整。所 述系統(tǒng)100可進一步結合上文所論述的方法而使用。在圖7中，輸入信號101由接收器電路102接收，所述接收器電路102將所述輸入 信號101與Vref進行比較。所述接收器電路部分地由數(shù)/模轉換器(DAC) 106及相位內插 器(PI) 118控制。又由控制單元104控制的DAC 106將電壓(Vref)供應到接收器電路102 以用于與輸入信號101進行比較。由控制單元116控制的PI 118將取樣相位供應到接收 器電路102以在將Vref與輸入信號101進行比較時使用。寄存器108、114可分別用于臨 時存儲DAC 106及PI 118中的Vref及取樣相位設定。應注意，不需要DAC 106輸出電壓以用于與接收器電路102處的數(shù)據(jù)進行比較。舉 例來說，當接收器電路102經實施為差動讀出放大器時，可將固定Vref電平應用于比較輸 入，且可由DAC 106以等同于遞增比較電壓的方式遞增地歪斜通過所述讀出放大器的差動引線的電流。舉例來說，所述實施方案可用于全差動系統(tǒng)(與單端系統(tǒng)相對)中。在接收器電路102中作出輸入信號101與Vref之間的比較之后，輸出結果且還將 其發(fā)送到錯誤計算器110。所述錯誤計算器110具備已知訓練序列，且因此能夠將關于由接 收器電路102確定的輸入信號101的所取樣值的反饋提供到狀態(tài)機112。結合從錯誤計算 器110發(fā)送到狀態(tài)機112的錯誤信號，狀態(tài)機確定由DAC 106及PI 118使用的哪些Vref 及取樣相位設定(在寄存器108、114中)導致輸入信號101的正確及不正確樣本。因此， 所述狀態(tài)機接著能夠經由控制單元104、116以及DAC 106及PI 118而調整接收器電路102 中所使用的Vref及取樣相位設定。雖然將系統(tǒng)100的組件展示為功能單元，但所屬領域的技術人員將了解，有若干 種可在所述系統(tǒng)100中使用的組件。舉例來說，接收器電路102可為單端或差動接收器。相 似地，PI 118可包括許多元件(包括(例如)延遲鎖定回路)以控制接收器電路102中的 取樣相位的定時。如先前所描述，可由總線上的每一通道共享所述訓練電路或可在每一接收器處本 地實體化訓練系統(tǒng)的特定組件的復本。在圖8中說明所述情況。為了提供對總線上的每 一通道的同時且獨立的調諧，圖7中所示的DAC 106、PI 118、控制單元104、116及寄存器 108、114變成如圖8中所示的DAC<0:N>126、PI<0:N>138、控制單元<0:N>124、136及寄存器 128、134，其中N等于總線140上的通道的數(shù)目。可從單一狀態(tài)機132同時實現(xiàn)對系統(tǒng)120 中的這些組件的控制。例如接收器電路<0:N>122及錯誤計算器<0:N>130等其它裝置如上 文所描述而運作，其具有能夠處置總線140上的來自通道14的多個輸入信號121及輸入時 鐘137的額外功能性。當實施為軟件時，可以包括編譯或解譯語言的任何形式的編程語言來編寫所述軟 件，且所述軟件可以任何形式來部署，包括作為獨立程序或作為模塊、組件、子例程或適于 在計算環(huán)境中使用的其它單元。計算機程序可經部署以在一個計算機上或在位于一個場所 處的多個計算機上執(zhí)行，或跨越多個場所來分布且由通信網絡互連。根據(jù)本發(fā)明的實施例包括若干優(yōu)點。舉例來說，可沿特定坐標軸計算錯誤而非在 每個可測試的Vref取樣相位坐標處重復錯誤計算，進而顯著減少必須發(fā)射的訓練循環(huán)的 數(shù)目及相關聯(lián)的校準時間。還放松了根據(jù)本發(fā)明的實施例的存儲器存儲要求，因為在整個 過程中僅逐步地存儲沿當前軸的過去的經更新取樣點坐標及錯誤計數(shù)。作為各種所揭示技術的優(yōu)點，可在將所接收信號的電壓容限與定時容限最大化之 間找到平衡。此外，可減少確定電壓或定時容限所必要的處理及存儲器的量。此外，可減少 許多校準步驟(即，到最佳值的反復)。換句話說，與其它方法相比，可根據(jù)較少數(shù)據(jù)并以較 少計算復雜性確定最佳取樣點。雖然已揭示了本發(fā)明的優(yōu)選實施例，但應理 解，可出于如本文中所描述的相同有 用目的而以許多不同方式實現(xiàn)所揭示的電路。簡要地說，應理解；本文中所揭示的發(fā)明性概 念能夠進行許多修改。就此類修改落在隨附權利要求書及其均等物的范圍內來說，所述修 改既定由本專利涵蓋。
權利要求
一種用于在接收器中優(yōu)化信號的取樣點的方法，其包含在多個相位處對所述信號進行取樣，且在所述多個相位中的每一者處計算電壓容限；從所述電壓容限中確定最大電壓容限且存儲與所述最大電壓容限相關聯(lián)的第一參考電壓電平及第一相位值；在多個參考電壓電平處對所述信號進行取樣，且在所述多個參考電壓電平中的每一者處計算定時容限；從所述定時容限中確定最大定時容限且存儲與所述最大定時容限相關聯(lián)的第二參考電壓電平及第二相位值；根據(jù)所述第一及第二相位值以及所述第一及第二參考電壓電平確定所述信號的最佳取樣點。
2.根據(jù)權利要求1所述的方法，其中所述最大電壓容限包含最大數(shù)目的無錯誤參考電 壓電平，且其中每一參考電壓電平具有至少一個無錯誤相位值。
3.根據(jù)權利要求1所述的方法，其中所述最大定時容限包含最大數(shù)目的無錯誤相位 值，且其中每一相位值具有至少一個無錯誤參考電壓電平。
4.根據(jù)權利要求1所述的方法，其中在所述多個相位中的每一者處計算所述電壓容限 包含在所述多個相位中的每一者處將所述信號與所述參考電壓電平進行比較，同時在每一 垂直方向上改變所述多個參考電壓電平。
5.根據(jù)權利要求1所述的方法，其中在所述多個參考電壓電平中的每一者處計算所述 定時容限包含在每一參考電壓電平處將所述信號與所述參考電壓電平進行比較，同時在每 一水平方向上改變所述多個相位。
6.根據(jù)權利要求1所述的方法，其中所述多個參考電壓電平中的每一者包含從參考電 壓電路輸出的電壓電平。
7.根據(jù)權利要求1所述的方法，其中通過歪斜所述接收器的差動引線中的偏置電流來 形成所述多個參考電壓電平中的每一者。
8.根據(jù)權利要求1所述的方法，其中所述第一參考電壓電平及相位值位于所述最大 電壓容限的中點處，且其中所述第二參考電壓電平及相位值位于所述最大定時容限的中點 處。
9.根據(jù)權利要求1所述的方法，其中將所述第一及第二相位值求平均值且將所述第一 及第二參考電壓電平求平均值以確定所述信號的所述最佳取樣點。
10.一種用于在接收器中優(yōu)化信號的取樣點的方法，其包含建立所述取樣點，其中所述取樣點包含取樣相位及參考電壓電平；從所述取樣點開始在多個相位處測量所述信號以確定第一定時失效及第二定時失效；基于所述第一定時失效及所述第二定時失效來更新所述取樣點的所述取樣相位；從所述經更新取樣點開始在多個參考電壓電平處測量所述信號以確定第一電壓失效 及第二電壓失效；及基于所述第一電壓失效及所述第二電壓失效來更新所述經更新取樣點的所述參考電 壓電平。
11.根據(jù)權利要求10所述的方法，其進一步包含通過重復所述測量及更新的動作以進一步更新所述取樣相位及參考電壓電平來進一步精化所述取樣點。
12.根據(jù)權利要求11所述的方法，其中執(zhí)行所述重復所述測量及更新的動作達指定數(shù) 目的反復。
13.根據(jù)權利要求11所述的方法，其中執(zhí)行所述重復所述測量及更新的動作直到先前 取樣點與當前取樣點之間的差降到低于指定閾值為止。
14.根據(jù)權利要求10所述的方法，其中建立所述取樣點包含確定所述信號的中點相位 與中點電壓電平的交叉點。
15.根據(jù)權利要求10所述的方法，其中所述多個相位包含所述信號的數(shù)據(jù)轉變與所述 取樣點之間的相位差。
16.根據(jù)權利要求10所述的方法，其中所述第一及第二定時失效以及所述第一及第二 電壓失效與所述信號中的至少一個錯誤相符。
17.根據(jù)權利要求10所述的方法，其中更新所述取樣相位包含將所述取樣相位調整所 述第一與第二定時失效之間的差的一半，且其中更新所述參考電壓電平包含將所述參考電 壓電平調整所述第一與第二電壓失效之間的差的一半。
18.一種用于在接收器中優(yōu)化信號的取樣點的方法，其包含 建立所述取樣點，其中所述取樣點包含取樣相位及參考電壓電平；從所述取樣點開始在多個參考電壓電平處測量所述信號以確定第一電壓失效及第二 電壓失效；基于所述第一電壓失效及所述第二電壓失效來更新所述取樣點的所述參考電壓電平；從所述經更新取樣點開始在多個相位處測量所述信號以確定第一定時失效及第二定 時失效；及基于所述第一定時失效及所述第二定時失效來更新所述經更新取樣點的所述取樣相位。
19.根據(jù)權利要求18所述的方法，其進一步包含通過重復所述測量及更新的動作以進 一步更新所述取樣相位及參考電壓電平來進一步精化所述取樣點。
20.一種用于優(yōu)化信號的取樣點的存儲器系統(tǒng)，其包含接收器，其用于接收所述信號并在多個取樣點處對所述信號進行取樣，每一取樣點包 含相位及參考電壓電平；錯誤計算器，其用于確定在每一取樣點處是否存在錯誤； 狀態(tài)機，其包含可執(zhí)行指令，所述指令用于基于所述錯誤計算器的輸出來計算電壓容限且存儲來自所述電壓容限的最大電壓容 限，其中所述最大電壓容限與第一參考電壓電平及第一相位值相關聯(lián)；基于所述錯誤計算器的輸出來計算定時容限且存儲來自所述定時容限的最大定時容 限，其中所述最大定時容限與第二參考電壓電平及第二相位值相關聯(lián)；基于所述第一及第二相位值以及所述第一及第二參考電壓電平來調整所述信號的所 述取樣點。
21.根據(jù)權利要求20所述的系統(tǒng)，其中所述存儲器系統(tǒng)的所述組件中的一部分被針對 多個通道中的每一者而重復，以提供獨立且同時的通道訓練。
22.根據(jù)權利要求20所述的系統(tǒng)，其中所述存儲器系統(tǒng)的組件被跨越多個通道共享， 以提供獨立且順序的通道訓練。
23.一種用于優(yōu)化信號的取樣點的存儲器系統(tǒng)，其包含接收器，其用于接收所述信號 并在多個相位處且在多個參考電壓電平處對所述信號進行取樣；及狀態(tài)機，其包含用于優(yōu)化所述接收器所接收的所述信號的所述取樣點的可執(zhí)行指令， 所述可執(zhí)行指令包含建立初始取樣點，其中所述初始取樣點包含取樣相位及參考電壓電平；從所述初始取樣點開始到所述信號，確定第一及第二定時失效以及第一及第二電壓失 效中的一者；及基于所述第一及第二定時失效以及所述第一及第二電壓失效中的所述一者來更新所 述初始取樣點的所述取樣相位及所述參考電壓電平中的一者。
24.根據(jù)權利要求23所述的存儲器系統(tǒng)，所述可執(zhí)行指令進一步包含從所述經更新取樣點開始到所述信號，確定所述第一及第二定時失效以及所述第一及 第二電壓失效中的另一者；及基于所述第一及第二定時失效以及所述第一及第二電壓失效中的所述另一者來更新 所述經更新取樣點的所述取樣相位及所述參考電壓電平中的另一者。
25.根據(jù)權利要求23所述的存儲器系統(tǒng)，其中所述初始取樣點是相對于所述所取樣的 信號而建立的。
全文摘要
本發(fā)明揭示用于針對接收器系統(tǒng)計算最佳取樣點的位置的方法及設備。簡單地說，第一種方法包含確定所接收信號的最大電壓容限及最大定時容限；及根據(jù)這些容限，確定最佳取樣點，所述最佳取樣點包括參考電壓電平(Vref)及相對取樣相位。所述最佳取樣點的位置是基于所述最大電壓容限的取樣點及所述最大定時容限的取樣點的位置。第二種方法包含建立初始取樣點；及接著連續(xù)精化所述取樣點的電壓及定時分量中的每一者，直到達到最佳取樣點為止。
文檔編號G06F13/00GK101842776SQ200880113749
公開日2010年9月22日 申請日期2008年10月8日 優(yōu)先權日2007年10月31日
發(fā)明者蒂莫西·M·霍利斯 申請人:美光科技公司