專利名稱：用于測試邏輯模塊中的地址總線的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測試邏輯模塊中的地址總線的方法、邏輯模塊、計算機(jī)程序 以及計算機(jī)程序產(chǎn)品。
背景技術(shù)：
在邏輯電子模塊，諸如專用集成電路(ASIC Application specificintegrated circuit)中，采用數(shù)據(jù)導(dǎo)線或者總線進(jìn)行單個部件之間的通信。比較典型的是，在ASIC中 微處理器或者還有微控制器與多個元件，諸如存儲器和多個輸入輸出單元連接，其中設(shè)有 數(shù)據(jù)總線用于傳輸本身的數(shù)據(jù)。為了對單個部件或者還有存儲器中的存儲區(qū)域加以控制， 設(shè)置僅僅傳輸存儲器地址的地址總線。通常設(shè)有地址譯碼器用于產(chǎn)生必需的地址信號，從 而可以借助于所述地址信號，對連接到微處理器上的元件直接加以控制或者響應(yīng)。此外，還設(shè)計了地址總線測試用于檢查邏輯模塊的單個元件的功能性，在此期間， 為了檢查連接導(dǎo)線的功能性，存儲器中的存儲區(qū)域被寫入。此時值被寫入所有的存儲單元 中并且檢查所有寫入的值是否存在。在Ikb大小的存儲區(qū)域中，因而可寫入1024個數(shù)并且 對每個數(shù)單獨地加以檢查。如果缺少一個或者一些數(shù)，則地址總線連接已損壞。通常規(guī)定，將多個預(yù)先設(shè)定的值寫入數(shù)據(jù)寄存器中且將這些值讀出用于檢查數(shù)據(jù) 總線。在功能性完整無損時，每個值的寫和讀都是可以的，在這種情況下，在16位寬度上是 65535個值。為了保證ASIC中的地址總線的功能性和完整性，必須實施類似的測試。在此當(dāng)然 要注意，因為寄存器的寫入而可能在ASIC中響應(yīng)不希望的功能。因此，在進(jìn)行測試訪問時 可以剔除不可信的或者其它未被正確保存的反應(yīng)。

發(fā)明內(nèi)容
按照本發(fā)明的方法，被用于測試邏輯模塊中的地址總線，其中在所述邏輯模塊中 設(shè)有至少一個數(shù)據(jù)寄存器，至少一個被地址譯碼器在訪問時識別的地址被傳輸或者寫入所 述數(shù)據(jù)寄存器中，可以讀出所述地址用于檢查地址總線的功能性。在此建議，如果在訪問時被地址譯碼器識別的地址被寫入數(shù)據(jù)寄存器中，則在下 一次訪問，通常指直接緊接著的訪問時被讀出。被讀出的值能夠驗證，地址譯碼器是否識別 或者讀取了正確的地址。數(shù)據(jù)總線在構(gòu)造時通過以標(biāo)準(zhǔn)值寫入邏輯模塊中的優(yōu)選為非關(guān)鍵的存儲單元而 加以測試。方法，尤指在訪問時被識別的地址的傳輸，可以在讀訪問或者寫訪問時實現(xiàn)。建議，在檢查印制導(dǎo)線時，采用所說明的方法。按照本發(fā)明的邏輯模塊，尤其被設(shè)計用于實施前面所述的方法，并且具有至少一 個數(shù)據(jù)寄存器，可以將被地址譯碼器識別的地址傳輸或者寫入所述數(shù)據(jù)寄存器中，可以讀 出所述地址用于檢查地址總線的功能性。
正如采用 ASIC (application specific integrated circuit 專用集成電路)例 如用于控制集成在主動式巡航控制系統(tǒng)(acc active cruisecontrol)中的雷達(dá)元件一 樣，例如可以考慮采用ASIC作為邏輯模塊。如果使計算機(jī)程序在計算機(jī)或者類似的計算單元上，尤其在前面所述類型的邏輯 模塊中被執(zhí)行，則按照本發(fā)明的計算機(jī)程序包含用于實施前面所述方法的所有步驟的程序 代碼段。按照本發(fā)明的計算機(jī)程序產(chǎn)品剛好包含這種程序代碼段，所述程序代碼段被儲存 在計算機(jī)可讀的數(shù)據(jù)載體上。在此，可考慮采用任意的內(nèi)部和外部的記錄載體作為所述數(shù) 據(jù)載體。
本發(fā)明可以至少在構(gòu)造邏輯模塊時對邏輯模塊中的總線連接進(jìn)行不入侵的測試。 在此，不入侵表示不必為了測試地址總線而將數(shù)據(jù)寫入邏輯模塊中。為了實施測試，在邏輯 模塊內(nèi)部，尤指在ASIC內(nèi)部的情況下，集成有包含上一次被實施的寫訪問或者讀訪問的地 址的數(shù)據(jù)寄存器(PREVIOUS_ADDRESS)。這可以通過將被地址譯碼器識別的地址傳輸或者傳 送到數(shù)據(jù)寄存器中加以實現(xiàn)。所述數(shù)據(jù)寄存器的內(nèi)容可以隨即在下一次讀訪問時被讀取。通過對每個地址的讀取，可以驗證，地址譯碼器是否讀取了正確的地址。這可以通 過在讀取后對數(shù)據(jù)寄存器PREVIOUS_ADDRESS加以讀出而實現(xiàn)。因此放置在地址總線上的測試值被“鏡像”到數(shù)據(jù)總線上。數(shù)據(jù)總線例如通過以 標(biāo)準(zhǔn)值寫入ASIC中的非關(guān)鍵的存儲單元而被加以測試。所以，地址總線的完整性是通過數(shù) 據(jù)總線的完整性加以證明的。本發(fā)明的其他優(yōu)點及改進(jìn)方案，由說明和附圖得出。不言而喻，前面所述的以及后面仍將闡述的特征，不僅可以以已分別列舉的組合 加以使用，而且也可以以不偏離本發(fā)明范疇的其他的組合或者單獨地加以使用。根據(jù)附圖中的實施例，示意地表示本發(fā)明且接著參考附圖作詳細(xì)說明。


圖1示出按照本發(fā)明的邏輯模塊的可能的實施方式的示意圖。圖2示出用于解釋按照本發(fā)明的方法的原理的來源于圖1的邏輯模塊。圖3示出可以實施按照本發(fā)明的方法的流程框圖。
具體實施例方式在圖1中示出了總稱為附圖標(biāo)記5的印制電路板的示意圖。所述印制電路板5具 有被構(gòu)造為ASIC的邏輯模塊10，微控制器12、地址總線14、數(shù)據(jù)總線16、地址譯碼器18和 數(shù)據(jù)寄存器20。所述邏輯模塊10被用作對集成在ACC (active cruise control 主動式巡 航控制系統(tǒng))中的雷達(dá)元件加以控制。微控制器12可以通過地址總線18響應(yīng)特定存儲區(qū)域，其中數(shù)據(jù)的傳輸通過數(shù)據(jù) 總線16實現(xiàn)?，F(xiàn)在根據(jù)圖2對所提出的方法加以說明，在所述圖2中同樣示出具有邏輯模塊10、 微控制器12、地址總線14、數(shù)據(jù)總線16、地址譯碼器18和數(shù)據(jù)寄存器20的印制電路板5。在通過微控制器12訪問邏輯模塊10內(nèi)部的器件或者存儲區(qū)域時，地址譯碼器18根據(jù)所識別的地址生成一個或者多個地址信號，并且將這些被識別的地址附加地傳輸?shù)綌?shù) 據(jù)寄存器20中。所述數(shù)據(jù)寄存器20可以從現(xiàn)在起，例如在下一次讀訪問時被讀出，從而可 以驗證，地址譯碼器18是否識別或者讀取了正確的地址。以此方式使放置到地址總線14 上的測試值，被鏡像到數(shù)據(jù)總線16上，如以描述測試值路徑的箭頭22所表示的那樣。借助 于測試，可以檢查地址總線14的功能性。 數(shù)據(jù)總線16通過以標(biāo)準(zhǔn)值寫入邏輯模塊10中的非關(guān)鍵的存儲單元而加以測試， 因此地址總線14的完整性，可以通過數(shù)據(jù)總線16的完整性加以證明。在圖3中表示了可以實施按照本發(fā)明的方法的流程框圖。
在第一步30中，在計算單元的邏輯模塊中，實現(xiàn)對邏輯模塊存儲器中的存儲區(qū)域 的訪問。其中通過地址譯碼器對待控制的存儲區(qū)域進(jìn)行編址，所述地址譯碼器在下一步32 中，將所識別的地址重又寫入數(shù)據(jù)寄存器中。在下一次讀訪問時在步驟34中，讀出該地址 寄存器且典型地在數(shù)據(jù)總線的測試后確定，地址總線是否完整無損(方框36)或者不完整 (方框38)。地址總線的完整性，因此通過數(shù)據(jù)總線的完整性加以驗證，其中放置到地址總線 上的測試值被鏡像到數(shù)據(jù)總線上。所說明的方法尤其被提供用于邏輯模塊，諸如ASIC，在所述邏輯模塊上傳統(tǒng)的地 址總線測試中，即對存儲區(qū)域進(jìn)行寫操作并且檢查所寫值是否存在，可能導(dǎo)致不希望的功 能。這種情況在按照本發(fā)明的不入侵的測試方法上得以避免。
權(quán)利要求
用于測試邏輯模塊(10)中的地址總線(14)的方法，其中在所述邏輯模塊(10)中設(shè)有至少一個數(shù)據(jù)寄存器(20)，至少一個被地址譯碼器(18)在訪問時識別的地址被寫入所述數(shù)據(jù)寄存器(20)中，可以讀取所述地址用于檢查所述地址總線(14)的功能性。
2.如權(quán)利要求1所述的方法，其中數(shù)據(jù)寄存器(20)在下一次讀訪問時被讀出。
3.如權(quán)利要求1或2所述的方法，其中通過以標(biāo)準(zhǔn)值寫入邏輯模塊(10)中的存儲單 元，附加地對數(shù)據(jù)總線(16)加以測試。
4.如權(quán)利要求1至3中任一項所述的方法，所述方法在讀訪問時被實施。
5.如權(quán)利要求1至3中任一項所述的方法，所述方法在寫訪問時被實施。
6.如權(quán)利要求1至5中任一項所述的方法，所述方法用于檢查印制導(dǎo)線。
7.邏輯模塊，尤指被用于實施按照權(quán)利要求1至6中任一項所述的方法，在所述邏輯模 塊中設(shè)有至少一個數(shù)據(jù)寄存器(20)，可以將至少一個被地址譯碼器(18)識別的地址寫入 所述數(shù)據(jù)寄存器(20)中，可以讀取所述地址用于檢查地址總線(14)的功能性。
8.如權(quán)利要求7所述的邏輯模塊，所述邏輯模塊被設(shè)計成ASIC。
9.具有程序代碼段的計算機(jī)程序，如果使計算機(jī)程序在計算機(jī)或者類似的計算單元 上，尤其在按照權(quán)利要求7所述的邏輯模塊(10)中被執(zhí)行，則實施按照權(quán)利要求1至6中 任一項所述的方法的所有步驟。
10.具有儲存在計算機(jī)可讀的數(shù)據(jù)載體上的程序代碼段的計算機(jī)程序產(chǎn)品，如果使計 算機(jī)程序在計算機(jī)或者類似的計算單元上，尤其在按照權(quán)利要求7所述的邏輯模塊(10)中 被執(zhí)行，則實施按照權(quán)利要求1至6中任一項所述的方法的所有步驟。
全文摘要
本發(fā)明描述了一種用于測試邏輯模塊(10)中的地址總線(14)的方法、邏輯模塊(10)、計算機(jī)程序以及計算機(jī)程序產(chǎn)品。在所提出的方法上提出，在邏輯模塊(10)中設(shè)有至少一個數(shù)據(jù)寄存器，被地址譯碼器(18)識別的地址被寫入所述數(shù)據(jù)寄存器中。
文檔編號G06F11/267GK101821718SQ200880111525
公開日2010年9月1日 申請日期2008年9月10日 優(yōu)先權(quán)日2007年10月15日
發(fā)明者O·普菲特澤, P·沃思, T·施奈德 申請人:羅伯特.博世有限公司