專利名稱：一種voip音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及通信領(lǐng)域，尤其涉及一種VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置。
背景技術(shù)：
Voice over Internet Protocol,簡稱VoIP，俗稱寬帶電話，是通過接入寬帶網(wǎng) 絡(luò)，進行語音通話的全新通信終端，由于使用價格較低，近年來獲得越來越多 的用戶。一般情況下，實現(xiàn)VOIP的音頻傳輸，主要通過軟件來實施。通用DSP(digital singnal processor),提供專用于數(shù)字信號處理的乘加運算和快速傅立葉FFT(fast fourier transform)等硬件加速單元及指令，現(xiàn)有的VoIP處理都是使用傳統(tǒng)DSP 提供的邏輯運算和算術(shù)運算指令來編寫VoIP處理程序的，如圖1所示，DSP核 讀取VoIP的算法程序后執(zhí)行，然后依次對語音數(shù)據(jù)進行VoIP各種標準的編碼、 解碼、壓縮、解壓等等操作。在低頻率、低功耗的要求下很難實現(xiàn)音頻的多路 實時處理和傳輸。

實用新型內(nèi)容
本實用新型的目的在于克服上述現(xiàn)有技術(shù)的缺點和不足，提供一種VOIP 音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，本實用新型通過對處理VOIP音頻數(shù)據(jù)所需要的 軟件代碼進行分析后得出其中最占時間和調(diào)用次數(shù)多的算法，進而對其進行硬 件實現(xiàn)，利用流水線設(shè)計方法，大幅度提高效率，在較低頻率下，實現(xiàn)多路實 時的音頻傳輸。
本實用新型目的通過下述技術(shù)方案實現(xiàn) 一種VOIP音頻數(shù)據(jù)傳輸?shù)挠布?速裝置，包括用于通過算法運算實現(xiàn)流水線設(shè)計方法的多次運算模塊。所述 多次運算模塊包括用于進行算法運算的狀態(tài)機單元、用于控制狀態(tài)機單元算
法運算類型的指令單元、用于實現(xiàn)所述狀態(tài)機單元算法的流水線設(shè)計方法的控制單元和用于供所述狀態(tài)機單元運算取數(shù)以及控制單元存儲運算結(jié)果數(shù)據(jù)的寄 存器單元。
所述硬件加速裝置還包括用于存儲外部輸入的運算數(shù)據(jù)的外部存儲器。 優(yōu)選的，硬件加速裝置還包括用于通過并行單次運算實現(xiàn)流水線設(shè)計方法 的單次運算模塊。
上述VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置實現(xiàn)硬件加速的方法，包括以下歩
驟
a、 對處理數(shù)據(jù)的軟件代碼進行分析；
b、 根據(jù)所述分析的結(jié)果獲取符合條件的數(shù)據(jù)傳輸算法；
c、 根據(jù)所述數(shù)據(jù)傳輸算法采用流水線數(shù)據(jù)處理方法。 上述硬件加速方法中，步驟a所述的軟件代碼為VOIP算法。 上述硬件加速方法中，步驟b所述符合條件的數(shù)據(jù)傳輸算法，其中所述的
條件是指數(shù)據(jù)傳輸算法為軟件程序中占用時間與調(diào)用次數(shù)最多的算法。
所述流水線處理方法具體自動讀取RAM中數(shù)據(jù)以及處理、回寫音頻數(shù)據(jù)至 RAMo
本實用新型相對于現(xiàn)有技術(shù)具有以下優(yōu)點本實用新型VOIP音頻數(shù)據(jù)傳輸
的硬件加速裝置對處理VOIP音頻數(shù)據(jù)所需要的軟件代碼進行分析后得出其中
最占時間和調(diào)用次數(shù)多的算法，進而對其進行硬件實現(xiàn)，利用流水線設(shè)計方法， 大幅度提高效率，在較低頻率下，實現(xiàn)多路實時的音頻傳輸。


圖1為現(xiàn)有VOIP的音頻傳輸裝置的結(jié)構(gòu)示意圖2為本實用新型裝置的結(jié)構(gòu)示意圖3為本實用新型中多次運算模塊的結(jié)構(gòu)示意圖4為本實用新型中單次運算模塊的結(jié)構(gòu)示意圖5為本實用新型中DSP-FCU架構(gòu)圖6為本實用新型中DSP-CAU架構(gòu)圖7為本實用新型DSP-FCU運算流程過程示意圖8為本實用新型DSP-CAU運算流程示意圖9為本實用新型DSP-FCU流水線原理圖IO為本實用新型的工作流程圖。
具體實施方式

下面結(jié)合實施例及附圖，對本實用新型作進一步地詳細說明，但本實用新 型的實施方式不限于此。
如圖2所示，本實用新型VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置包括用于通過 算法運算實現(xiàn)流水線設(shè)計方法的多次運算模塊，優(yōu)選的，該裝置還包括用于通 過并行單次運算實現(xiàn)流水線設(shè)計方法的單次運算模塊。
如圖3所示，多次運算模塊包括
用于實現(xiàn)狀態(tài)機單元算法的流水線操作的控制單元；
用于進行循環(huán)多次運算和單次運算的狀態(tài)機單元、狀態(tài)機單元包括多個能
進行算法運算的狀態(tài)機；
用于控制狀態(tài)機單元進行循環(huán)運算或單次運算的指令單元； 用于供狀態(tài)機單元運算取數(shù)以及控制單元存儲運算結(jié)果數(shù)據(jù)的寄存器單元。
為了更好地實現(xiàn)本實用新型目的，在本實施例應(yīng)用中，所述多次運算模塊 為DSP-FCU(Digital Singnal Processor- Functional Caculator Unit),具體結(jié)構(gòu)如圖 5所示，其主要由核心控制模塊(FSM)、循環(huán)多次部分部分、單次運算部分、 運算結(jié)果選擇輸出模塊(DSP—OUT—MUX)和輸入寄存器模塊(reg)構(gòu)成。其 中
核心控制模塊，用于控制循環(huán)多次運算部分和單次運算部分，以及協(xié)調(diào)兩 部分之間的關(guān)系，以及控制13個小狀態(tài)機，分別實現(xiàn)13個算法的流水線操作； 循環(huán)多次運算部分由以下兩部分組成
一部分是IO個基本算法模塊，每個基本算法模塊中都存有數(shù)據(jù)選擇信號和 數(shù)據(jù)鎖存信號。
另一部分是2個RAM存取數(shù)控制模塊，其中，DSP一RAM控制輸入RAM 的數(shù)據(jù)，而DSP—ADDR模塊主要控制輸入RAM的數(shù)據(jù)的存放地址。能夠?qū)崿F(xiàn) 在32位寬的RAM中的高低16位寬不同地址存數(shù)；
單次運算部分包含8個基本算法模塊，構(gòu)成了三個大算法模塊PCM碼 轉(zhuǎn)換算法(DSP_PCM)、比較算法 (DSP_QUAN)、特定浮點數(shù)算法 (DSP一FMULT);
運算結(jié)果選擇輸出模塊(DSP—OUT—MUX)，主要根據(jù)指令來選擇輸出的運算結(jié)果數(shù)據(jù)；
輸入寄存器模塊(reg)，主要暫存外部輸入的RAM起始地址、地址變化幅 度以及指令等。還有用于輸入單次運算的數(shù)據(jù)。
DSP—FCU模塊主要實現(xiàn)的是從RAM中取數(shù)，根據(jù)不同的算法以及指令， 經(jīng)過運算后將結(jié)果寫入RAM或者輸出至寄存器，循環(huán)多次運算，最多可以在 一個指令中，連續(xù)進行65535次運算，可以實現(xiàn)最高為16位寬的數(shù)據(jù)操作，應(yīng) 用為時序電路。
如圖4所示，本實用新型中的單次運算模塊由輸入單元、基本算法單元、 輸出單元依次電氣連接組成。
其中，輸入單元用于接收輸入指令和數(shù)據(jù)。 基本算法單元，主要用于完成單次算法。
輸出單元，主要用于輸出基本算法單元的運算結(jié)果。
為了更好地實現(xiàn)本實用新型目的，在實施例應(yīng)用中單次運算模塊為 DSP-CAU(Digital Singnal Processor- Caculating Aid Unit),具體架構(gòu)如圖6所示， 其包括輸入模塊、基本算法模塊和輸出數(shù)據(jù)選擇模塊。
輸入模塊用于接收輸入數(shù)據(jù)?；舅惴K包括10個基本的算法模塊，10 個算法模塊并行操作，根據(jù)輸入的指令以及數(shù)據(jù)，在特定的時鐘周期后通過輸 出數(shù)據(jù)選擇模塊輸出正確的運算結(jié)果。單次運算模塊運行效率高，同時節(jié)省運 算開支。
如圖IO所示，本實用新型實現(xiàn)硬件加速的方法主要包括以下步驟
a、 對處理數(shù)據(jù)的軟件代碼進行分析；
b、 根據(jù)所述分析的結(jié)果獲取符合條件的數(shù)據(jù)傳輸算法；
c、 根據(jù)所述數(shù)據(jù)傳輸算法采用流水線數(shù)據(jù)處理方法。 上述硬件加速實現(xiàn)方法中，步驟a所述的軟件代碼為VOIP算法。 上述硬件加速實現(xiàn)方法中，步驟b所述符合條件的數(shù)據(jù)傳輸算法，其中所
述的條件是指數(shù)據(jù)傳輸算法為軟件程序中占用時間與調(diào)用次數(shù)最多的算法。
所述流水線處理方法具體自動讀取RAM中數(shù)據(jù)以及處理、回寫音頻數(shù)據(jù)至 RAM。
以下是DSP—FCU關(guān)于流水線數(shù)據(jù)處理方法的實現(xiàn)過程DSP—FCU中包含有一個大狀態(tài)機，大狀態(tài)機中又包含有多達13個小狀態(tài) 機，通過輸入不同的指令，來實現(xiàn)多達13個循環(huán)的算法，和9個單次復(fù)雜的算 法。該模塊主要和一個RAM配合使用，實現(xiàn)從RAM中取數(shù)，然后運算完后存 數(shù)。而9個單次運算由外部輸入數(shù)據(jù)，運算完后，輸出，不輸入RAM中。
DSP—FCU實現(xiàn)流水線處理數(shù)據(jù)的具體方案為在這13個基本的算法模塊 中，都存在有數(shù)據(jù)選擇信號和鎖存信號，由狀態(tài)機中對應(yīng)的信號來進行操作， 對應(yīng)的13個循環(huán)的算法，都由小狀態(tài)機來實現(xiàn)，在每個狀態(tài)中分別對基本模塊 中的數(shù)據(jù)選擇信號和鎖存信號，賦予不同的數(shù)據(jù)，從RAM的不同地址取數(shù)，從 而實現(xiàn)復(fù)雜算法功能的流水線操作。且模塊循環(huán)使用，以減少模塊所占的芯片 面積。下面是具體的運算過程
DSP—FCU運算過程如圖7所示(l)輸入清零指令；(2)輸入RAM存取數(shù)的 起始地址，地址變化幅度，運算指令，以非零的運算指令作為開始信號；(3)進 入運算選擇階段，由大狀態(tài)機來完成，根據(jù)指令分別進入循環(huán)運算階段和單次 運算階段，在循環(huán)運算過程中，根據(jù)指令以及VOIP算法，同時會自動將所需數(shù) 據(jù)存入RAM中；(4)判斷完成信號是否為"1"，如為"1"，則表示已完成操作。
本DSP一FCU主要用于VOIP音頻傳輸?shù)挠布铀伲瑢崿F(xiàn)具體的VOIP算法， 大幅度提高速度，在較低的頻率上，即可實現(xiàn)多路的音頻數(shù)據(jù)傳輸。也可用于 實現(xiàn)視頻的算法，比如MPEG2中的IDCT等。
具體的流水線如圖9所示，第一個時鐘，從RAM中取A數(shù)；然后在第二 個時鐘取B數(shù)，同時對A數(shù)進行第一次的運算；接著在第三個時鐘，從RAM 中取C數(shù)，同時對B數(shù)進行第一次的運算，且同時對A數(shù)第一次運算結(jié)果進行 第二次運算；第四個時鐘，取數(shù)D，同時對C數(shù)據(jù)進行第一次運算，對B數(shù)據(jù) 進行第二次運算，將A數(shù)的運算結(jié)果存于RAM中，以此類推。通過把算法實 現(xiàn)硬件加速，VoIP音頻處理和傳輸工作就不需要編寫復(fù)雜的算法軟件程序來實 現(xiàn)，只需要控制程序告訴DSP核處理哪些數(shù)據(jù)，DSP硬件電路就會以高效流水 線的方式自動讀取、處理、回寫需要處理的語音數(shù)據(jù)了。
以下是本設(shè)計完成的VOIP算法以及具體的算法功能描述
(1) Rw一moves:移數(shù)功能，通過流水線方式，根據(jù)輸入的RAM起始地址取 數(shù)，然后存入指定的RAM地址中。
(2) Rw—sets:從外部得到一確定數(shù)值，根據(jù)要求，以流水線的方式，放入 相應(yīng)的RAM地址中。(3) Rw一compl6pl6e32:以流水線的方式，從相應(yīng)的RAM地址中取數(shù)，得 到數(shù)據(jù)1和數(shù)據(jù)2，然后對數(shù)據(jù)1左移16位，然后與左移1位的數(shù)據(jù)2進行32 位加法運算，得到結(jié)果A，再將數(shù)據(jù)A左移1位后與0x8000進行32位加法， 得到結(jié)果B，然后取數(shù)據(jù)B的高16位，存入RAM中。
(4) Rw—addl6pl6el6:以流水線的方式從RAM中取兩數(shù)，然后進行加法運 算，后存于指定的RAM地址中。
(5) Rw—subl6ml6el6: 以流水線的方式從RAM中取兩數(shù)，然后進行減法 法運算，后存于指定的RAM地址中。
(6) Rw—multl6pl6el6: 以流水線的方式，從相應(yīng)的RAM地址中取數(shù)，得 到數(shù)據(jù)1和數(shù)據(jù)2，然后進行數(shù)據(jù)1和數(shù)據(jù)2的16位乘法(結(jié)果為32位，包括 溢出判斷)，然后將結(jié)果算術(shù)右移15位后，進行溢出判斷，所得數(shù)據(jù)存入相應(yīng)的 RAM地址中。
(7) Rw—shiftLR16:以流水線的方式，從相應(yīng)的RAM地址中取數(shù)，得到數(shù) 據(jù)l，以及從外部得到移動的次數(shù)(由總線輸入)等，然后進行相應(yīng)的左移或者右 移的運算(移動次數(shù)為8位數(shù)據(jù)，負數(shù)為右移，正數(shù)為左移)，并進行溢出判斷， 將結(jié)果存入相應(yīng)的RAM地址中。
(8) Rw—mpy32x32: 以流水線的方式，從相應(yīng)的RAM地址中取數(shù)，得到數(shù) 據(jù)l，數(shù)據(jù)2，數(shù)據(jù)3和數(shù)據(jù)4，進行數(shù)據(jù)1和數(shù)據(jù)3的16位乘法得到32位結(jié) 果A;進行數(shù)據(jù)1和數(shù)據(jù)4的"mult"運算("mult"運算見2。 6)，得到結(jié)果左 移一位，得到結(jié)果B;進行數(shù)據(jù)2和數(shù)據(jù)3的"mult"運算，得到結(jié)果左移一位， 得到結(jié)果C，然后進行數(shù)據(jù)A和數(shù)據(jù)B的32位加法，得到數(shù)據(jù)D，再進行數(shù)據(jù) D和數(shù)據(jù)C的32位加法，得到結(jié)果數(shù)據(jù)E，再取數(shù)據(jù)E的高16位得到數(shù)據(jù)F， 將數(shù)據(jù)F與16384進行乘法運算(左移15位)，得到結(jié)果G，同時對數(shù)據(jù)E右移 一位，得到結(jié)果數(shù)據(jù)H，然后進行數(shù)據(jù)H和數(shù)據(jù)G的32位減法運算，得到結(jié)果 I，然后取數(shù)據(jù)I的低16位，得到數(shù)據(jù)K，最后將數(shù)據(jù)F和數(shù)據(jù)K存入相應(yīng)的 RAM地址中。
(9) Lx—macl6xl6:以流水線的方式，從RAM中取數(shù)，然后進行所要求的乘 加運算，然后以寄存器輸出運算結(jié)果。
(10) Lx—mac32x32:以流水線方式，從相應(yīng)的RAM地址中取數(shù)，得到數(shù)據(jù) 1，數(shù)據(jù)2，數(shù)據(jù)3和數(shù)據(jù)4，然后對四個數(shù)據(jù)進行mpy32x32運算，然后將所得 的結(jié)果和外部輸入的初始值相加，得到結(jié)果作為下次加法的初始值，且進行溢出判斷，執(zhí)行完要求的運算次數(shù)后，以寄存器輸出運算結(jié)果。
(11) Lx—subl6sqr32:以流水線方式，從相應(yīng)的RAM地址中取數(shù)，得到數(shù) 據(jù)1和數(shù)據(jù)2，對兩數(shù)據(jù)進行16位減法運算得到結(jié)果A，然后對A進行平方運 算，得到32位結(jié)果B，然后再將數(shù)據(jù)B與外部輸入的初始值進行32位加法， 得到結(jié)果作為下次加法的初始值，執(zhí)行完規(guī)定的運算次數(shù)后，以寄存器輸出運 算結(jié)果。
(12) Lx—getDist:以流水線方式，從相應(yīng)的RAM地址中取數(shù)，得到數(shù)據(jù)1， 數(shù)據(jù)2，數(shù)據(jù)3，數(shù)據(jù)4，進行數(shù)據(jù)1和數(shù)據(jù)2的16位減法，得到16位結(jié)果A， 將數(shù)據(jù)A和數(shù)據(jù)3進行"mult"運算("mult"運算見算法2。 6)，得到16位結(jié) 果B，接著，進行數(shù)據(jù)B和數(shù)據(jù)4的16位乘法運算，得到32位結(jié)果數(shù)據(jù)C， 然后將數(shù)據(jù)C左移或者右移外部規(guī)定的次數(shù)后(移動位數(shù)由總線輸入數(shù)據(jù))，得到 32位數(shù)據(jù)D，然后取數(shù)據(jù)D的高16位與數(shù)據(jù)B進行乘法運算，得到32位數(shù)據(jù) E，然后進行數(shù)據(jù)E和外部輸入初始值的32位加法運算，得到結(jié)果作為下次加 法運算的初始值，執(zhí)行完要求的次數(shù)后，以寄存器輸出運算結(jié)果。
(13) Lx_chebps_ll_n_10: G729自帶的計算極點的算法。
(14) Sx—linear2alaw:將輸入的PCM數(shù)據(jù)轉(zhuǎn)換為A碼，之后寄存器輸出。
(15) Sx—linear2ulaw: 將輸入的PCM數(shù)據(jù)轉(zhuǎn)換為U碼，之后寄存器輸出。
(16) Sx一alaw21inear:將輸入的A碼轉(zhuǎn)換為PCM數(shù)據(jù)，之后寄存器輸出。
(17) Sx—ulaw21inear: 將輸入的U碼轉(zhuǎn)換為PCM數(shù)據(jù)，之后寄存器輸出。
(18) Sx—quan_g721:用于G721中的比較運算，寄存器輸出。
(19) Sx—quan—g723一24:用于G723—24中的比較運算，寄存器輸出。
(20) Sx—quan—g723—40:用于G723—40中的比較運算，寄存器輸出。
(21) Sx—fmult:完成G729中特定的浮點運算。
其中帶有"S"的為單次運算，帶有"X"的為寄存器輸出，帶有"W"的 算法將結(jié)果存入RAM，上述算法都是VOIP自帶的算法。
DSP—CAU運算過程如圖8所示(l)輸入運算數(shù)據(jù)以及指令等；(2)判斷指 令是否為清零指令；(3)運行特定的周期輸出數(shù)據(jù)。
以下是PCU-CAU設(shè)計完成VOIP算法以及具體的算法功能描述
(1) ROUND: 將輸入數(shù)據(jù)與0x8000進行加法運算，判斷溢出后，去高16 位數(shù)據(jù)
(2) L_EXTRACT:(此運算有兩個16位的輸出)，取輸入數(shù)據(jù)的高16位，作為第一個數(shù)據(jù)輸出；將輸入32位數(shù)據(jù)右移一位后，再減去輸入數(shù)據(jù)的高16 位與16384的乘積，判斷溢出，然后將結(jié)果的低16位數(shù)據(jù)，作為第二個數(shù)據(jù)輸 出。
(3) STATURE:對輸入的32位數(shù)據(jù)進行溢出判斷，輸出16位數(shù)據(jù)。
(4) MULT:進行數(shù)據(jù)1和數(shù)據(jù)2的16位乘法(結(jié)果為32位，包括溢出判斷)， 然后將結(jié)果算術(shù)右移15位后，并進行溢出判斷。
(5) L—MULT:進行數(shù)據(jù)1和數(shù)據(jù)2的16位乘法運算，得到32位的結(jié)果數(shù) 據(jù)，然后左移一位，并進行溢出判斷。
(6) L—SHL:對輸入的數(shù)據(jù)，根據(jù)輸入的移位次數(shù)，進行左移運算。
(7) L—SHR:對輸入的數(shù)據(jù)，根據(jù)輸入的移位次數(shù)，進行右移運算。
(8) SUB:對輸入的16位數(shù)據(jù)1和16位數(shù)據(jù)2，進行減法運算，并判斷溢出。
(9) ADD: 對輸入的16位數(shù)據(jù)1和16位數(shù)據(jù)2，進行加法運算，并判斷溢出。
(10) L—SUB: 對輸入的32位數(shù)據(jù)1和32位數(shù)據(jù)2，進行減法運算，并判 斷溢出。
(11) L—ADD: 對輸入的32位數(shù)據(jù)1和32位數(shù)據(jù)2，進行減法運算，并判 斷溢出。
(12) L—MAC:對輸入的16位數(shù)據(jù)1和16位數(shù)據(jù)2進行乘法運算(結(jié)果為 32位)，將結(jié)果左移一位，并進行溢出判斷，而后和輸入的32位初始值進行加 法運算，并進行溢出判斷。
(13) L—MSU:對輸入的16位數(shù)據(jù)1和16位數(shù)據(jù)2進行乘法運算(結(jié)果為 32位)，將結(jié)果左移一位，并進行溢出判斷，而后和輸入的32位初始值進行加 法運算，并進行溢出判斷。
(14) MPY—32:輸入32位數(shù)據(jù)1和數(shù)據(jù)2，而后對兩數(shù)據(jù)的高16位進行乘 法運算，左移一位得到結(jié)果A，而后A和數(shù)據(jù)1高16位與數(shù)據(jù)2低16位乘法 運算后左移兩位的結(jié)果B，進行加法運算，得到結(jié)果C，最后C加上數(shù)據(jù)1高 16位與數(shù)據(jù)2低16位乘法運算后左移兩位的結(jié)果D，最后得到結(jié)果E，并進行 溢出判斷。
(15) MPY—32—16:輸入三個16為數(shù)據(jù)，分別為數(shù)據(jù)1，數(shù)據(jù)2和數(shù)據(jù)3，先 進行數(shù)據(jù)1和數(shù)據(jù)3的乘法運算，左移一位后得到結(jié)果A，而后A加上數(shù)據(jù)2與數(shù)據(jù)3乘法運算后左移兩位的結(jié)果B，最后得到結(jié)果C，并進行溢出判斷。
上述實施例為本實用新型較佳的實施方式，但本實用新型的實施方式并不 受上述實施例的限制，其他的任何未背離本實用新型的精神實質(zhì)與原理下所作 的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本實用 新型的保護范圍之內(nèi)。
權(quán)利要求1、一種VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，其特征在于，包括用于通過算法運算實現(xiàn)流水線設(shè)計方法的多次運算模塊。
2、 根據(jù)權(quán)利要求1所述的VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，其特征在于所述多次運算模塊包括用于進行算法運算的狀態(tài)機單元、用于控制狀 態(tài)機單元算法運算類型的指令單元、用于實現(xiàn)所述狀態(tài)機單元算法的流水線設(shè)計方法的控制單元和用于供所述狀態(tài)機單元運算取數(shù)以及控制單元存儲運算 結(jié)果數(shù)據(jù)的寄存器單元。
3、 根據(jù)權(quán)利要求1所述的VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，其特征 在于還包括用于存儲外部輸入的運算數(shù)據(jù)的外部存儲器。
4、 根據(jù)權(quán)利要求1所述的VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，其特征 在于所述硬件加速裝置還包括用于通過并行單次運算實現(xiàn)流水線設(shè)計方法的 單次運算模塊。
專利摘要本實用新型提供了一種VOIP音頻數(shù)據(jù)傳輸?shù)挠布铀傺b置，包括用于通過算法運算實現(xiàn)流水線設(shè)計方法的多次運算模塊。通過本實用新型可以在低頻率、低功耗的情況下大大提高硬件傳輸VOIP音頻數(shù)據(jù)的速度。
文檔編號G06F9/38GK201359722SQ20082020668
公開日2009年12月9日 申請日期2008年12月31日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者伍康文, 彭楊群 申請人:廣州市鴻芯微電子有限公司