專利名稱：圖像壓縮系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像壓縮系統(tǒng)，具體地說是一種大面陣高分辨率圖像的圖像壓縮系統(tǒng)。
背景技術(shù)：
目前流行的圖像實(shí)時壓縮系統(tǒng)以大小為512X512，數(shù)據(jù)分辨率為8bit/10bit的圖像為 主，而大面陣高分辨率圖像的實(shí)時壓縮，如分辨率大小21^2k，數(shù)據(jù)吞吐量大，需要處理帶 寬高。針對高分辨率圖像，特別是海量連續(xù)的大面陣CCD圖像數(shù)據(jù)，如何實(shí)現(xiàn)圖像壓縮是實(shí) 際工程應(yīng)用中的難點(diǎn)。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)高分辨率圖像，特別是海量連續(xù)的大面陣CCD圖像的壓縮，本發(fā)明的目的是提 供一種圖像壓縮系統(tǒng)，該圖像壓縮系統(tǒng)可實(shí)現(xiàn)大面陣高分辨率圖像的壓縮。 本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的
一種圖像壓縮系統(tǒng)，其特征在于它包括圖像采集模塊、緩存模塊、分割模塊、小波變 換模塊、壓縮模塊和輸出模塊，圖像采集模塊用于實(shí)時采集圖像；緩存模塊用于實(shí)現(xiàn)對圖像 的緩存；分割模塊用于對圖像進(jìn)行分割；小波變換模塊用于實(shí)現(xiàn)對圖像的小波變換；壓縮 模塊用于實(shí)現(xiàn)對變換后的小波系數(shù)進(jìn)行編碼；輸出模塊用于將編碼后的數(shù)據(jù)流輸出；
其中圖像采集模塊實(shí)時采集圖像，并把采集的圖像送入緩存模塊，通過緩存后，分割模 塊將緩存后的圖像分割成多個圖像塊，并將分割后的圖像塊送到小波變換模塊對圖像進(jìn)行小 波變換，然后將變換后的圖像送入壓縮模塊，并在壓縮模塊中實(shí)現(xiàn)圖像壓縮編碼，最后經(jīng)由 圖像輸出模塊輸出。
本發(fā)明中，所述圖像采集模塊采用緩存圖像傳感器來實(shí)時采集圖像。所述圖像緩存圖 像傳感器是CCD或CMOS相機(jī)。
緩存模塊由SDRAM構(gòu)成，其中的SDRAM的讀寫控制通過在FPGA中設(shè)置一個狀態(tài)機(jī)來實(shí)現(xiàn)。
分割模塊通過地址切換方式把緩存后的圖像分割成多個圖像塊。
其中小波變換是(5， 3)小波；該小波實(shí)現(xiàn)方法采用將小波變換模塊和邊界處理單元合
二為一的合成小波變換，該變換將每行圖像數(shù)據(jù)分為開始階段、中間階段和結(jié)束階段；
開始階段低頻和高頻處理方法分別為 <formula>formula see original document page 4</formula>中間階段低頻和高頻處理方法分別為
<formula>formula see original document page 5</formula>
結(jié)束階段低頻和高頻處理方法分別為
<formula>formula see original document page 5</formula>
式中x[w]是原始信號，c[ ]、 4w]分別為小波變換的低頻和高頻分量，符號"L.」"表示
取整運(yùn)算。
該小波實(shí)現(xiàn)方法為
首先，對輸入至FPGA的圖像數(shù)據(jù)，經(jīng)過FPGA內(nèi)的像素時鐘計數(shù)器，送入模式選擇單元， 在模式選擇單元中，通過計數(shù)器最低位的數(shù)值和模式選擇單元的寄存器對奇偶地址和邊界進(jìn) 行判斷，按照上述小波變換方法計算低頻和高頻分量；
然后，針對模式選擇單元的輸出數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分解，分解后，偶地址數(shù)據(jù)一路直接 送入運(yùn)算電路，另一路送入寄存器Rl延時后再送入運(yùn)算電路，以保證同步相加運(yùn)算，偶地 址數(shù)據(jù)處理后與對應(yīng)奇地址數(shù)據(jù)相加，產(chǎn)生奇地址高頻子帶數(shù)據(jù)；
其中奇地址數(shù)據(jù)先送入寄存器延R2時后再送入運(yùn)算電路，以保證與偶地址處理后數(shù)據(jù) 的同步相加,偶地址數(shù)據(jù)直接送入運(yùn)算電路與經(jīng)過延時R1后的前高頻子帶數(shù)據(jù)相加，同時送 入R3延時，處理后的數(shù)據(jù)與寄存器R4送出的對應(yīng)偶地址數(shù)據(jù)相加，產(chǎn)生偶地址低頻子帶 數(shù)據(jù)；
其中，寄存器R1為偶地址的延時數(shù)據(jù)，寄存器R2為奇地址的延時數(shù)據(jù)，寄存器R3為 奇地址的高頻子帶延時數(shù)據(jù)，寄存器R4為偶地址的延時數(shù)據(jù)。
壓縮模塊包括全局控制單元，子孫系數(shù)重要單元，重要性掃描單元和位平面輸出單元； 其中，全局控制單元用于控制編編碼器按算法流程在各個模塊之間切換；子孫系數(shù)重要 單元存儲有子孫節(jié)點(diǎn)的所有子孫中的最大值，以便快速判定某個集合相對飼值是否重要；重 要性掃描單元通過對原小波系數(shù)矩陣進(jìn)行掃描，從生成樹數(shù)據(jù)得到4、 i^和巧標(biāo)志位圖以 及相互之間的繼承關(guān)系；其中A圖被用來指出重要系數(shù)的位置，^圖用來指出重要后代集合 的位置，巧圖用來指出除直接后繼以外所有后代集合的位置。分割模塊根據(jù)圖像大小和處理器內(nèi)部存儲容量的人小來對圖像進(jìn)行分割。 本發(fā)明通過圖像采集模塊實(shí)時采集圖像，并把采集的圖像送入緩存模塊，通過緩存后， 分割模塊把緩存后的圖像分割成多個圖像塊，然后將分割后的圖像塊送到小波變換模塊進(jìn)行 小波變換，經(jīng)由小波變換模塊變換后送入壓縮模塊，在壓縮模塊中實(shí)現(xiàn)圖像壓縮編碼，最后 經(jīng)由圖像輸出模塊輸出。
本發(fā)明集成度高，配置靈活；實(shí)現(xiàn)了高分辨率圖像，特別是海量連續(xù)的大面陣CCD圖像 的壓縮，效果顯著。


圖l為本發(fā)明的結(jié)構(gòu)框圖2為SDRAM的讀/寫狀態(tài)轉(zhuǎn)移圖3為分割模塊的結(jié)構(gòu)示意圖4為小波變換模塊的示意圖5為壓縮模塊的硬件實(shí)現(xiàn)結(jié)構(gòu)；
圖6為本發(fā)明的工作流程圖。
具體實(shí)施例方式
一種圖像壓縮系統(tǒng)，如圖1所示，它包括圖像釆集模塊l、緩存模塊2、分割模塊3、小 波變換模塊4、壓縮模塊5和輸出模塊6，圖像采集模塊1用丁實(shí)時采集圖像；緩存模塊2 用于實(shí)現(xiàn)對圖像的緩存；分割模塊3用于對圖像進(jìn)行分割；小波變換模塊4用于實(shí)現(xiàn)對圖像 的小波變換；壓縮模塊5用于實(shí)現(xiàn)對變換后的小波系數(shù)進(jìn)行編碼；輸出模塊6用于將編碼后 的數(shù)據(jù)流輸出。
圖像采集模塊l包括圖像傳感器和傳感器接口，其中圖像傳感器可以是CCD相機(jī)、CMOS 相機(jī)或其他圖像傳感器。為了方便圖像的后續(xù)處理， 一般都在圖像傳感器輸出部分采用一個 對應(yīng)的圖像傳感器接口電路，用于實(shí)現(xiàn)把圖像傳感器采集的圖像從傳感器內(nèi)部取出來。本實(shí) 施例中圖像傳感器采用Dalsa公司生產(chǎn)的4M15CCD相機(jī)，相機(jī)數(shù)據(jù)接口采用高速Camera Link 接口。
緩存模塊2包括存儲器和存儲控制單元構(gòu)成。存儲器可以是雙口MM， SRAM， SDRAM。尤 其是SDRAM，比如HYNIX公司生產(chǎn)的HY57V281620HCT，采用同步接口和完全流水線的內(nèi)部結(jié) 構(gòu)，使其擁有極大的數(shù)據(jù)速率，非常適合大吞吐量的數(shù)據(jù)存儲。存儲控制單元釆用FPGA實(shí) 現(xiàn)，通過在FPGA內(nèi)部構(gòu)造SDRAM控制器，實(shí)現(xiàn)對原始圖像的緩存。SDRAM控制器采用狀態(tài)機(jī) 實(shí)現(xiàn)。該狀態(tài)機(jī)包括以下狀態(tài)初始化狀態(tài)，空閑狀態(tài)，讀寫狀態(tài)，預(yù)充狀態(tài)，刷新狀態(tài)， 激活狀態(tài)。當(dāng)系統(tǒng)上電復(fù)位后，首先完成SDRAM的初始化。初始化包含初始化延吋，初始化 預(yù)充電，初始化刷新和初始化模式寄存器設(shè)置?？紤]到效率問題，模式寄存器工作方式為全頁突發(fā)，固定CAS (讀命令輸入到數(shù)據(jù)輸出延時)為2個時鐘周期。初始化結(jié)束后，SDRAM 進(jìn)入空閑狀態(tài)。在空閑狀態(tài)時，如向SDRAM發(fā)出讀寫請求，SDRAM控制器進(jìn)入行激活狀態(tài)， 經(jīng)過兩個時鐘周期后進(jìn)入讀/寫狀態(tài)就可對SDRAM進(jìn)行讀寫了 。
在SDRAM進(jìn)入寫數(shù)據(jù)狀態(tài)后，由于采用全頁突發(fā)工作方式，則一次寫操作即可寫完一行 數(shù)據(jù)。需要注意，在上一次寫操作結(jié)束到下次寫操作前，必須將當(dāng)前行關(guān)閉執(zhí)行預(yù)充命令。 預(yù)充狀態(tài)后，經(jīng)兩個時鐘周期后才能再一次激活下一行進(jìn)行下一次寫操作。由于動態(tài)存儲器 都存在定時刷新問題，在數(shù)據(jù)寫入存儲單元后，要想數(shù)據(jù)不丟失，需在給定間隔內(nèi)進(jìn)行刷新， 即進(jìn)入刷新狀態(tài)?？梢姡赟DRAM高速時鐘速率的控制下，通過全頁突發(fā)寫操作方式，對于 采集的視頻圖像完全可在行消隱期間即可完成對一行圖像數(shù)據(jù)的傳輸。在接收下一行圖像數(shù) 據(jù)時，重復(fù)上述操作，直至整幅圖像數(shù)據(jù)全部寫入SDRAM。
在SDRAM進(jìn)入讀數(shù)據(jù)狀態(tài)后，須經(jīng)過CAS (讀命令輸入到數(shù)據(jù)輸出延時)吋間后，SDRAM 數(shù)據(jù)端方可讀出數(shù)據(jù)。由于SDRAM讀/寫操作均采用全頁突發(fā)方式，因此當(dāng)SDRAM讀完一行 數(shù)據(jù)后，則完成了一次讀數(shù)據(jù)操作。此時執(zhí)行預(yù)充命令將當(dāng)前行關(guān)閉。在預(yù)充狀態(tài)后，又需 經(jīng)兩個時鐘周期后才能再一次激活下一行。由于SDRAM采用電容存儲數(shù)據(jù)信息，同寫操作一 樣，同樣需要對數(shù)據(jù)進(jìn)行定時刷新。在刷新操作結(jié)束后，才可再次發(fā)讀命令，直至一幀數(shù)據(jù) 全部讀出。整個SDRAM的狀態(tài)轉(zhuǎn)移圖見圖2。
分割模塊3用于實(shí)現(xiàn)對經(jīng)緩存模塊2讀出的圖像數(shù)據(jù)進(jìn)行分割。對一個大面陣圖像，根 據(jù)處理器內(nèi)部容量大小分割成多塊。例如， 一個1KXlKByte的圖像，處理器內(nèi)部存儲容量 為256X256Byte，那需要把圖像分給成4X4塊，即16塊。分割通過控制緩存的讀出地址來 實(shí)現(xiàn)。還是以lKXlKByte為例，如圖3所示，讀出次序依次為第1到16塊，讀出的時候依 次產(chǎn)生行地址為0—255，列地址為0—255、 256-511、 512-767和768—1023，行地址為 256-511，列地址為0—255、 256-511、 512-767和768—1023，行地址為512-767，列地址 為0_255、256-511、512-767和768 — 1023，行地址為768 — 1023，列地址為0—255、256-511、 512-767和768 — 1023。
這樣通過地址切換方式來實(shí)現(xiàn)圖像分割，可以減少過程的復(fù)雜度，而且不需要額外開銷 存儲單元，可以有效地提高系統(tǒng)的集成度。對于不同大小的圖像，根據(jù)處理器內(nèi)部存儲容量 的大小，可以分割成不同的塊，因此通用性強(qiáng)。
小波變換模塊4實(shí)現(xiàn)對分塊子圖像的小波變換分解。選取(5, 3)小波變換來實(shí)現(xiàn)小波 變換，并通過模式選擇單元實(shí)現(xiàn)對圖像邊界點(diǎn)和中間正常數(shù)據(jù)單元的同時處理。整個運(yùn)算算 法僅用加法器和移位器即可實(shí)現(xiàn)，避免了傳統(tǒng)小波變換的大量乘法操作，運(yùn)算量小。且邏輯 控制單元結(jié)構(gòu)簡單，有效地減小了系統(tǒng)復(fù)雜度。其中(5， 3)小波變換算法為-x[2"] + x[2w + 2]c[2w + l] = x[2 + l]_ c5 [2w] = x[2 ] +2c[2w —l] + c[2n + l] + 2(1)(2)式中x["]是原始信號，c["]、 4"]分別為小波變換的低頻和高頻分量，符號"L.」"表示取整運(yùn)算。式(1)和式(2)給出了 (5, 3)小波變換的原理，這里假定信號是無限長的。然而， 實(shí)際中的圖像信號都是有限長的。因此，必須對信號邊界進(jìn)行延拓。假設(shè)圖像的大小為256 X256，則每一行數(shù)據(jù)地址排列是0—255。根據(jù)(5， 3)小波算法(1) ， (2)可得，在行 處理進(jìn)行奇地址高頻子帶數(shù)據(jù)d的求解中，當(dāng)求行數(shù)據(jù)結(jié)束時的d[255]時，需要:c[256]，而 這個數(shù)據(jù)不存在；同樣在進(jìn)行偶地址低頻子帶數(shù)據(jù)的求解中，求行數(shù)據(jù)開始時的O地址低頻 子帶數(shù)據(jù)時，需要d[-l]，這個數(shù)據(jù)也不存在。因此必須進(jìn)行邊界延拓。如將邊界處理模塊作為單獨(dú)模塊獨(dú)立于小波變換模塊之外，將增大硬件的面積。這里， 采用了一種合成小波變換模塊。它的核心思想在于將小波變換模塊和邊界處理單元合二為 一， 一次完成。實(shí)現(xiàn)方法如下將每行圖像數(shù)據(jù)分為以下三階段開始階段，中間階段，結(jié) 束階段。設(shè)圖像像素分辨率為/x/，則每行數(shù)據(jù)像素點(diǎn)范圍為Z。至^—r其中，開始階段即每 行圖像數(shù)據(jù)的第一個像素點(diǎn)^;中間階段即像素點(diǎn)范圍從^至4_2;結(jié)束階段即最后一個像 素點(diǎn)/,—,。采用分段函數(shù)思想，將小波變換分為3個階段。每階段的計算公式如下開始階段低頻和高頻處理方法分別為(3) 、 (4)式。中間階段低頻和高頻處理方法分別為(1) 、(2)式。結(jié)束階段低頻和高頻處理方法分別為(5) 、(6)式。c[/0] = x[z-0]_x[Z0+l] (3)<i[/0] = x[/0] +c(!;+i)+c(、+i)+2(4)啦]二x[/,]—4')+i](5)c(,;+i)+c("i)+2(6)針對小波變換分解模塊4的上述3個階段，圖4給出了小波變換模塊4的操作流程首 先，對輸入至FPGA的圖像數(shù)據(jù)，經(jīng)過FPGA內(nèi)的像素時鐘計數(shù)器，送入模式選擇單元。在模 式選擇單元中，通過計數(shù)器最低位的數(shù)值和模式選擇單元的寄存器對奇偶地址和邊界進(jìn)行判 斷，如是邊界的開始和結(jié)束信號，則分別按式(3)， (4)， (5)， (6)運(yùn)行，否則按正常模式 (1)， (2)運(yùn)行。然后，針對模式選擇單元的輸出數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分解。分解后的偶數(shù)據(jù)同時送入兩個寄存器單元分別實(shí)現(xiàn)緩存。對第一路經(jīng)Rl寄存器單元的 延時偶數(shù)據(jù)輸入運(yùn)算電路保證同步相加運(yùn)算；對第二路經(jīng)R4寄存器單元的延時偶數(shù)據(jù)則通 過和對應(yīng)奇地址數(shù)據(jù)相加，產(chǎn)生奇地址高頻子帶數(shù)據(jù)。分解后的奇數(shù)據(jù)先送入寄存器R2延時后再送入運(yùn)算電路，以保證與偶地址處理后數(shù)據(jù) 的同步相加。然后與經(jīng)過延時后的前高頻子帶數(shù)據(jù)相加，同時送入R3延時。經(jīng)R3寄存器單 元延時后的數(shù)據(jù)經(jīng)加法器和移位除法器輸出后與寄存器R4送出的對應(yīng)偶地址數(shù)據(jù)相加，產(chǎn) 生偶地址低頻子帶數(shù)據(jù)。其中，Rl寄存器為偶地址的延時數(shù)據(jù)，R2為奇地址的延時數(shù)據(jù)，R3為奇地址的高頻子 帶延時數(shù)據(jù)，R4為偶地址的延時數(shù)據(jù)。壓縮模塊5實(shí)現(xiàn)對變換后小波系數(shù)的壓縮編碼。在經(jīng)典SPIHT算法的基礎(chǔ)上，通過采用 標(biāo)志位圖代替大容量鏈表，降低了算法硬件實(shí)現(xiàn)的復(fù)雜度。經(jīng)典SPIHT算法是一種基于零樹結(jié)構(gòu)的圖像壓縮編碼算法。設(shè)圖像進(jìn)行了 f級小波變換分解，則形成了(3I+1)個子帶，按其頻帶從低到高形成一個"空間方向樹"結(jié)構(gòu)，樹根是最低頻子帶的節(jié)點(diǎn)。零樹編碼算法的核心思想是以下面的假設(shè)為前提的若位于"樹"上較高層的小波系數(shù)為零，則它所對應(yīng)的同一空間位置相同方向的較低層上的小波系數(shù)亦為零。這表明可檢測出存在的"零樹"，從而達(dá)到壓縮的目的。SPIHT算法首先需實(shí)現(xiàn)高效的集合分割策略。算法根據(jù)"空間方向樹"結(jié)構(gòu)，將集合的分割策略定義為J) = {(2/ + 1,2y),(2z' + l,2_y + 1),(2,',2y +1)，(2/,2;; +1)} ""/) = 1歌/), (A:,/)eO(/，力其中，6>(/，_/)表示節(jié)點(diǎn)(/,力的直接后代節(jié)點(diǎn)(即四個子節(jié)點(diǎn))的坐標(biāo)集合，D(/,力表示 節(jié)點(diǎn)(/,力的所有后代節(jié)點(diǎn)的坐標(biāo)集合，丄(z'J)表示節(jié)點(diǎn)(/，力的除直接后繼以外所有后繼節(jié)點(diǎn) 的坐標(biāo)集合。然后，算法根據(jù)劃分后的集合，按照下述函數(shù)(8)進(jìn)行一個系數(shù)集合7的重要性測試。即把小波系數(shù)集劃分成一些集合1，對于逐次循環(huán)減小l的n，尋找那些大于2"的系數(shù)， 如果t;中所有系數(shù)都不重要，編碼器將輸出一個"否"信息(子集不重要)，相應(yīng)地，解碼器接收這個"否"信息就知道 ；中所有系數(shù)都小于2、如果7;中有重要系數(shù)，那么將有一個 編碼器與解碼器共同遵守的"協(xié)議"把集合7;分解成更小的子集7;7，并對于新的子集實(shí)施上 述重要性檢測。這樣的集合劃分重復(fù)進(jìn)行，直到所有子集都進(jìn)行過系數(shù)重要性掃描，所有子 集t;里面的所有元素都不重要。附f最后，根據(jù)小波變換系數(shù)的重要性信息劃分出三個有序列表(分別是:零樹根表(LIS)， 重要系數(shù)表(LSP)和非重要系數(shù)表(LIP))來記錄相關(guān)信息，從而實(shí)現(xiàn)高效壓縮。SPIHT算法流程如下其中，"表示最高比特平面(即最重要的比特平面)。lc(/J)l表示(ZJ)點(diǎn)的小波系數(shù)。st印2:根據(jù)集合分割策略，按照公式(7)進(jìn)行重要性掃描，并將相關(guān)信息記錄于LIS， LIP， LSP列表。St印3:令"="-1，若W不為0， 轉(zhuǎn)至步驟2); "=0結(jié)束編碼。經(jīng)典SPIHT算法是卓越的圖像壓縮編碼算法。然而在實(shí)現(xiàn)過程中，需要存儲三個有序大 容量鏈表(LIS，LIP， LSP)，不利于硬件實(shí)現(xiàn)。壓縮模塊(5)在經(jīng)典SPIHT算法的基礎(chǔ)上， 以FPGA作為壓縮算法的硬件實(shí)現(xiàn)平臺，通過開辟三個RAM區(qū)域存儲標(biāo)志位圖代替經(jīng)典SPIHT 算法的大容量鏈表，降低了硬件實(shí)現(xiàn)的復(fù)雜度。圖5給出了壓縮模塊5的實(shí)現(xiàn)結(jié)構(gòu)。該實(shí)現(xiàn)結(jié)構(gòu)主要由以下幾個單元組成全局控制單元，子孫系數(shù)(小波變換后任一節(jié)點(diǎn) (z',力的所有后代節(jié)點(diǎn)系數(shù)集合)重要單元，重要性掃描單元和位平面輸出單元(小波系數(shù)掃 描過程中所形成的二進(jìn)制比特平面)。同時，在FPGA內(nèi)部開辟了三個RAM區(qū)分別用來存儲 標(biāo)志位圖^、 ^和^ (&圖被用來指出重要系數(shù)的位置，^圖用來指出重要后代集合的位 置，巧圖用來指出除直接后繼以外所有后代集合的位置)。其中，全局控制單元用于控制編碼器按算法流程在各個模塊之間切換。重要性掃描單元通過對小波系數(shù)進(jìn)行重要性掃描，即對生成樹數(shù)據(jù)按照公式(7)進(jìn)行 重要性判斷，以確定&、 ^和^標(biāo)志位圖以及相互間關(guān)系。該單元是整個壓縮算法的核心。子孫系數(shù)重要單元存儲有子孫節(jié)點(diǎn)的所有子孫中的最大值，以便快速判定某個集合相對 閾值是否重要。位平面輸出單元將重要性掃描單元得到的小波系數(shù)信息按照重要性順序排序(首先傳送最重要的比特平面(w = 得到的二進(jìn)制比特平面。log2(max){|c(/,_/〕)，最后傳送最不重要的比特平面("=0))輸出模塊6主要在FPGA內(nèi)構(gòu)造FIFO緩存單元，實(shí)現(xiàn)將壓縮編碼后的編碼數(shù)據(jù)流輸出。 該圖像壓縮系統(tǒng)的工作流程見附圖6:第一SOl，對輸入的圖像采集模塊l，首先通過緩存模塊2實(shí)現(xiàn)對原始圖像數(shù)據(jù)的緩存。 在緩存模塊2中，緩存器選用SDRAM，通過在FPGA內(nèi)構(gòu)造SDRAM控制器，實(shí)現(xiàn)大容量連續(xù)數(shù) 據(jù)流的實(shí)時緩存。緩存后的數(shù)據(jù)通過分割模塊3輸入至FPGA。第二S02，在SDRAM讀數(shù)據(jù)時，按照分塊圖像思想，分割模塊3通過對SDRAM地址的控 制和邏輯切換，實(shí)現(xiàn)對原始圖像的分割。第三S03，對分割模塊3輸出的子圖像，首先經(jīng)小波變換模塊4實(shí)現(xiàn)小波分解。 第四S04，對小波變換模塊4輸出的小波變換系數(shù)，輸入至壓縮模塊5。在壓縮模塊5 中，通過壓縮處理輸出壓縮后的數(shù)據(jù)流。第五S05，將壓縮編碼模塊5輸出的數(shù)據(jù)輸入至輸出模塊6中，通過在FPGA內(nèi)部構(gòu)建 FIFO緩存單元，實(shí)現(xiàn)對圖像壓縮后的數(shù)據(jù)流的輸出?？梢?，通過上述功能模塊和相應(yīng)的操作流程，實(shí)現(xiàn)了基于FPGA的圖像實(shí)時壓縮。 本發(fā)明可廣泛應(yīng)用于高分辨率圖像實(shí)時壓縮中。
權(quán)利要求
1、一種圖像壓縮系統(tǒng)，其特征在于它包括圖像采集模塊(1)、緩存模塊(2)、分割模塊(3)、小波變換模塊(4)、壓縮模塊(5)和輸出模塊(6)，圖像采集模塊(1)用于實(shí)時采集圖像；緩存模塊(2)用于實(shí)現(xiàn)對圖像的緩存；分割模塊(3)用于對圖像進(jìn)行分割；小波變換模塊用于實(shí)現(xiàn)對圖像的小波變換；壓縮模塊用于實(shí)現(xiàn)對變換后的小波系數(shù)進(jìn)行編碼；輸出模塊用于將編碼后的數(shù)據(jù)流輸出；其中圖像采集模塊(1)實(shí)時采集圖像，并把采集的圖像送入緩存模塊(2)，通過緩存后，分割模塊(3)將緩存后的圖像分割成多個圖像塊，并將分割后的圖像塊送到小波變換模塊(4)對圖像進(jìn)行小波變換，然后將變換后的圖像送入壓縮模塊(5)，并在壓縮模塊(5)中實(shí)現(xiàn)圖像壓縮編碼，最后經(jīng)由圖像輸出模塊(6)輸出。
2、 根據(jù)權(quán)利要求1所述的圖像壓縮系統(tǒng)，其特征在于所述圖像采集模塊(1)采用緩 存圖像傳感器來實(shí)時采集圖像。
3、 根據(jù)權(quán)利要求2所述的圖像壓縮系統(tǒng)，其特征在于所述圖像緩存圖像傳感器是CCD 或CM0S相機(jī)。
4、 根據(jù)權(quán)利要求1所述的圖像壓縮系統(tǒng)，其特征在于所述緩存模塊(2)由SDRAM 構(gòu)成，其中的SDRAM的讀寫控制通過在FPGA中設(shè)置一個狀態(tài)機(jī)來實(shí)現(xiàn)。
5、 根據(jù)權(quán)利要求l所述的圖像壓縮系統(tǒng)，其特征在于所述的分割模塊(3)通過地址 切換方式把緩存后的圖像分割成多個圖像塊。
6、 根據(jù)權(quán)利要求l所述的圖像壓縮系統(tǒng)，其特征在于所述小波變換是(5， 3)小波； 該小波實(shí)現(xiàn)方法釆用將小波變換模塊和邊界處理單元合二為一的合成小波變換，該變換將每 行圖像數(shù)據(jù)分為開始階段、中間階段和結(jié)束階段；該小波實(shí)現(xiàn)方法為首先，對輸入至FPGA的圖像數(shù)據(jù)，經(jīng)過FPGA內(nèi)的像素時鐘計數(shù)器，送入模式選擇單元， 在模式選擇單元中，通過計數(shù)器最低位的數(shù)值和模式選擇單元的寄存器對奇偶地址和邊界進(jìn) 行判斷，按照上述小波變換方法計算低頻和高頻分量；然后，針對模式選擇單元的輸出數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分解，分解后，偶地址數(shù)據(jù)一路直接 送入運(yùn)算電路，另一路送入寄存器Rl延時后再送入運(yùn)算電路，以保證同步相加運(yùn)算，偶地 址數(shù)據(jù)處理后與對應(yīng)奇地址數(shù)據(jù)相加，產(chǎn)生奇地址高頻子帶數(shù)據(jù)；其中奇地址數(shù)據(jù)先送入寄存器延R2時后再送入運(yùn)算電路，以保證與偶地址處理后數(shù)據(jù) 的同步相加，偶地址數(shù)據(jù)直接送入運(yùn)算電路與經(jīng)過延時Rl后的前高頻子帶數(shù)據(jù)相加，同時送 入R3延時，處理后的數(shù)據(jù)與寄存器R4送出的對應(yīng)偶地址數(shù)據(jù)相加，產(chǎn)生偶地址低頻子帶 數(shù)據(jù)；其中，寄存器Rl為偶地址的延時數(shù)據(jù)，寄存器R2為奇地址的延時數(shù)據(jù)，寄存器R3為 奇地址的高頻子帶延時數(shù)據(jù)，寄存器R4為偶地址的延時數(shù)據(jù)。
7、 根據(jù)權(quán)利要求l所述的圖像壓縮系統(tǒng)，其特征在于所述壓縮模塊(5)包括全局控 制單元，子孫系數(shù)重要單元，重要性掃描單元和位平面輸出單元；其中，全局控制單元用于控制編編碼器按算法流程在各個模塊之間切換；子孫系數(shù)重要 單元存儲有子孫節(jié)點(diǎn)的所有子孫中的最大值，以便快速判定某個集合相對閾值是否重要；重 要性掃描單元通過對原小波系數(shù)矩陣進(jìn)行掃描，從生成樹數(shù)據(jù)得到&、 ^和巧標(biāo)志位圖以 及相互之間的繼承關(guān)系；其中&圖被用來指出重要系數(shù)的位置，i^圖用來指出重要后代集合 的位置，巧圖用來指出除直接后繼以外所有后代集合的位置。
8、 根據(jù)權(quán)利要求l所述的圖像壓縮系統(tǒng)，其特征在于所述分割模塊(3)根據(jù)圖像大 小和處理器內(nèi)部存儲容量的大小來對圖像進(jìn)行分割。
全文摘要
本發(fā)明公開一種圖像壓縮系統(tǒng)，包括圖像采集模塊，用于實(shí)時采集圖像；緩存模塊，用于實(shí)現(xiàn)對圖像的緩存；分割模塊，用于對圖像進(jìn)行分割；小波變換模塊，用于實(shí)現(xiàn)對圖像的小波變換；壓縮模塊，用于實(shí)現(xiàn)對變換后的小波系數(shù)進(jìn)行編碼；輸出模塊，用于將編碼后的數(shù)據(jù)流輸出；其中圖像采集模塊實(shí)時采集圖像，并把采集的圖像送入緩存模塊，分割模塊將緩存后的圖像分割成多個圖像塊，并將分割后的圖像塊送到小波變換模塊對圖像進(jìn)行小波變換，然后將變換后的圖像送入壓縮模塊，并在壓縮模塊中實(shí)現(xiàn)圖像壓縮編碼，最后經(jīng)由圖像輸出模塊輸出。本發(fā)明集成度高，配置靈活，可實(shí)現(xiàn)大面陣高分辨率圖像的壓縮，廣泛應(yīng)用于高分辨率圖像實(shí)時壓縮中。
文檔編號G06T5/00GK101316364SQ20081002248
公開日2008年12月3日 申請日期2008年7月15日 優(yōu)先權(quán)日2008年7月15日
發(fā)明者陳蘇婷 申請人:南京信息工程大學(xué)