專利名稱：在電能轉(zhuǎn)換期間的數(shù)字信號(hào)處理器調(diào)試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所揭示的標(biāo)的物涉及(例如)可在數(shù)據(jù)通信及類似應(yīng)用中得以使用的數(shù)據(jù)處 理系統(tǒng)及過(guò)程。更確切地說(shuō)，本發(fā)明涉及一種在數(shù)字信號(hào)處理器電能轉(zhuǎn)換期間用于控制 調(diào)試操作的新穎且改進(jìn)的方法及系統(tǒng)。
背景技術(shù)：
電信及其它類型的電子設(shè)備以及支持視頻、復(fù)雜音頻、視頻會(huì)議及其它增強(qiáng)式軟件 應(yīng)用日益涉及信號(hào)處理。信號(hào)處理需要復(fù)雜但重復(fù)算法中的快速數(shù)學(xué)計(jì)算及數(shù)據(jù)產(chǎn)生。 許多應(yīng)用需要實(shí)時(shí)計(jì)算，即，信號(hào)為時(shí)間的連續(xù)函數(shù)，所述信號(hào)必須被取樣及轉(zhuǎn)換為數(shù) 字信號(hào)以用于數(shù)值處理。處理器必須在樣本到達(dá)時(shí)執(zhí)行對(duì)樣本執(zhí)行離散計(jì)算的算法。
數(shù)字信號(hào)處理器(DSP)的結(jié)構(gòu)經(jīng)最佳化以處置此些算法。良好信號(hào)處理引擎的特 性包括快速靈活的算術(shù)計(jì)算單元、去往計(jì)算單元及來(lái)自計(jì)算單元的無(wú)約束數(shù)據(jù)流、計(jì)算 單元中的經(jīng)擴(kuò)展的精度及動(dòng)態(tài)范圍、雙地址產(chǎn)生器、有效程序定序及編程簡(jiǎn)易性。
DSP技術(shù)的一種有前途的應(yīng)用包括例如碼分多址(CDMA)系統(tǒng)的通信系統(tǒng)，所述 碼分多址(CDMA)系統(tǒng)支持用戶之間經(jīng)由衛(wèi)星或地面鏈路進(jìn)行的語(yǔ)音及數(shù)據(jù)通信以及 文本消息傳輸及其它應(yīng)用。CDMA技術(shù)在多址通信系統(tǒng)中的使用揭示于標(biāo)題為"使用衛(wèi) 星或地面轉(zhuǎn)發(fā)器的擴(kuò)頻多址通信系統(tǒng)"("SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS")的 第4,卯1,307號(hào)美國(guó)專利及標(biāo)題為"CDMA蜂窩電信手機(jī)系統(tǒng)中用于產(chǎn)生波形的系統(tǒng)和 方法"("SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEHANDSET SYSTEM")的第5,103,459號(hào)美國(guó)專利中，所述兩個(gè)專利 均被讓渡給所主張的標(biāo)的物的受讓人。
CDMA系統(tǒng)通常經(jīng)設(shè)計(jì)以符合一種或一種以上標(biāo)準(zhǔn)。此第一代中的一種標(biāo)準(zhǔn)為"用 于雙模式寬帶擴(kuò)頻蜂窩系統(tǒng)的TIA/EIA/IS-95終端-基站兼容性標(biāo)準(zhǔn)"，在下文中被稱為 IS-95標(biāo)準(zhǔn)。IS-95 CDMA系統(tǒng)能夠傳輸語(yǔ)音數(shù)據(jù)及包數(shù)據(jù)?？筛咝У貍鬏敯鼣?shù)據(jù)的較 新一代標(biāo)準(zhǔn)是由名為"第三代合作伙伴計(jì)劃"(3GPP)的協(xié)會(huì)提供且實(shí)施于包括3G TS 25.211號(hào)、3GTS 25.212號(hào)、3G TS 25.213號(hào)及3G TS 25.214號(hào)檔案的檔案集合中，公眾可容易地得到所述檔案。在下文中將3GPP標(biāo)準(zhǔn)稱為W-CDMA標(biāo)準(zhǔn)。
使用W-DCMA標(biāo)準(zhǔn)的復(fù)雜DSP操作軟件(例如)需要穩(wěn)固的開(kāi)發(fā)工具。此些開(kāi)發(fā) 工具可包括用于碼產(chǎn)生、整合、測(cè)試、調(diào)試及評(píng)估應(yīng)用性能的工具。在開(kāi)發(fā)及操作軟件 或例如高級(jí)電信應(yīng)用的復(fù)雜DSP應(yīng)用中，需要高級(jí)的但非侵入性的調(diào)試軟件。亦即，調(diào) 試軟件應(yīng)用不僅必須為足夠穩(wěn)固的以監(jiān)視、測(cè)試及支持軟件缺陷及操作問(wèn)題的校正，而 且其可在調(diào)試操作期間操作而不干擾核心處理器軟件。否則，在此調(diào)試軟件的使用期間， 可能不會(huì)檢測(cè)到或正確地檢測(cè)到核心處理軟件中的任何問(wèn)題。
此些調(diào)試操作的一個(gè)方面涉及其動(dòng)態(tài)地發(fā)生的能力。然而，此能力必須考慮到例如 使用DSP執(zhí)行調(diào)試操作的無(wú)線手機(jī)的裝置必須省電。為了省電，DSP可頻繁自動(dòng)地關(guān)閉 或變換成閑置操作模式。此外，當(dāng)在關(guān)閉或閑置狀態(tài)之后發(fā)生處理器的啟動(dòng)時(shí)，可能會(huì) 發(fā)生DSP中的其它操作變化。確切地說(shuō)，含有關(guān)于調(diào)試操作的數(shù)據(jù)的寄存器在調(diào)試操作 期間可能動(dòng)態(tài)地改變。在發(fā)生電能轉(zhuǎn)換的情況下，可能會(huì)不利地影響數(shù)據(jù)寄存器讀取及 /或?qū)懭氩僮鳌?br> 因此，需要以下一種方法及系統(tǒng)其適應(yīng)例如無(wú)線手機(jī)或便攜電子裝置DSP的DSP 中的非侵入性DSP調(diào)試與省電的復(fù)雜且有時(shí)沖突的需求。
進(jìn)一步需要以下一種方法及系統(tǒng)其可在用于單個(gè)及選擇性多線程調(diào)試操作的非侵 入性調(diào)試過(guò)程的多線程DSP中操作，同時(shí)也在電源崩潰或其它電能轉(zhuǎn)換期間用于保存調(diào) 試配置寄存器數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明揭示用于在包括多線程數(shù)字信號(hào)處理器的數(shù)字信號(hào)處理器中的數(shù)字信號(hào)處 理器電能轉(zhuǎn)換期間控制調(diào)試操作的技術(shù)，所述技術(shù)既改進(jìn)數(shù)字信號(hào)處理器的操作又改進(jìn) 用于日益穩(wěn)固的軟件應(yīng)用(包括在個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理、無(wú)線手機(jī)及類似電子裝 置中操作的應(yīng)用)的數(shù)字信號(hào)處理器指令的高效使用，而且增加相關(guān)聯(lián)的數(shù)字處理器速 度及服務(wù)質(zhì)量。
根據(jù)所揭示的標(biāo)的物的一個(gè)方面， 一種方法及系統(tǒng)與數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序 列相關(guān)聯(lián)地控制在調(diào)試寄存器與數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)。在操作核心處理器 內(nèi)的核心處理器過(guò)程及調(diào)試機(jī)構(gòu)內(nèi)的調(diào)試過(guò)程的數(shù)字信號(hào)處理器中，本發(fā)明使調(diào)試寄存 器與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)。通過(guò)建立用于控制在調(diào)試寄存器、核心處理器 過(guò)程與調(diào)試過(guò)程之間傳送數(shù)據(jù)的至少一個(gè)寄存器控制位，所述方法及系統(tǒng)將控制位設(shè)置 為在電能轉(zhuǎn)換序列的事件中防止在調(diào)試寄存器、核心處理器過(guò)程與調(diào)試過(guò)程之間傳送數(shù)據(jù)的防止傳送值。通過(guò)設(shè)置所述一個(gè)控制位以防止一防止電能轉(zhuǎn)換值，本發(fā)明在調(diào)試寄 存器與核心處理器過(guò)程或調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止數(shù)字信號(hào)處理器的電能 轉(zhuǎn)換序列。
通過(guò)本文中所提供的描述將明顯看出所揭示的標(biāo)的物的這些及其它優(yōu)點(diǎn)，以及額外 新穎特征。本發(fā)明內(nèi)容的意圖并非是對(duì)所主張的標(biāo)的物的全面描述，而是提供對(duì)標(biāo)的物 的某些功能性的簡(jiǎn)短綜述。在檢査以下各圖及詳細(xì)描述后，此處所提供的其它系統(tǒng)、方 法、特征及優(yōu)點(diǎn)對(duì)于所屬領(lǐng)域的技術(shù)人員而言將即為顯而易見(jiàn)的。所有此些額外系統(tǒng)、 方法、特征及優(yōu)點(diǎn)意圖包括于此描述內(nèi)，在隨附權(quán)利要求書(shū)的范圍內(nèi)。


通過(guò)結(jié)合附圖閱讀下文闡述的詳細(xì)描述，所揭示的標(biāo)的物的特征、性質(zhì)和優(yōu)點(diǎn)可變 得更加明顯，圖中相同參考符號(hào)在全文中對(duì)應(yīng)地進(jìn)行標(biāo)識(shí)，且其中 圖1為可實(shí)施本實(shí)施例的通信系統(tǒng)的簡(jiǎn)化方框圖； 圖2說(shuō)明用于實(shí)行本實(shí)施例的教示的DSP結(jié)構(gòu)；
圖3提供數(shù)字信號(hào)處理器的一個(gè)實(shí)施例的結(jié)構(gòu)方框圖，所述結(jié)構(gòu)方框圖提供所揭示 的標(biāo)的物的技術(shù)優(yōu)點(diǎn)；
圖4展示所揭示的標(biāo)的物的調(diào)試機(jī)構(gòu)與核心處理器之間的接口；
圖5為可適用于數(shù)字信號(hào)處理器的操作模式(包括調(diào)試操作模式)的過(guò)程流程圖6描繪可適用于本發(fā)明的一個(gè)實(shí)施例的斷點(diǎn)處理方案；
圖7展示所揭示的標(biāo)的物在通電轉(zhuǎn)換期間的操作；及
圖8說(shuō)明所揭示的標(biāo)的物在斷電轉(zhuǎn)換情形下的操作。
具體實(shí)施例方式
用于在多線程數(shù)字信號(hào)處理器中的數(shù)字信號(hào)處理器電能轉(zhuǎn)換期間控制調(diào)試操作的 所揭示的標(biāo)的物可應(yīng)用于任何類型的可受益于此處所呈現(xiàn)的益處的多線程處理。 一種此 應(yīng)用出現(xiàn)在電信中，且尤其在使用一個(gè)或一個(gè)以上數(shù)字信號(hào)處理電路的無(wú)線手機(jī)中。為 了解釋可如何使用此無(wú)線手機(jī)，圖1提供通信系統(tǒng)10的簡(jiǎn)化方框圖，通信系統(tǒng)10可實(shí) 施所揭示的中斷處理方法及系統(tǒng)的所呈現(xiàn)實(shí)施例。在發(fā)射器單元12處，通常成區(qū)塊地 將數(shù)據(jù)從數(shù)據(jù)源14發(fā)送至傳輸(TX)數(shù)據(jù)處理器16，傳輸數(shù)據(jù)處理器16格式化、編 碼及處理所述數(shù)據(jù)以產(chǎn)生一個(gè)或一個(gè)以上模擬信號(hào)。接著將模擬信號(hào)提供至發(fā)射器 (TMTR) 18，發(fā)射器18調(diào)制、濾波、放大及上變頻轉(zhuǎn)換基帶信號(hào)以產(chǎn)生經(jīng)調(diào)制信號(hào)。 接著經(jīng)由天線20將經(jīng)調(diào)制信號(hào)傳輸至一個(gè)或一個(gè)以上接收器單元。在接收器單元22處，由天線24接收所傳輸信號(hào)且將其提供至接收器(RCVR) 26。 在接收器26內(nèi)，將所接收信號(hào)放大、濾波、下變頻轉(zhuǎn)換、解調(diào)及數(shù)字化以產(chǎn)生同相(I) 及(Q)樣本。接著由接收(RX)數(shù)據(jù)處理器28解碼及處理樣本以恢復(fù)所傳輸數(shù)據(jù)。 以與發(fā)射器單元12處所執(zhí)行的編碼及處理互補(bǔ)的方式來(lái)執(zhí)行接收器單元22處的解碼及 處理。接著將所恢復(fù)數(shù)據(jù)提供至數(shù)據(jù)匯30。
上文所描述的信號(hào)處理支持一個(gè)方向上的語(yǔ)音、視頻、包數(shù)據(jù)、消息傳輸及其它類 型的通信的傳輸。雙向通信系統(tǒng)支持雙向數(shù)據(jù)傳輸。然而，為了簡(jiǎn)單起見(jiàn)，圖l中未展 示用于另一方向的信號(hào)處理。通信系統(tǒng)10可為支持用戶之間經(jīng)由地面鏈路進(jìn)行的語(yǔ)音 及數(shù)據(jù)通信的碼分多址(CDMA)系統(tǒng)、時(shí)分多址(TDMA)通信系統(tǒng)(例如，GSM系 統(tǒng))、頻分多址(FDMA)通信系統(tǒng)或其它多址通信系統(tǒng)。在一特定實(shí)施例中，通信系統(tǒng) 10為符合W-CDMA標(biāo)準(zhǔn)的CDMA系統(tǒng)。
圖2說(shuō)明可充當(dāng)圖1的傳輸數(shù)據(jù)處理器16及接收數(shù)據(jù)處理器28的DSP 40結(jié)構(gòu)。 我們強(qiáng)調(diào)，DSP 40僅表示可有效地使用此處所呈現(xiàn)的教示及概念的大量可能的數(shù)字信號(hào) 處理器實(shí)施例中的一個(gè)實(shí)施例。因此，在DSP40中，線程T0:T5 (參考數(shù)字42至52) 含有來(lái)自不同線程的指令集。電路54表示指令存取機(jī)構(gòu)且用于獲取線程T0:T5的指令。 將用于電路54的指令排隊(duì)到指令隊(duì)列56中。指令隊(duì)列56中的指令準(zhǔn)備就緒以被發(fā)出 到處理器管線66中(參見(jiàn)下文)。發(fā)出邏輯電路58可從指令隊(duì)列56中選擇單個(gè)線程(例 如，線程TO)。讀取所選線程的寄存器文件60,且將所讀取數(shù)據(jù)發(fā)送至用于槽0:槽3的 執(zhí)行數(shù)據(jù)路徑62。在此實(shí)例中，槽0:槽3提供本實(shí)施例中所使用的包分組組合。
來(lái)自執(zhí)行數(shù)據(jù)路徑62的輸出去往寄存器文件寫入電路64 (也經(jīng)配置以調(diào)節(jié)各個(gè)線 程T0:T5)，以用于返回來(lái)自DSP40的操作的結(jié)果。因此，從電路54及其之前到寄存器 文件寫入電路64的數(shù)據(jù)路徑形成處理管線66。本實(shí)施例可使用一使用具有高達(dá)六個(gè)線 程T0:T5的單個(gè)處理器的異質(zhì)元件處理器(HEP)系統(tǒng)的混合物。處理器管線66具有六 個(gè)級(jí)，從而與為從電路54向寄存器60及64獲取數(shù)據(jù)項(xiàng)所必需的最小數(shù)目的處理器循 環(huán)匹配。DSP40在處理器管線66內(nèi)同時(shí)執(zhí)行不同線程T0:T5的指令。亦即，DSP 40提 供六個(gè)獨(dú)立程序計(jì)數(shù)器、 一用以在處理器管線66內(nèi)區(qū)分線程T0:T5的指令的內(nèi)部標(biāo)號(hào) 機(jī)構(gòu)及一觸發(fā)線程切換的機(jī)構(gòu)。線程切換額外開(kāi)銷從零到僅幾個(gè)循環(huán)而變動(dòng)。
因此，DSP40提供一種經(jīng)設(shè)計(jì)而對(duì)各種各樣的信號(hào)、圖像及視頻處理應(yīng)用均能實(shí)現(xiàn) 高性能及低電力的通用數(shù)字信號(hào)處理器。圖3提供DSP 40結(jié)構(gòu)的簡(jiǎn)要綜述，包括所揭 示的標(biāo)的物的一種表現(xiàn)形式的相關(guān)聯(lián)指令集結(jié)構(gòu)的某些方面。DSP 40結(jié)構(gòu)的實(shí)施方案支 持交錯(cuò)式多線程(IMT)。在此執(zhí)行模型中，硬件通過(guò)在管線中交錯(cuò)來(lái)自不同線程的指令
12來(lái)支持多個(gè)硬件線程T0:T5的同時(shí)執(zhí)行。此特征允許DSP 40包括主動(dòng)時(shí)鐘頻率 (aggressive clock frequency),同時(shí)仍維持高核心及存儲(chǔ)器利用率。IMT提供高處理量而 無(wú)需昂貴的補(bǔ)償機(jī)構(gòu)，例如，無(wú)序執(zhí)行、廣泛轉(zhuǎn)發(fā)網(wǎng)絡(luò)，等等。此外，DSP40可包括IMT 的變化，例如，M'艾哈邁德(M.Ahmed)等人的且標(biāo)題為"可變交錯(cuò)多線程處理器方 法禾口系統(tǒng)"("^ Wa;6/e /"^/eavet/MM他/^gacfec/iVoce^or Mg /;ot/朋(iiSWe附")及"用于 多線程處理器中的可變線程分配和切換的系統(tǒng)和方法"(''Me^oda"c^vWem fw K"H.aWe 77^ead^〃oca"ow >SV"c/n'wg a Mw/礎(chǔ)rea tfed /VocgMor")的共同讓渡的美國(guó)專禾lj申 請(qǐng)案中所揭示的那些變化及新穎方法。
確切地說(shuō)，圖3提供如應(yīng)用于單個(gè)線程的DSP40的核心處理結(jié)構(gòu)70方框圖，所述 DSP 40可使用所揭示的標(biāo)的物的教示。方框圖70描繪經(jīng)由總線接口 (I/F) 73從AXI 總線74接收指令的共享指令高速緩存72，所述指令包括混合的16位指令與32位指令。 這些指令到達(dá)定序器76、用戶控制寄存器78及線程T0:T5的管理控制寄存器80。所揭 示的標(biāo)的物的核心級(jí)系統(tǒng)結(jié)構(gòu)也包括經(jīng)由JTAG接口 84而與核心處理器70介接的硅中 調(diào)試系統(tǒng)(in-silicon debugging system, ISDB) 82，其兩者在下文中均更詳細(xì)地描述。
定序器76將混合雙向超標(biāo)量指令與四向VLIW指令提供至S管單元86、 M管單元 88、 LD[加載]管卯及LD/ST[存儲(chǔ)]管單元92，所述單元全部與通用寄存器94通信。AXI 總線74也經(jīng)由與共享數(shù)據(jù)高速緩存96的總線I/F 73將LD/ST指令傳送至線程T0:T5。 任選的L2高速緩存/TCM 98信號(hào)包括LD/ST指令與共享數(shù)據(jù)TCM 100，所述LD/ST指 令進(jìn)一步流動(dòng)到線程通用寄存器94。從AHB外圍總線102， MSM特定控制器104用 T0:T5傳送中斷，包括中斷控制器指令、調(diào)試指令及時(shí)序指令。全局控制寄存器106與 線程T0:T5傳送控制寄存器指令。
因此，DSP 40包括六個(gè)虛擬DSP核心，每一虛擬DSP核心含有全局控制寄存器106 及私用管理控制寄存器80。在所有線程之間共享全局控制寄存器106。每一線程共享一 共用數(shù)據(jù)高速緩存及一共用指令高速緩存。由共用總線接口來(lái)服務(wù)于加載、存儲(chǔ)及獲取 操作。高性能AXI總線74及較低性能AHB總線102用以將數(shù)據(jù)及指令業(yè)務(wù)連接至脫離 核心(off-core)存儲(chǔ)器及外圍裝置。集成的第二級(jí)存儲(chǔ)器(高速緩存及/或TCM)輸入 98是任選的。外圍存取可能是通過(guò)存儲(chǔ)器映射的加載及存儲(chǔ)。AHB與AXI之間的物理 地址分區(qū)可在MSM級(jí)處配置。
顯然，DSP 40的所呈現(xiàn)結(jié)構(gòu)可隨著時(shí)間而演進(jìn)及改變。舉例來(lái)說(shuō)，DSP40可使用 的指令高速緩存的數(shù)目可從六個(gè)到一個(gè)而改變，或可為其它數(shù)目的高速緩存。超標(biāo)量調(diào) 度、TCM IOO處的Ll數(shù)據(jù)及其它結(jié)構(gòu)方面可改變。然而，本標(biāo)的物在各種各樣的配置中且針對(duì)DSP 40的大量修改可具有連續(xù)相關(guān)性。
ISDB 82通過(guò)JTAG接口 84向DSP 40提供硬件調(diào)試器。ISDB 82通過(guò)在所有線程 之間共享在每線程基礎(chǔ)上被劃分為管理控制寄存器80的系統(tǒng)或僅管理器的寄存器及全 局控制寄存器106而經(jīng)由JTAG接口 84來(lái)提供軟件調(diào)試特征。系統(tǒng)控制寄存器用于每線 程中斷及異?？刂埔约懊烤€程存儲(chǔ)器管理活動(dòng)。全局寄存器允許與ISDB 82交互以用于 調(diào)試操作。
ISDB 82使軟件開(kāi)發(fā)者能夠在DSP 40操作時(shí)對(duì)其軟件進(jìn)行調(diào)試。ISDB 82硬件結(jié)合 在ISDB 82中操作的軟件調(diào)試器程序可用以對(duì)操作系統(tǒng)軟件的DSP 40進(jìn)行調(diào)試。ISDB 82個(gè)別地支持調(diào)試硬件線程。用戶可暫停線程執(zhí)行、査看及變更線程寄存器、查看及變 更指令及數(shù)據(jù)存儲(chǔ)器、單步執(zhí)行線程、將指令填充至線程，且再繼續(xù)線程執(zhí)行?？尚诺?用戶能夠存取所有ISDB 82特征，而不可信的用戶能夠存取特征子集。
ISDB 82可與調(diào)試器接口卡介接以與駐留于程序計(jì)數(shù)器上的ISDB 82調(diào)試軟件通 信，但所述通信全部是通過(guò)JTAG接口 84進(jìn)行。主機(jī)調(diào)試器軟件可通過(guò)讀取及寫入ISDB 控制寄存器而與ISDB 82交互。通信(例如)可能是通過(guò)識(shí)別ISDB寄存器(將對(duì)其發(fā) 生讀取/寫入)的40位包，以及32位數(shù)據(jù)有效負(fù)載。支持此操作的包格式可為高達(dá)64 個(gè)控制寄存器，其可各自為32位寬。
ISDB 82包括用于在調(diào)試操作期間控制安全性的可信的寄存器。如果設(shè)置了所信賴 的ISDB 82，則所有ISDB 82寄存器對(duì)于調(diào)試器軟件均為可見(jiàn)的，且所有ISDB命令均 可供使用。在清除所信賴的ISDB的情況下，ISDB82僅準(zhǔn)許受限制的操作集合。
可使得特定ISDB 82寄存器對(duì)于核心軟件為可見(jiàn)的。這些ISDB 82寄存器可經(jīng)由管 理模式控制寄存器傳送指令而存取。核心指令包括斷點(diǎn)指令。當(dāng)設(shè)置所信賴的ISDB時(shí)， 此指令使執(zhí)行線程進(jìn)入調(diào)試操作模式。此轉(zhuǎn)換使線程控制轉(zhuǎn)移至ISDB 82。除了執(zhí)行斷 點(diǎn)的線程以外，其它線程可任選地根據(jù)ISDB 82編程而進(jìn)入調(diào)試模式150。如果ISDB 82 不被信賴或未被啟用，則此指令被處理為NOP。優(yōu)選的是斷點(diǎn)指令為包中的唯一指令。
圖4展示所揭示的標(biāo)的物的調(diào)試機(jī)構(gòu)與核心處理器之間的接口 110，此可適用于啟 用本標(biāo)的物以用于在數(shù)字信號(hào)處理器電能轉(zhuǎn)換期間控制調(diào)試操作。與DSP 40核心結(jié)構(gòu) 70相關(guān)聯(lián)，ISDB 82經(jīng)由路徑JTAG接口路徑110從ISDB JTAG電路114與JTAG 84 通信。ISDB JTAG電路114處理JTAG 84與ISDB 83之間的數(shù)據(jù)流。ISDB JTAG電路 114進(jìn)一步與ISDB JTAG同步電路116介接。ISDB JTAG同步電路116進(jìn)一步與ISDB 控制器118、 IU 150及CU 122通信。確切地說(shuō)，ISDB JTAG同步電路116與IU 150的 IU ISDB邏輯電路及CU 122的CU ISDB控制器126介接。CU ISDB控制器126與CUISDB邏輯電路128以及ISDB控制器118通信。來(lái)自ISDB控制器118的控制輸出包括 ISDB數(shù)據(jù)輸出130、 ISDB復(fù)位信號(hào)132及ISDB中斷134。到ISDB控制器118的其它 接口包括MCD接口 136及ETM間斷觸發(fā)138。
在已列出ISDB 82的各種組件后，以下為操作描述以及對(duì)用于與DSP 40的操作相 關(guān)聯(lián)地執(zhí)行非侵入性調(diào)試操作的控制或邏輯電路的組成部分的簡(jiǎn)要介紹。確切地說(shuō)，且 雖然未詳細(xì)地展示，但CU 122包括三個(gè)主要電路。這些主要電路包括能夠處置以下任 務(wù)的電路及指令(a)處理斷點(diǎn)且產(chǎn)生對(duì)每一線程的間斷觸發(fā)；(b)產(chǎn)生微間斷及微再 繼續(xù)命令；(c)維持ISDB 82狀態(tài)及信箱寄存器；及(d)實(shí)施特定ISDB 82寄存器。 CU 122包括三個(gè)子區(qū)塊 一如出現(xiàn)于以下圖6中的斷點(diǎn)處理邏輯(BPL)區(qū)塊、 一信箱 及狀態(tài)邏輯及一微命令產(chǎn)生器。BPL區(qū)塊處理所有斷點(diǎn)，且產(chǎn)生對(duì)CU ISDB控制器126 的微命令產(chǎn)生器的宏間斷請(qǐng)求。微命令產(chǎn)生器處理宏間斷請(qǐng)求連同指令填充命令、指令 步進(jìn)及再繼續(xù)命令，且向CU 122發(fā)出微間斷及再繼續(xù)命令以用于管線控制。
CU ISDB控制器128基于所接收回的間斷及再繼續(xù)確認(rèn)信號(hào)來(lái)維持ISDB 82的狀 態(tài)。CU ISDB控制器126的信箱功能維持用于主機(jī)調(diào)試軟件與DSP 40核心處理器之間 的通信的信箱寄存器。這些信箱功能也含有ISDB 82狀態(tài)寄存器。
圖6詳細(xì)展示在DSP 40的調(diào)試操作期間可能會(huì)發(fā)生的所揭示的標(biāo)的物的各種斷點(diǎn) 觸發(fā)。然而，在建立對(duì)特定調(diào)試操作斷點(diǎn)的評(píng)價(jià)之前，對(duì)各種模式(當(dāng)前所揭示的非侵 入性調(diào)試操作與所述模式合作)的理解為相關(guān)的。因此，圖5呈現(xiàn)DSP 40的各種模式 控制方面的處理模式圖140，包括ISDB82在調(diào)試過(guò)程期間的操作。
在圖5中，DSP40支持對(duì)于所有線程為全局且對(duì)于個(gè)別線程為局域的處理模式。每 一 DSP 40硬件線程個(gè)別地支持兩個(gè)執(zhí)行模式(用戶模式142及管理模式144)及三個(gè)非 處理模式(等待模式146、關(guān)閉模式148及調(diào)試模式150)，所有模式皆可出現(xiàn)于圖5中。 一線程的模式獨(dú)立于其它線程，例如， 一個(gè)線程可處于等待模式146，而另一線程處于 用戶模式142等等。
由各種指令或事件支持圖5的每線程模式狀態(tài)圖。這些指令或事件包括"異常" ("Except")或內(nèi)部異常事件、"中斷"("Int")或外部中斷事件、來(lái)自異常模式的"返 回"("RTE")或軟件返回指令、及"SSR"或?qū)SR寄存器指令的更新、可從任何模式 進(jìn)入的"停止"或軟件停止指令、也可從任何模式進(jìn)入的"開(kāi)始"或軟件開(kāi)始指令、"俘 獲"或軟件俘獲指令、"等待"或軟件等待指令、"再繼續(xù)"或軟件再繼續(xù)指令、"DE" 或調(diào)試事件及"DR"或調(diào)試指令。雖然所主張的標(biāo)的物的不同實(shí)施方案中的功能可能稍 微不同于此處所呈現(xiàn)的功能，但"開(kāi)始"、"等待"、"再繼續(xù)"、"DE"及域"DR"的含義可被給予其與所主張的標(biāo)的物的范圍一致的最廣泛解釋。
在用戶模式142及管理模式144兩者下，寄存器均在DSP 40中可用。用戶模式寄 存器被劃分為通用寄存器集合及控制寄存器集合。通用寄存器用于包括地址產(chǎn)生、標(biāo)量 及向量算術(shù)的所有通用計(jì)算?？刂萍拇嫫髦С掷缬布芈?、謂詞等等專用功能性。通 用寄存器為32位寬且可作為單個(gè)寄存器或作為經(jīng)對(duì)準(zhǔn)的一對(duì)兩個(gè)寄存器而被存取。通 用寄存器文件提供用于指令的所有操作數(shù)，包括用于加載/存儲(chǔ)的地址、用于數(shù)字指令的 數(shù)據(jù)操作數(shù)及用于向量指令的向量操作數(shù)。
調(diào)試模式150提供線程正在等待來(lái)自ISDB 82的命令的特殊狀態(tài)。只要發(fā)生ISDB 調(diào)試事件(例如，通過(guò)軟件斷點(diǎn)指令的執(zhí)行、來(lái)自ISDB82的間斷命令，或硬件斷點(diǎn)的 發(fā)生)，所指示的線程便可進(jìn)入調(diào)試模式150。當(dāng)處于調(diào)試模式150時(shí)，核心是由ISDB 82 經(jīng)由來(lái)自JTAG接口 84的命令而加以控制。當(dāng)ISDB 82因再繼續(xù)命令的執(zhí)行而釋放線程 時(shí)，線程可根據(jù)其當(dāng)前模式設(shè)置來(lái)再繼續(xù)操作。當(dāng)線程處于調(diào)試模式150時(shí)，其被ISDB 82控制且不能被其它線程控制?？珊雎詠?lái)自以處于調(diào)試模式150的線程為目標(biāo)的執(zhí)行線 程的等待、再繼續(xù)、開(kāi)始或停止指令。類似地，處于調(diào)試模式150的線程可忽略非可屏 蔽中斷(NMI)。
硬件復(fù)位模式(未圖示)及調(diào)試模式150對(duì)于所有線程為全局的。只要斷言硬件復(fù) 位引腳，DSP 40便可進(jìn)入硬件復(fù)位模式而不管任何線程的處理狀態(tài)如何。在復(fù)位模式中， 所有寄存器被設(shè)置為其復(fù)位值。在解除斷言硬件復(fù)位引腳之前可能不發(fā)生處理。當(dāng)斷言 復(fù)位引腳時(shí)，處理器可轉(zhuǎn)換成復(fù)位模式且所有寄存器可被復(fù)位為其復(fù)位值。在解除斷言 復(fù)位引腳之后，線程TO可被給予軟復(fù)位中斷。此可使線程TO進(jìn)入管理模式144且在復(fù) 位向量位置處開(kāi)始執(zhí)行。所有其它線程可保持關(guān)閉。在此點(diǎn)上，軟件自由地個(gè)別地控制 每一線程的模式轉(zhuǎn)換。
現(xiàn)在參看圖6，可看出，BPL 160包括來(lái)自六個(gè)不同源的間斷觸發(fā)，所述六個(gè)不同 源包括硬件斷點(diǎn)0/1 (HWBKPTO 162及HWBKPT1 164)、軟件斷點(diǎn)(SWBKPT 166)、 JTAG 84斷點(diǎn)(JTAGBKPT 168)、 ETM (嵌入式跡線宏)斷點(diǎn)(ETMBKPT 170)及外 部斷點(diǎn)(EXTBKPT 172)。間斷觸發(fā)162至172及調(diào)試模式狀態(tài)輸入174去往編碼間斷 編碼器176以致使DSP40在調(diào)試模式150中操作。來(lái)自編碼器176的輸出包括三個(gè)(3 個(gè))斷點(diǎn)信息位178及一斷點(diǎn)有效位180。斷點(diǎn)信息數(shù)據(jù)178進(jìn)入斷點(diǎn)信息電路182以 導(dǎo)致斷點(diǎn)信息JTAG接口命令184。斷點(diǎn)位180也產(chǎn)生OR門輸入186及復(fù)位電路188 輸入。復(fù)位電路188接收UCG再繼續(xù)線程編號(hào)或復(fù)位輸入192以產(chǎn)生進(jìn)入OR門196 中的復(fù)位控制輸出194。有效位186或復(fù)位輸出194可致使OR門196產(chǎn)生BPL 160斷
16點(diǎn)輸出198。
對(duì)BPL電路160中的間斷觸發(fā)連同對(duì)應(yīng)的TNUM屏蔽一起處理以產(chǎn)生對(duì)每一線程的宏間斷觸發(fā)。維持宏間斷觸發(fā)198 (bpl_breakTnum_ANY[5:0])，直到再繼續(xù)對(duì)應(yīng)線程為止。通過(guò)硬件斷點(diǎn)來(lái)驅(qū)動(dòng)可用于BPL160的所述若干個(gè)管線級(jí)，所述硬件斷點(diǎn)是精確斷點(diǎn)，亦即，不得執(zhí)行觸發(fā)硬件斷點(diǎn)匹配的指令。線程在執(zhí)行程序之后切換成調(diào)試模式，直到所述指令為止。所揭示的實(shí)施例在間斷觸發(fā)到達(dá)之后一個(gè)循環(huán)提供宏間斷觸發(fā)。由于此原因，將間斷有效輸入176與其鎖存版本輸入192進(jìn)行邏輯或以產(chǎn)生bpl—breakTnun^ANY輸出198。
通過(guò)使用斷點(diǎn)，DSP40的六個(gè)線程可個(gè)別地進(jìn)入及退出調(diào)試模式150。斷點(diǎn)觸發(fā)可來(lái)自對(duì)應(yīng)于ISDB82中所支持的五種不同類型的斷點(diǎn)的五個(gè)源。在命中斷點(diǎn)后，線程即從其當(dāng)前模式(例如，等待/執(zhí)行)轉(zhuǎn)換成調(diào)試模式150。在調(diào)試模式150中，線程等待來(lái)自ISDB 82的命令。處于關(guān)閉模式148的線程被斷電且可能不接受來(lái)自ISDB 82的任何命令。進(jìn)入調(diào)試模式150的延遲是由實(shí)施方案界定的，例如，在本揭示內(nèi)容中被界定為是關(guān)于電源崩潰的事件。舉例來(lái)說(shuō)，實(shí)施方案可選擇在進(jìn)入調(diào)試模式150之前完成給定操作，例如，完成未處理的加載請(qǐng)求。在一個(gè)實(shí)施例中，線程識(shí)別符寄存器含有8位讀取/寫入字段且用于保持軟件線程識(shí)別符。此字段由硬件調(diào)試器用來(lái)匹配斷點(diǎn)。
存在用以進(jìn)入斷點(diǎn)過(guò)程的許多不同方式。舉例來(lái)說(shuō)，存在兩個(gè)硬件斷點(diǎn)。如果寄存器等于預(yù)定值，則當(dāng)程序計(jì)數(shù)器(PC)與預(yù)定值匹配時(shí)，則過(guò)程進(jìn)入調(diào)試模式150。 ASID(地址空間識(shí)別符)為類似于過(guò)程中的過(guò)程ID或多線程過(guò)程中的特定線程的標(biāo)記。因此，物理地址、虛擬地址、ASID、 PC或其它限定符可用以任選地獲得在一空間中可能發(fā)生斷點(diǎn)的點(diǎn)的程序位置的定位。
此處所參考的斷點(diǎn)的使用更特定地揭示于L'可德萊司克(L. Codrescu)等人的且標(biāo)題為"用于多線程數(shù)字信號(hào)處理器的非侵入性線程選擇性調(diào)試方法和系統(tǒng)"("NON-INTRUSIVE, THREAD-SELECTIVE, DEBUGGING METHOD AND SYSTEMFOR A MULTI-THREADED DIGITAL SIGNAL PROCESSOR")的共同讓渡的美國(guó)專利申請(qǐng)案中。因此，所揭示的標(biāo)的物提供用于在導(dǎo)致進(jìn)入調(diào)試模式150的斷點(diǎn)的事件中移動(dòng)至調(diào)試模式150中的路徑。所揭示的標(biāo)的物控制多線程處理器中的哪一線程或線程集合進(jìn)入調(diào)試模式150。通過(guò)使用斷點(diǎn)及相關(guān)聯(lián)的調(diào)試算法，可能發(fā)生DSP40的非侵入性調(diào)試操作。甚至可能在可使用DSP40編程的各種電源管理方案期間發(fā)生此些操作。
因此，所揭示的標(biāo)的物的另一方面包括在DSP40中在電源崩潰期間執(zhí)行調(diào)試操作。ISDB配置寄存器可由調(diào)試器軟件(經(jīng)由JTAG接口 84)及管理器核心軟件(經(jīng)由控制寄存器傳送指令)兩者讀取及寫入。內(nèi)核軟件可使用此特征以在電源崩潰期間保存及恢 復(fù)ISDB82配置。因?yàn)樵诖饲樾沃写嬖趯懭脒@些共享寄存器的多個(gè)主設(shè)備，所以重要的 是僅以一致且互斥的方式來(lái)寫入到此些調(diào)試寄存器。
所揭示的標(biāo)的物規(guī)定DSP40核心處理器可處于斷電或通電的過(guò)程中，在所述過(guò)程 期間，JTAG接口 84可能不讀取/寫入到調(diào)試配置寄存器。類似地，當(dāng)JTAG接口84處 于修改調(diào)試寄存器的過(guò)程中時(shí)，不允許DSP 40核心處理器斷電。此策略通過(guò)硬件與軟 件的組合而實(shí)施?？蓛H由核心管理器軟件寫入ISDB核心準(zhǔn)備就緒寄存器位。此位在DSP 40的硬件復(fù)位時(shí)被清除。當(dāng)位被清除時(shí)，所有JTAG接口 84讀取及寫入包可返回?zé)o效 狀態(tài)。通過(guò)使用此位，核心可向主機(jī)軟件指示其何時(shí)已完成通電序列且準(zhǔn)備就緒以與 ISDB交談。此給予核心在熱啟動(dòng)通電(恢復(fù))序列中恢復(fù)任何所保存的ISDB 82配置 的機(jī)會(huì)。
在電源崩潰期間調(diào)試的一個(gè)實(shí)例可存在于蜂窩電話中，其中存在對(duì)電源意識(shí)的需 要。DSP40可關(guān)閉或閑置，同時(shí)仍存在執(zhí)行調(diào)試的需要。因此，所揭示的標(biāo)的物提供設(shè) 置可僅在電源崩潰情形中出現(xiàn)的斷點(diǎn)的能力。此提供調(diào)試的能力，即使當(dāng)核心甚至未操 作或"開(kāi)啟"時(shí)也是如此。
在所揭示的實(shí)施例中，在電源崩潰期間的調(diào)試包括設(shè)置用于與降低電源的DSP 40 相關(guān)聯(lián)的配置的斷點(diǎn)集合。在DSP 40降低電源之前，在調(diào)試配置寄存器中保存現(xiàn)有調(diào) 試配置。這些特定寄存器及配置允許"掛起到RAM" (suspend-to-RAM)過(guò)程。如此， 當(dāng)DSP40返回到電源時(shí)，調(diào)試配置允許執(zhí)行下一調(diào)試操作。
為了說(shuō)明這些特征的一個(gè)實(shí)施例，圖7展示所揭示的標(biāo)的物的過(guò)程的熱啟動(dòng)通電序 列200。確切地說(shuō)，圖1全部對(duì)照時(shí)間線204描述在主機(jī)調(diào)試器202及DSP 40處發(fā)生的 操作。開(kāi)始時(shí)DSP40在初始時(shí)間208在步驟206處可處于斷電狀態(tài)。在時(shí)間208，可能 發(fā)生外部硬件復(fù)位事件。作為響應(yīng)，受JTAG 84控制的ISDB 82寄存器讀取返回?zé)o效狀 態(tài)，借此防止寄存器內(nèi)容的改變。因此，此將"防止傳送"值呈現(xiàn)給核心處理器。也在 步驟208之后，停用電源崩潰中斷。 一旦ISDB82準(zhǔn)備就緒以用于調(diào)試操作，則在步驟 210處，ISDB—TRUSTED寄存器采用"1"值，ISDB—CORE_READY寄存器也采用"1" 值。因此，這兩個(gè)寄存器中的"1"指示可能發(fā)生調(diào)試操作。在步驟212處，啟用電源 崩潰中斷，且可繼續(xù)啟用電源崩潰中斷，直到在步驟214處JTAG ISDB讀取返回有效狀 態(tài)為止。
在步驟214處，核心處理器可廢除電源崩潰中斷。此反映以具有l(wèi)值的寫入寄存器 ISDB—PREVENT—POWERDOWN來(lái)重新配置ISDB的狀態(tài)。此值告知主機(jī)調(diào)試器系統(tǒng)DSP處于調(diào)試配置且調(diào)試會(huì)話正在進(jìn)行中。在此階段期間，ISDB對(duì)ISDB 82寄存器進(jìn)行編程。當(dāng)調(diào)試過(guò)程不再改變ISDB寄存器時(shí)，ISDB—PREVENT—POWERDOWN寄存器獲得0值，其指示調(diào)試配置是穩(wěn)定的。因此，在步驟116處，啟用電源崩潰中斷。
圖8展示由所揭示的實(shí)施例提供的熱啟動(dòng)斷電序列220。熱啟動(dòng)斷電序列220可開(kāi)始于點(diǎn)222，在點(diǎn)222處啟用電源崩潰中斷(箭頭224)。在此周期期間，JTAG ISDB寄存器可返回讀取返回有效狀態(tài)(箭頭226)。在點(diǎn)228處，可能會(huì)發(fā)生電源崩潰中斷，從而致使內(nèi)核關(guān)機(jī)處置程序操作。作為響應(yīng)，停用電源崩潰中斷(箭頭230)。在點(diǎn)232處，ISDB_CORE—READY寄存器讀取0且JTAG讀取/寫入返回?zé)o效狀態(tài)。在箭頭234所覆蓋的周期期間，核心處理器檢查以查看ISDB配置改變是否正在進(jìn)行中，如由具有l(wèi)值的ISDB一PREVENT一POWERDOWN寄存器所指示。此指示改變正在進(jìn)行中，從而導(dǎo)致斷電序列的取消。如果配置并非正在進(jìn)行中，則斷電序列220將ISDB配置寄存器內(nèi)容保存到存儲(chǔ)器。設(shè)置熱啟動(dòng)旗標(biāo)標(biāo)記，且進(jìn)行后續(xù)熱啟動(dòng)的準(zhǔn)備。接著，斷電序列200停止所有線程，且DSP40被斷電。
因此，所揭示的標(biāo)的物提供一種用于在包括電源崩潰的數(shù)字信號(hào)處理器電能轉(zhuǎn)換期間執(zhí)行調(diào)試操作的方法及系統(tǒng)。DSP40的ISDB配置可由調(diào)試器軟件及由管理器核心軟件兩者讀取及寫入。內(nèi)核軟件可在電源崩潰期間使用調(diào)試操作的執(zhí)行來(lái)保存及恢復(fù)電源崩潰時(shí)存在的配置。此調(diào)試方面提供用以捕獲ISDB配置的可靠且一致的方式，借此不僅準(zhǔn)許在電源崩潰期間使用配置，而且準(zhǔn)許在后續(xù)通電序列中恢復(fù)配置。
總之，所揭示的標(biāo)的物提供一種用于與數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列相關(guān)聯(lián)地在調(diào)試寄存器與數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)的方法及系統(tǒng)。在操作核心處理器內(nèi)的核心處理器過(guò)程及調(diào)試機(jī)構(gòu)內(nèi)的調(diào)試過(guò)程的數(shù)字信號(hào)處理器中，本發(fā)明使調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)。通過(guò)建立用于控制在調(diào)試寄存器、核心處理器過(guò)程與調(diào)試過(guò)程之間傳送數(shù)據(jù)的至少一個(gè)寄存器控制位，所述方法及系統(tǒng)將控制位設(shè)置為在電能轉(zhuǎn)換序列的事件中防止在調(diào)試寄存器、核心處理器過(guò)程與調(diào)試過(guò)程之間傳送數(shù)據(jù)的防止傳送值。通過(guò)設(shè)置所述一個(gè)控制位以防止一防止電能轉(zhuǎn)換值，本發(fā)明在調(diào)試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
本發(fā)明的其它方面包括將至少一個(gè)寄存器控制位設(shè)置為一防止傳送值，以用于在數(shù)字信號(hào)處理器發(fā)生通電序列的事件中防止在調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程之間傳送數(shù)據(jù)。此外，本發(fā)明允許將至少一個(gè)寄存器控制位設(shè)置為一防止傳送值，以用于在數(shù)字信號(hào)處理器發(fā)生斷電序列的事件中防止在調(diào)試寄存器與核心處理器過(guò)程及調(diào)
19試過(guò)程之間傳送數(shù)據(jù)；且此外，將至少一個(gè)電源控制位設(shè)置為防止電能轉(zhuǎn)換值，以用于 在調(diào)試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止數(shù)字信號(hào)處理 器的斷電序列。
調(diào)試寄存器可包含調(diào)試配置寄存器，其中本發(fā)明提供將至少一個(gè)寄存器控制位設(shè) 置為一防止傳送值，以用于在數(shù)字信號(hào)處理器發(fā)生電能轉(zhuǎn)換序列的事件中，防止在調(diào)試 配置寄存器與核心處理器過(guò)程及調(diào)試過(guò)程之間傳送數(shù)據(jù)及將至少一個(gè)電源控制位設(shè)置 為一防止電能轉(zhuǎn)換值，以用于在調(diào)試配置寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間傳送 數(shù)據(jù)的事件中防止數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。調(diào)試過(guò)程可為可信的或不可信的調(diào) 試過(guò)程。
在操作中，防止傳送值可為無(wú)效狀態(tài)值，且進(jìn)一步包含響應(yīng)于無(wú)效狀態(tài)值而在核心 處理器的通電序列的事件中使調(diào)試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間的讀取/寫 入傳送無(wú)效的步驟。防止傳送值也可為無(wú)效狀態(tài)值，且進(jìn)一步包含響應(yīng)于無(wú)效狀態(tài)值而 在核心處理器的斷電序列的事件中使調(diào)試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間的 讀取/寫入傳送無(wú)效的步驟。此外，防止電能轉(zhuǎn)換值包含中斷停用值，且進(jìn)一步包含響應(yīng)
于中斷停用值而在調(diào)試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間的讀取/寫入傳送期間 停用電源崩潰的步驟。
此外，本發(fā)明用于將至少一個(gè)寄存器控制位設(shè)置為一準(zhǔn)許傳送值，以用于在數(shù)字信 號(hào)處理器發(fā)生通電序列之后準(zhǔn)許在調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程之間傳送 數(shù)據(jù)。此外，本發(fā)明用于將至少一個(gè)電源控制位設(shè)置為一準(zhǔn)許電能轉(zhuǎn)換值，以用于在調(diào) 試寄存器與核心處理器過(guò)程或調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件之后準(zhǔn)許數(shù)字信號(hào)處理器 的電能轉(zhuǎn)換序列。
可以各種方式來(lái)實(shí)施本文中針對(duì)多線程數(shù)字信號(hào)處理器中的非侵入性線程選擇性 調(diào)試所描述的處理特征及功能。舉例來(lái)說(shuō)，不僅DSP 40可執(zhí)行上述操作，而且本實(shí)施 例可被實(shí)施于專用集成電路(ASIC)、微控制器、數(shù)字信號(hào)處理器或經(jīng)設(shè)計(jì)以執(zhí)行本文 中所描述的功能的其它電子電路中。此外，此處所描述的過(guò)程及特征可存儲(chǔ)于磁性記錄 媒體、光學(xué)記錄媒體或其它記錄媒體中，以用于由此些各種信號(hào)及指令處理系統(tǒng)讀取及 執(zhí)行。因此，提供優(yōu)選實(shí)施例的前述描述以使所屬領(lǐng)域的技術(shù)人員能夠制造或使用所主 張標(biāo)的物。對(duì)這些實(shí)施例的各種修改對(duì)于所屬領(lǐng)域的技術(shù)人員而言將顯而易見(jiàn)，且本文 中所界定的一般原理可不使用創(chuàng)新技能而應(yīng)用于其它實(shí)施例。因此，所主張的標(biāo)的物并 非意圖限于本文中所示的實(shí)施例，而是符合與本文中所揭示的原理及新穎特征一致的最 廣泛范圍。
權(quán)利要求
1.一種用于與數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列相關(guān)聯(lián)地在多個(gè)調(diào)試寄存器與多個(gè)數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)的方法，其包含使多個(gè)調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)；將在多個(gè)調(diào)試寄存器內(nèi)的至少一個(gè)寄存器控制位設(shè)置為防止傳送值，以用于在所述數(shù)字信號(hào)處理器內(nèi)發(fā)生電能轉(zhuǎn)換序列時(shí)防止在所述多個(gè)調(diào)試寄存器之間及在所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；及設(shè)置與所述多個(gè)調(diào)試寄存器內(nèi)相關(guān)聯(lián)的至少一個(gè)電源控制位以防止一防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)時(shí)防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
2. 根據(jù)權(quán)利要求l所述的方法，其中當(dāng)發(fā)生通電序列時(shí)，防止傳送值防止在所述多個(gè) 調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含將所述至少一個(gè)寄存器控制位設(shè)置為所述防止傳送值，以用于在所述數(shù)字信號(hào)處 理器發(fā)生斷電序列時(shí)防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào) 試過(guò)程之間傳送數(shù)據(jù)；及將所述至少一個(gè)電源控制位設(shè)置為所述防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試 寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)時(shí)防止所述數(shù)字信號(hào) 處理器的所述斷電序列。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述調(diào)試寄存器包含多個(gè)調(diào)試配置寄存器，且進(jìn) 一步包含-將所述至少一個(gè)寄存器控制位設(shè)置為所述防止傳送值，以用于在所述數(shù)字信號(hào)處 理器發(fā)生所述電能轉(zhuǎn)換序列時(shí)防止在所述多個(gè)調(diào)試配置寄存器與所述核心處理器 過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；及將所述至少一個(gè)電源控制位設(shè)置為所述防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試 配置寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)時(shí)防止所述數(shù)字 信號(hào)處理器的所述電能轉(zhuǎn)換序列。
5. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含確認(rèn)所述調(diào)試過(guò)程為可信的調(diào)試過(guò)程的 步驟。
6. 根據(jù)權(quán)利要求l所述的方法，其中所述防止傳送值包含無(wú)效狀態(tài)值，且進(jìn)一步包含 響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的通電序列的事件中使所述調(diào)試寄存 器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效的步驟。
7. 根據(jù)權(quán)利要求l所述的方法，其中所述防止傳送值包含無(wú)效狀態(tài)值，且進(jìn)一步包含 響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的斷電序列的事件中使所述調(diào)試寄存 器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效的步驟。
8. 根據(jù)權(quán)利要求l所述的方法，其中所述防止電能轉(zhuǎn)換值包含中斷停用值，且進(jìn)一步 包含響應(yīng)于所述中斷停用值而在所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào) 試過(guò)程之間的讀取/寫入傳送期間停用電源崩潰的步驟。
9. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含將所述至少一個(gè)寄存器控制位設(shè)置為準(zhǔn) 許傳送值，以用于在所述數(shù)字信號(hào)處理器發(fā)生通電序列之后準(zhǔn)許在所述多個(gè)調(diào)試寄 存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)。
10. 根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包含將所述至少一個(gè)電源控制位設(shè)置為準(zhǔn)許 電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程 之間傳送數(shù)據(jù)的事件之后準(zhǔn)許所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列的步驟。
11. 一種數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其用于在與數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列相關(guān)聯(lián) 地在多個(gè)調(diào)試寄存器與多個(gè)數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)時(shí)與所述數(shù)字信號(hào) 處理器相關(guān)聯(lián)而操作，所述系統(tǒng)包含多個(gè)調(diào)試寄存器，其與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)；至少一個(gè)寄存器控制位，其建立于所述多個(gè)調(diào)試寄存器內(nèi)，以用于控制在所述多 個(gè)調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；所述至少一個(gè)寄存器控制位能夠被設(shè)置為防止傳送值，以用于在所述數(shù)字信號(hào)處 理器發(fā)生電能轉(zhuǎn)換序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；且至少一個(gè)電源控制位進(jìn)一步能夠被設(shè)置以防止一防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
12. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其進(jìn)一步包含電路及指令，所述電路及指令用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值，以用于在所述數(shù)字信號(hào)處理器發(fā)生通電序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)。
13. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其進(jìn)一步包含至少一個(gè)寄存器控制位，其用于被設(shè)置為防止傳送值，以用于在所述數(shù)字信號(hào)處理器發(fā)生斷電序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；及至少一個(gè)電源控制位，其用于被設(shè)置為防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的斷電序列。
14. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其中所述調(diào)試寄存器包含多個(gè)調(diào)試配置寄存器，且進(jìn)一步包含至少一個(gè)寄存器控制位，其用于被設(shè)置為防止傳送值，以用于在所述數(shù)字信號(hào)處理器發(fā)生電能轉(zhuǎn)換序列的事件中防止在所述多個(gè)調(diào)試配置寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)；及至少一個(gè)電源控制位，其用于被設(shè)置為防止電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試配置寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
15. 根據(jù)權(quán)利要求U所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其進(jìn)一步包含可信的調(diào)試過(guò)程寄存器，所述調(diào)試過(guò)程寄存器用于在確認(rèn)所述調(diào)試過(guò)程為可信的調(diào)試過(guò)程時(shí)提供至少一個(gè)可信的調(diào)試控制位。
16. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其中所述防止傳送值包含無(wú)效狀態(tài)值且進(jìn)一步包含電路及指令，所述電路及指令用于響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的通電序列的事件中使所述調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效。
17. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其中所述防止傳送值包含無(wú)效狀態(tài)值且進(jìn)一步包含電路及指令，所述電路及指令用于響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的斷電序列的事件中使所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效。
18. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其中所述防止電能轉(zhuǎn)換值包含中斷停用值且進(jìn)一步包含電路及指令，所述電路及指令用于響應(yīng)于所述中斷停用值而在所述調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間的讀取/寫入傳送期間停用電源崩潰。
19. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，將所述至少一個(gè)寄存器控制位設(shè)置為準(zhǔn)許傳送值，以用于在所述數(shù)字信號(hào)處理器發(fā)生通電序列之后準(zhǔn)許在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)。
20. 根據(jù)權(quán)利要求11所述的數(shù)字信號(hào)處理器調(diào)試系統(tǒng)，其進(jìn)一步包含指令及電路，所述指令及電路用于將所述至少一個(gè)電源控制位設(shè)置為準(zhǔn)許電能轉(zhuǎn)換值，以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件之后準(zhǔn)許所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
21. —種用于支持個(gè)人電子裝置而操作的數(shù)字信號(hào)處理器，所述數(shù)字信號(hào)處理器包含用于與所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列相關(guān)聯(lián)地在多個(gè)調(diào)試寄存器與多個(gè)數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)的裝置，所述數(shù)字信號(hào)處理器包含用于在所述多個(gè)調(diào)試寄存器內(nèi)建立至少一個(gè)寄存器控制位以用于控制在所述多個(gè)調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置；用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生電能轉(zhuǎn)換序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置；及用于設(shè)置至少一個(gè)電源控制位以防止一防止電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列的裝置。
22. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生通電序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置。
23. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生斷電序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置；及用于將所述至少一個(gè)電源控制位設(shè)置為防止電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的斷電序列的裝置。
24. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其中所述調(diào)試寄存器包含多個(gè)調(diào)試配置寄存器，且進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生電能轉(zhuǎn)換序列的事件中防止在所述多個(gè)調(diào)試配置寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置；及用于設(shè)置所述至少一個(gè)電源控制位以防止一防止電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試配置寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列的裝置。
25. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其進(jìn)一步包含用于確認(rèn)所述調(diào)試過(guò)程為可信的調(diào)試過(guò)程的裝置。
26. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其中所述防止傳送值包含無(wú)效狀態(tài)值，且進(jìn)一步包含用于響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的通電序列的事件中使所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效的裝置。
27. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其中所述防止傳送值包含無(wú)效狀態(tài)值，且進(jìn)一步包含用于響應(yīng)于所述無(wú)效狀態(tài)值而在所述核心處理器的斷電序列的事件中使所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送無(wú)效的裝置。
28. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其中所述防止電能轉(zhuǎn)換值包含中斷停用值，且進(jìn)一步包含用于響應(yīng)于所述中斷停用值而在所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間的讀取/寫入傳送期間停用電源崩潰的裝置。
29. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為準(zhǔn)許傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生通電序列之后準(zhǔn)許在所述多個(gè)調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的裝置。
30. 根據(jù)權(quán)利要求21所述的數(shù)字信號(hào)處理器系統(tǒng)，其進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為準(zhǔn)許電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件之后準(zhǔn)許所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列的裝置。
31. —種計(jì)算機(jī)可用媒體，所述計(jì)算機(jī)可用媒體中包含有用于在數(shù)字信號(hào)處理器上處理用于調(diào)試多線程數(shù)字信號(hào)處理器的指令的計(jì)算機(jī)可讀程序碼裝置，所述計(jì)算機(jī)可用媒體包含-用于使多個(gè)調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)的計(jì)算機(jī)可讀程序碼裝置；用于在所述多個(gè)調(diào)試寄存器內(nèi)建立至少一個(gè)寄存器控制位以用于控制在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的計(jì)算機(jī)可讀程序碼裝置；用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生電能轉(zhuǎn)換序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的計(jì)算機(jī)可讀程序碼裝置；及用于設(shè)置至少一個(gè)電源控制位以防止一防止電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列的計(jì)算機(jī)可讀程序碼裝置。
32.根據(jù)權(quán)利要求28所述的計(jì)算機(jī)可用媒體，其進(jìn)一步包含用于將所述至少一個(gè)寄存器控制位設(shè)置為防止傳送值以用于在所述數(shù)字信號(hào)處理器發(fā)生斷電序列的事件中防止在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程及所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的計(jì)算機(jī)可讀程序碼裝置；及用于將所述至少一個(gè)電源控制位設(shè)置為防止電能轉(zhuǎn)換值以用于在所述多個(gè)調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的斷電序列的計(jì)算機(jī)可讀程序碼裝置。
全文摘要
本發(fā)明提供包括(但不限于)用于處理通信(例如，CDMA)系統(tǒng)中的傳輸?shù)臄?shù)字信號(hào)處理器的設(shè)計(jì)及使用的技術(shù)。一種方法及系統(tǒng)與所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列相關(guān)聯(lián)地控制在調(diào)試寄存器與數(shù)字信號(hào)處理器過(guò)程之間傳送數(shù)據(jù)。在數(shù)字信號(hào)處理器中，調(diào)試寄存器與核心處理器過(guò)程及調(diào)試過(guò)程相關(guān)聯(lián)?？刂莆豢刂圃谒稣{(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)。所述控制位在電能轉(zhuǎn)換序列的事件中防止在所述調(diào)試寄存器、所述核心處理器過(guò)程與所述調(diào)試過(guò)程之間傳送數(shù)據(jù)?？刂莆贿€在所述調(diào)試寄存器與所述核心處理器過(guò)程或所述調(diào)試過(guò)程之間傳送數(shù)據(jù)的事件中防止所述數(shù)字信號(hào)處理器的電能轉(zhuǎn)換序列。
文檔編號(hào)G06F1/32GK101681191SQ200780041118
公開(kāi)日2010年3月24日 申請(qǐng)日期2007年11月13日 優(yōu)先權(quán)日2006年11月15日
發(fā)明者盧奇安·科德雷斯庫(kù), 威廉·C·安德森, 蘇雷什·文庫(kù)馬漢提, 路易斯·阿奇列·詹尼尼, 陳旭峰, 馬洛耶庫(kù)馬爾·皮拉 申請(qǐng)人:高通股份有限公司