專利名稱：Ic布局的電性能計算的制作方法
IC布局的電性能計算
背景技術(shù)：
在設計集成電路時，能夠估計各種電路功能部件的電性能是重 要的。這些電性能通常包括導體的電阻以及各種電路功能部件之間 的電容。在時限非常關(guān)鍵的電路領域中，如果電路要正常操作，就 必須能夠準確預測電性能。
在傳統(tǒng)的集成電路加工中，芯片制造商提供在估計電性能中使 用的數(shù)據(jù)。這種數(shù)據(jù)可以包括集成電路各層的厚度和介電常數(shù)，以 及可以在電路上創(chuàng)建的功能部件的最小間距和最小尺寸。另外，制 造商可以提供整體失真因子，所述失真因子是在晶片上創(chuàng)建的電路 功能部件與其預期尺寸之間的差異。例如，在加工期間，某些功能 部件可能比期望的小，而其他功能部件可能比期望的大。場解算器
(field solver )程序使用此整體失真因子和其他工藝數(shù)據(jù)來估計將要 制造的集成電路中功能部件的電特性。
對于在晶片上創(chuàng)建的功能部件構(gòu)圖與預期布局構(gòu)圖嚴格匹配的 集成電路設計而言，上述方法工作得相當好。然而，該技術(shù)可能產(chǎn) 生設計誤差，由此，工藝失真使晶片上創(chuàng)建的構(gòu)圖與預期布局構(gòu)圖 顯著不同。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明是一種通過考慮在加工期間可能出 現(xiàn)光刻失真和其他失真來改進集成電路電仿真的準確性的技術(shù)。
在本發(fā)明的 一個實施例中，集成電路布局設計定義了將在晶片 上創(chuàng)建的多個功能部件。利用 一種或多種解析度增強技術(shù)(RET )(諸 如光學和工藝修正(OPC))對布局設計或其部分進行修正，以改 進將在晶片上創(chuàng)建的功能部件的保真度。對修正布局執(zhí)行印刷圖像仿真，該仿真對IC設計的功能部件將如何形成在晶片上進行估計。 繼而將仿真布局圖像用作場解算器程序的輸入，以估計集成電路功 能部件的電性能。
提供本發(fā)明概述是為了以簡化形式引入概念選擇，這些概念選 擇在具體實施方式
中會進一步描述。此概述并不意在標識要求保護
的主題的關(guān)鍵特征，也不意在用作協(xié)助確定本發(fā)明所要求保護的主 題的范圍。


通過結(jié)合附圖參照以下具體描述，本發(fā)明的前述方面和本發(fā)明
帶來的很多優(yōu)勢將變得明白且更易理解，其中
圖1示出了用于確定集成電路設計中功能部件的電性能的傳統(tǒng) 過程；
圖2示出了根據(jù)本發(fā)明一個實施方式的用于確定集成電路設計 中功能部件的電性能的過程；
圖3示出了預期布局構(gòu)圖以及該預期布局構(gòu)圖的仿真布局圖像；
圖4示出了布局設計的分級結(jié)構(gòu)以及定義集成電路各層中功能 部件的相應多邊形集合；以及
圖5示出了用于實現(xiàn)本發(fā)明的代表性計算機系統(tǒng)。
具體實施例方式
如上所述，本發(fā)明是一種用于改進對將在集成電路中創(chuàng)建的功 能部件的電性能估計的準確性的系統(tǒng)。
圖1示出了用于對將在集成電路(IC)中創(chuàng)建的功能部件的電 性能進行估計的傳統(tǒng)技術(shù)。根據(jù)此技術(shù)，從集成電路制造商處接收 工藝文件10。工藝文件10包括來自于制造商的多個參數(shù)，這些參數(shù) 是估計IC布局設計所定義的電路功能部件的電性能所需的。這些參 數(shù)可以包括集成電路中各層的厚度以及各層的介電常數(shù)。另外，工 藝文件可以包括集成電路的功能部件之間的最小間距和最小的功能部件尺寸。這些參數(shù)和其他常用電路參數(shù)由模型生成器30結(jié)合場解 算器程序20 (諸如，可從Synopsys獲得的Raphael、可從Magma獲 4尋的Quickcap、可乂人Ansoft獲4尋的Maxewell,可乂人Mentor Graphics 獲得的MCS2/MCS3)來使用，以開發(fā)出對各種電路功能部件的電性 能進行估計的方程式或模型。模型生成器30產(chǎn)生的方程式或模型可 以存儲在庫40中，該庫40可由計算機程序訪問以便對整個布局^殳 計中的各種功能部件的電性能進行估計。
為了估計布局設計中的功能部件的電性能，計算機程序接收預 期布局設計或者目標布局設計60的全部或者一部分，并利用全芯片 提取程序70來分析功能部件。全芯片提取程序70分析將在集成電 路每層中創(chuàng)建的功能部件，以確定集成電路的同 一層中的功能部件 之間和不同層中的功能部件之間的電交互。全芯片提取程序70與模 型庫40交互，以得到對電性能(諸如各種電路功能部件的電阻、電 容或者電感)的估計。全芯片提取程序70的輸出是網(wǎng)表(netlist) 80,其可以由電路建模程序(諸如，SPICEtm或其他)用來確定電路 的電4于為。
對于預期布局中所定義的功能部件形狀與在晶片上創(chuàng)建的功能 部件形狀嚴格匹配的光刻系統(tǒng)而言，圖1中所示系統(tǒng)工作得相當好。 然而，在將要在晶片上創(chuàng)建的功能部件比用來暴露晶片的光的波長 小的光刻系統(tǒng)中，或者在功能部件彼此靠得太近的光刻系統(tǒng)中，可 能出現(xiàn)光學失真和其他工藝失真。對于這些類型的布局，預期布局 所定義的功能部件構(gòu)圖可能與將在晶片上創(chuàng)建的功能部件完全不相 似。對于在晶片上失真的功能部件，使用布局文件中功能部件的描 述來估計功能部件的電性能可能導致不準確。
圖2示出了根據(jù)本發(fā)明實施方式的用于計算將在集成電路中創(chuàng) 建的功能部件的電性能的一種系統(tǒng)。在所示實施方式中，預期集成 電路布局設計60的至少一部分被讀取并且被提供給解析度增強技術(shù) (RET )工具，諸如用于補償在光刻印刷工藝期間可能出現(xiàn)的失真的 光學和工藝修正(OPC)引擎100。這種失真可以包括光學失真或者工藝失真，諸如蝕刻效應等。通常，OPC引擎100進行操作以修改 布局設計中的一個或多個功能部件，這是通過向內(nèi)或向外偏移(bias) 功能部件的邊緣以對預期的工藝失真進行預補償。OPC引擎100從 光學和工藝模型105接收信息，其中該光學和工藝模型105實際捕 獲了制造商用來在硅晶片上產(chǎn)生設計的光學系統(tǒng)和工藝的性能。光 學和工藝模型105的輸入包括光學參數(shù)，諸如在光刻工具中使用的 數(shù)值孔徑、波長和光照構(gòu)圖。另外，可以對預期測試構(gòu)圖與根據(jù)形 成測試構(gòu)圖的晶片而進行的測量進行比較，以此來校準光學和工藝 模型。在一個實施方式中，可以使用可從本發(fā)明的受讓人(Oregon 州Wilsonville市的Mentor Graphics )獲4尋的CALIBERETM Workbench Model Center來構(gòu)建光學和工藝模型105。利用OPC修正，在晶片 上形成的功能部件將會與預期目標布局設計更加匹配。 一 種適當?shù)?OPC引擎100是可從Mentor Graphics獲得的CALIBRETM軟件組。
OPC引擎100的輸出是經(jīng)過OPC修正的布局120。經(jīng)過OPC修 正的布局120由印刷圖像仿真引擎130進行分析，其中印刷圖像仿 真引擎諸如Mentor Graphic的CALIBRE內(nèi)的PRINT IMAGE功能， 其對如何在晶片上創(chuàng)建經(jīng)過修正的布局設計中的功能部件進行仿 真。在一個實施方式中，印刷圖像仿真引擎130與光學和工藝模型 105交互，以便對將被用以創(chuàng)建集成電路的光刻工藝進行仿真。印刷 圖像仿真引擎130的輸出是仿真的布局圖像140，其對多個功能部件 進行定義，如同它們將被創(chuàng)建在晶片上一樣。通常，仿真的布局圖 像140中的每個功能部件被定義為多邊形，該多邊形由于光刻失真 和其他工藝失真而具有稍微不規(guī)則的形狀。為了如同在晶片上創(chuàng)建 功能部件 一 樣來對功能部件的電性能進行估計，將仿真的布局圖像 140中定義的功能部件提供給場解算器程序150。場解算器150產(chǎn)生 網(wǎng)表80,其對各個寄生電容、電阻或者電感進行定義，以供電路仿 真程序使用。
場解算器程序150可以與上述場解算器程序20相同。然而，場 解算器應當能夠處理在仿真布局圖像中定義的功能部件的復雜形在本發(fā)明的一個實施方式中，場解算器程序150是有限元場解算器 禾呈序，i者^口可/人Ansoft獲4尋的Maxewell、可,人Mentor Graphics獲4尋 的MCS2/MCS3。
在本發(fā)明的一個實施方式中，只有預期集成電路布局設計60的 被選擇部分由OPC引擎100處理，并由場解算器程序150用來產(chǎn)生 網(wǎng)表80。然而，如果時間和加工功率允許，可以用這種方式來分析 整個預期布局設計。
對于尺寸比較大、或?qū)ω‰娐凡僮鞑缓荜P(guān)鍵的、或者不會產(chǎn)生 這樣的工藝失真的那些電路功能部件，可以使用如上所述的工藝文 件10、場解算器程序20、模型生成器30、模型庫40和全芯片提取 工具70來估計這些功能部件的電性能。
圖3示出了預期布局設計200的示例以及相應的仿真布局圖像
250。預期布局設計200包括多個功能部件，這些功能部件通過布局
描述語言(諸如，GDSIItm或者OASIS )而被定義為多邊形頂點序
列202。預期布局設計200可以分級進行定義，由此，在布局設計中
重復的電路功能部件或者電路功能部件組作為單元與對每個單元放 置的參考一起被定義在數(shù)據(jù)庫中。
如本領域技術(shù)人員所知，光刻失真和其它失真通常會引起誤差， 使得實際上在晶片上創(chuàng)建的布局與預期布局不匹配。根據(jù)失真的程 度，電路功能部件可能無法如電路設計師所設想的那樣操作，或者 根本不能操作。
為了修正光刻失真，OPC修正引擎100改變預期布局設計所定
義的一個或多個多邊形，以使得在晶片上所創(chuàng)建的布局能夠與預期
布局更匹配。OPC引擎100通常通過將多邊形的邊劃分成多個邊片
段并有選擇地向內(nèi)或向外偏移一個或多個邊片段來進行操作，以改 進在晶片上創(chuàng)建的功能部件的保真度。另外，可以將附加的功能部 件(諸如，錘頭、襯線或者其它構(gòu)圖)添加到布局功能部件，以改 進它們的保真度。在某些情況下，解析度增強技術(shù)可能添加附加的功能部件，諸如，次解析度輔助功能部件(SRAF)或者移相器，這 些附加功能部件被用于改進圖像保真度。在圖3中被示為由印刷圖 像功能確定的仿真布局圖像250表示將從OPC修正布局創(chuàng)建到晶片 上的功能部件。定義了將在晶片上創(chuàng)建的功能部件的多邊形通常包 括大量的頂點252，以定義功能部件的不規(guī)則邊界。
在某些實施方式中，場解算器程序150需要電路布局的具體描 述，以便能夠計算布局中功能部件的各種電性能。在本發(fā)明的一個 實施方式中，印刷圖像功能所產(chǎn)生的仿真布局圖像被分級定義，如 圖4所示。分級布局描述包括頂部單元T和多個子單元Cl、 C2、 C3.,.,C10。每個子單元都定義了將在晶片上創(chuàng)建的功能部件的構(gòu)圖 (例如，多邊形)。某些場解算器程序150需要在逐層的基礎上定 義功能部件多邊形，諸如聚乙烯層、擴散1層、擴散區(qū)2層、接觸 層、金屬1層和金屬2層等中的所有功能部件的列表。為了將仿真 布局圖像的分級描述轉(zhuǎn)換成場解算器程序150能夠理解的逐層格式， 對仿真布局圖像的分級描述進行分析，以確定哪些功能部件在集成 電路的哪層中。在一個實施方式中，使用遞歸樹搜索算法來取回每 個層中的那些功能部件，并為集成電路的每一個層定義文件或且其 他數(shù)據(jù)集。
以下是輸出文件的示例，該輸出文件定義了仿真布局圖像中的 多個多邊形。場解算器程序150可以使用該文件來估計功能部件的 電性能。在所示實施方式中，每個多邊形由多邊形中的多個頂點來 定義，頂點后面是每個頂點在場解算器所使用的布局柵格上的位置。
多邊形4
-0.070000 1.0050000.070000 1,005000 0,070000 1.420000-0.070000 1,420000 多邊形4
0.375000 1.005000 0.630000 1.005000 0.6300001.235000 0.375000 1.235000 多邊形140.010000 0.740000 1,010000 0.740000 1,210000 l細OOO 1.210000 1.230000
0.530, 1.53,0 0.310000 1,410000 0.010000 O細OOO
1 ，010000 1.010000 0,530000 O細OOO
1.010000 1.530000 0.310000 l.歸OOO 0.890000 0.860000
多邊形8
-0.200000 -0.0700001.600000 -0.07,0 0,3200001.040000 0.320000L04纖0 0.410000 0.410000 0.820000 0,320000 -0.200000 0.320000
多邊形16
-0.200000 2.200000 O細OOO 2.200000
1,865000 -O細OOO 1.865000 -0.05,0
0.170000 1.745000 0.170000 1,865000
0,820畫2.200000 1.040000 2.200000 -0.200000 2.590000
1.010000 1.230000 1.810000 1.4l秦0
l掘OOO 0.820000
0.160000 2.200000
1.040000 1.850000
l扁OOO 2.590000
多邊形16
1.250000 0.740000
L450000 O.,OOO
1.4700Q0 1,235000
1,470000 1.410000
L250000 1.410000
O細OOO 1.745000、 0,160000 1.865000 0.820000 1.850000 1.600000 2.2OOO00
1.470000 0.740000 1,450000.005000 1.450, 1.235000 1.470000 1.810000 1.330000 1.410000
1.470000 O細OOO 1.470000 1.005000 1,450000 1.410000 1.250000 1,810000 1.330000 O.S60000
1.250000 O.,糊 場解算器程序l50根據(jù)定義各電路層中功能部件的文件來計算 各功能部件的電阻和功能部件之間的電容。由于經(jīng)過0 P c修正的功
能部件的仿真布局圖像中的多邊形準確地反映了與將在晶片上形成 的功能部件一樣的功能部件形狀，所以電性能的估計比根據(jù)預期布
局直接計算出的性能更準確。針對經(jīng)過OPC修正的布局而計算出的 電性能的網(wǎng)表可以與根據(jù)未經(jīng)OPC修正的布局而創(chuàng)建的電性能的網(wǎng) 表結(jié)合，以對整個IC設計的電操作進行仿真。圖5示出了可以用來實現(xiàn)本發(fā)明的代表性計算機系統(tǒng)300。計算 機302接收在計算機可讀介質(zhì)304 (諸如，CD-ROM、 DVD、磁帶或
計算機通信鏈路)上的編程指令集。計算機執(zhí)行指令，以便從數(shù)據(jù) 庫306或其他存儲介質(zhì)讀取預期布局的全部或者一部分。計算機隨 后執(zhí)行一個或多個解析度增強技術(shù)(諸如OPC)來針對工藝失真修 正預期布局的一部分。使用所修正的布局數(shù)據(jù)來生成仿真布局圖像， 隨后使用該仿真布局圖像來以上述方式計算功能部件的電性能。
計算機302可以是單機設備或者是網(wǎng)絡化的設備。另外，計算 機302可以通過諸如互聯(lián)網(wǎng)的通信鏈路320連接至其他計算機324。 對布局的處理可以分布在連接的計算機之間。
雖然已經(jīng)示出并描述了示例性實施方式，但是應當理解，在不 脫離所附權(quán)利要求中給出的本發(fā)明范圍的前提下可以對其進行各種 改變。
權(quán)利要求
1. 一種用于計算集成電路布局設計中的功能部件的電性能的方法，包括接收目標布局設計，其定義了將在集成電路或其一部分中創(chuàng)建的功能部件；產(chǎn)生修正布局，其包括針對光刻工藝失真而利用一種或多種解析度增強技術(shù)對其進行了補償?shù)囊粋€或多個功能部件；對如何在晶片上形成所述修正布局中的所述功能部件進行仿真；以及使用如何在晶片上形成所述修正布局中的所述功能部件的仿真作為場解算器的輸入，來計算所述功能部件的所述電性能。
2. 根據(jù)權(quán)利要求1所述的方法，其中將仿真布局圖像中的所述 功能部件定義為多邊形，并且通過將所述仿真布局圖像的所述多邊 形應用于有限元場解算器來計算所述功能部件的所述電性能。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述一種或多種解析度增 強技術(shù)包括光學和工藝修正(OPC)工具。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述修正布局中的所述功 能部件的所述電性能存儲在網(wǎng)表中。
5. 根據(jù)權(quán)利要求1所述的方法，進一步包括計算所述目標布 局設計中未修正的功能部件的電性能，以及將所述未修正的功能部 件的所述電性能與所述修正布局所定義的所述功能部件的所述電性 能相結(jié)合。
6. —種計算機可讀介質(zhì)，其包括指令序列，所述計算機可以執(zhí) 行所述指令序列來執(zhí)行權(quán)利要求1到5中任一權(quán)利要求所述的方法。
7. —種用于計算集成電路布局設計中功能部件的電性能的系 統(tǒng)，包4舌計算機，其執(zhí)行使所述計算機執(zhí)行下述操作的編程指令序列接收目標布局設計，其定義了將在集成電路或其一部分中創(chuàng)建的功能部件；產(chǎn)生修正布局，其包括針對光刻工藝失真而利用 一種或多種 解析度增強技術(shù)對其進行了補償?shù)墓δ懿考?；對如何在晶片上形成所述修正布局中的所述功能部件進行仿 真；以及使用如何在所述晶片上形成所述功能部件的仿真結(jié)果作為場 解算器的輸入，來計算所述集成電路中的所述功能部件的所述電性能。
全文摘要
一種用于計算將在集成電路上創(chuàng)建的功能部件的電性能的系統(tǒng)。使用一種或多種解析度增強技術(shù)而針對光刻失真或者其他工藝失真對預期布局設計的全部或部分進行修正。修正布局的仿真布局圖像被用作場解算器程序的輸入，該場解算器程序就像功能部件將被形成在晶片上那樣來計算所述功能部件的電性能。
文檔編號G06F17/50GK101427254SQ200780011321
公開日2009年5月6日 申請日期2007年2月12日 優(yōu)先權(quán)日2006年2月17日
發(fā)明者J·福爾波, 任卓翔, 張衛(wèi)東 申請人:明導公司