專利名稱：一種串行總線數(shù)據(jù)傳輸裝置的制作方法
技術領域：
本實用新型涉及計算機通信技術領域，特別是指 一 種串行總線數(shù) 據(jù)傳輸裝置。
背景技術：
隨著計算機技術的發(fā)展，在工業(yè)控制、生成、生活、車輛自動化 控制等各個領域都有較大的應用，特別是在車輛自動化控制中，應用 的更為廣泛。在車輛自動化控制中，通常會采用高可靠或故障-安全計算的通用 計算機，這種計算機普遍采用冗余的系統(tǒng)架構實現(xiàn)。在中央處理板與 外設板之間，需要設置高可靠或故障-安全的冗余總線，傳統(tǒng)的并行總 線使用引腳過多，進行冗余設計非常困難，且控制協(xié)議復雜。另外，由于高可靠或故障-安全計算的通用計算機采用的不是點對 點架構，在擴充外設板時會受到總線性能的限制。每增加一個外設板， 各個外設板的性能就會隨之下降，且電磁兼容性差。由于數(shù)據(jù)線為雙 向，難以實現(xiàn)電氣隔離。傳統(tǒng)的串行背板總線雖然也能實現(xiàn)數(shù)據(jù)傳輸，但多偏向于性能較高的電信應用，而并不適合高可靠或故障-安全計算機的應用；而現(xiàn)有 高可靠或故障-安全的冗余總線采用并行總線，引腳較多，實現(xiàn)復雜。實用新型內(nèi)容有鑒于此，本實用新型在于提供一種串行總線數(shù)據(jù)傳輸裝置，以 解決上述高可靠或故障-安全計算機中數(shù)據(jù)傳輸采用并行總線，結構復 雜的問題。為解決上述問題，本實用新型提供一種串行總線數(shù)據(jù)傳輸裝置， 包括3主收發(fā)器和從收發(fā)器；所述主收發(fā)器包括第一串行編碼器、第一串行解碼器、第一控 制器；所述從收發(fā)器包括第二串行編碼器、第二串行解碼器、第二控 制器；用于發(fā)送幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾的所述第一串行編碼器與所述第二串行解碼器相連；用于接收反饋及數(shù)據(jù)的所述第一串 行解碼器與所述第二串行編碼器相連；所述第一串行編碼器、第一串行解碼器分別與進行邏輯控制的所述第 一控制器相連；用于接收幀頭、數(shù)據(jù)傳輸?shù)拿睢?shù)據(jù)、幀尾的所述第二串行解碼器與所述第一串行編碼器相連；用于反饋所接收到幀頭、數(shù)據(jù)傳輸 的命令、數(shù)據(jù)、幀尾及發(fā)送數(shù)據(jù)的所述第二串行編碼器與所述第一串 行解碼器相連；所述第二串行編碼器、第二串行解碼器分別與進行邏 輯控制的所述第二控制器相連。優(yōu)選的，所述主收發(fā)器包括主、備兩個互為冗余工作的第一串行 編碼器/第一串行解碼器，且均與所述第一控制器相連；所述從收發(fā)器 包括主、備兩個互為冗余工作的第二串行編碼器/第二串行解碼器，且 均與所述第二控制器相連。優(yōu)選的，所述主收發(fā)器/從收發(fā)器進一步包括與所述第一控制器相 連的比較器，用于在所述主、備第一串行編碼器/第二串行編碼器發(fā)送 數(shù)據(jù)時，進行數(shù)據(jù)比較；或在所述主、備第一串行解碼器/第二串行解 碼器接收數(shù)據(jù)后，進行數(shù)據(jù)比較。優(yōu)選的，所述第一控制器連接有為主、備兩個第一串行編碼器/ 第一串行解碼器分別提供時鐘的兩個時鐘源；所述兩個時鐘源分別連接從收發(fā)器并提供時鐘。本實用新型的裝置，在主收發(fā)器和從收發(fā)器之間進行數(shù)據(jù)傳輸時， 接收到數(shù)據(jù)的主收發(fā)器/從收發(fā)器均會將所接收到的數(shù)據(jù)進行反饋，從 而保證數(shù)據(jù)的通路的正常工作，且在發(fā)送/接收數(shù)據(jù)時均采用主、備冗 余工作，并在發(fā)送/接收數(shù)據(jù)時進行主、備用的比較，當不一致時，重4新傳輸。且數(shù)據(jù)傳輸安全，容易在計算機系統(tǒng)中推廣、應用。

圖1是本實用新型實施例的裝置結構圖。
具體實施方式
為清楚說明本實用新型的裝置，下面給出本實用新型的優(yōu)選實施例并結合附圖詳細說明。參見圖1,包括主收發(fā)器和從收發(fā)器，主 收發(fā)器安裝在中央處理板上，從收發(fā)器安裝在外設板上。所述主收發(fā)器包括第一串行編碼器A1、第一串行解碼器A1、 第一控制器；所述第一串行編碼器A1，用于在所述第一控制器的控制下，向所 述從收發(fā)器發(fā)送幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾；所述第一串行解碼器Al，用于在所述第一控制器的控制下，接收 所述從收發(fā)器發(fā)送的數(shù)據(jù)；或接收所述從收發(fā)器反饋所接收到的幀頭、 數(shù)據(jù)傳輸命令、數(shù)據(jù)、幀尾；所述第一控制器，用于控制所述第一串行編碼器Al向所述從收 發(fā)器發(fā)送幀頭、數(shù)據(jù)傳輸?shù)拿詈?，控制所述第一串行解碼器Al或 第一串行編碼器Al與所述從收發(fā)器之間進行數(shù)據(jù)傳輸，控制所述第 一串行解碼器Al接收來自從收發(fā)器的幀尾；所述第一控制器還通過緩存(FIFO-A)與中央CPU連接。所述從收發(fā)器包括第二串行編碼器B1、第二串行解碼器B1、 第二控制器；所述第二串行編碼器B1，用于在所述第二控制器的控制下，向所 述主收發(fā)器反饋所接收到的幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾；或 向所述主收發(fā)器發(fā)送數(shù)據(jù)；所述第二串行解碼器Bl,用于在所述第二控制器的控制下，接收 所述主收發(fā)器發(fā)送的幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾；所述第二控制器，用于控制所述第二串行編碼器Bl向所述主收發(fā)器反饋所接收到的幀頭、數(shù)據(jù)傳輸?shù)拿詈?，控制所述第二串行?碼器Bl或第二串行編碼器Bl與所述主收發(fā)器之間進行數(shù)據(jù)傳輸，控 制所屬第二串行編碼器向所述主收發(fā)器反饋所接收到的幀尾。所述第二控制器還通過緩存(FIFO-B)與外設CPU連接。優(yōu)選的，所述主收發(fā)器/從收發(fā)器為主、備雙收發(fā)器同時互為冗余 工作，如圖5所示，主收發(fā)器中還具有第一串行解碼器A2、第一串行 編碼器A2也可實現(xiàn)與從收發(fā)器之間進行數(shù)據(jù)傳輸，從而與第一串行 解碼器Al、第一串行編碼器Al構成主、備用關系，且互為冗余工作。 從收發(fā)器中采用第二串行編碼器Bl、第二串行編碼器Bl與第二串行 解碼器B2、第二串行解碼器B2為主、備用關系，且互為冗余工作。在主、備收發(fā)器之間進一步包括比較器A,用于在所述主、備收 發(fā)器的第一串行編碼器Al/A2發(fā)送數(shù)據(jù)時、或第一串行解碼器Al/A2 接收數(shù)據(jù)對，進行比較，當比較結果不一致時，重新傳輸；進一步包 括比較器B,用于在所述主、備收發(fā)器的第一串行編碼器Bl/B2發(fā)送 數(shù)據(jù)時、或第一串行解碼器Bl/B2接收數(shù)據(jù)時，進行比較，當比較結 果不一致時，重新傳輸。優(yōu)選的，所述第一串行編碼器Al/A2、或第二串行編碼器Al/A2 發(fā)送數(shù)據(jù)時，每位數(shù)據(jù)為3個脈沖；所述第一串行解碼器Bl/B2、或 第二串行解碼器Bl/B2接收數(shù)據(jù)時，在所接收到的3個脈沖中取2個 相同的脈沖作為該位凄t據(jù)。所述第一控制器連接有為主、備兩個第一串行編碼器Al/A2、或 第 一 串行解碼器Al/A2分別提供時鐘的兩個時鐘源；所述兩個時鐘源 分別連接從收發(fā)器并提供時鐘。對于本實用新型的實施例中所闡述的裝置，凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本 實用新型的保護范圍之內(nèi)。
權利要求1、一種串行總線數(shù)據(jù)傳輸裝置，其特征在于，包括主收發(fā)器和從收發(fā)器；所述主收發(fā)器包括第一串行編碼器、第一串行解碼器、第一控制器、時鐘源；所述從收發(fā)器包括第二串行編碼器、第二串行解碼器、第二控制器；用于發(fā)送幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾的所述第一串行編碼器與所述第二串行解碼器相連；用于接收反饋及數(shù)據(jù)的所述第一串行解碼器與所述第二串行編碼器相連；所述第一串行編碼器、第一串行解碼器分別與進行邏輯控制的所述第一控制器相連；所述時鐘源連接第一控制器及所述從收發(fā)器；用于接收幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾的所述第二串行解碼器與所述第一串行編碼器相連；用于反饋所接收到幀頭、數(shù)據(jù)傳輸?shù)拿?、?shù)據(jù)、幀尾及發(fā)送數(shù)據(jù)的所述第二串行編碼器與所述第一串行解碼器相連；所述第二串行編碼器、第二串行解碼器分別與進行邏輯控制的所述第二控制器相連。
2、 根據(jù)權利要求1所述的裝置，其特征在于，所述主收發(fā)器包 括主、備兩個互為冗余工作的第一串行編碼器/第一串行解碼器，且均 與所述第一控制器相連；所述從收發(fā)器包括主、備兩個互為冗余工作 的第二串行編碼器/第二串行解碼器，且均與所述第二控制器相連。
3、 根據(jù)權利要求2所述的裝置，其特征在于，所述主收發(fā)器/從 收發(fā)器進一步包括與所述第一控制器相連的比較器，用于在所述主、 備第一串行編碼器/第二串行編碼器發(fā)送數(shù)據(jù)時，進行數(shù)據(jù)比較；或在 所述主、備第一串行解碼器/第二串行解碼器接收數(shù)據(jù)后，進行數(shù)據(jù)比 較。
4、 根據(jù)權利要求2所述的裝置，其特征在在于，所述第一控制 器連接有為主、備兩個第一串行編碼器/第一串行解碼器分別提供時鐘 的兩個時鐘源；所述兩個時鐘源分別連接從收發(fā)器并提供時鐘。
專利摘要本實用新型公開了一種串行總線數(shù)據(jù)傳輸裝置，涉及計算機技術領域，包括主收發(fā)器和從收發(fā)器；所述主收發(fā)器包括第一串行編碼器、第一串行解碼器、第一控制器、時鐘源；所述從收發(fā)器包括第二串行編碼器、第二串行解碼器、第二控制器；用于發(fā)送幀頭、數(shù)據(jù)傳輸?shù)拿睢?shù)據(jù)、幀尾的所述第一串行編碼器與所述第二串行解碼器相連；用于接收反饋及數(shù)據(jù)的所述第一串行解碼器與所述第二串行編碼器相連；所述第一串行編碼器、第一串行解碼器分別與進行邏輯控制的所述第一控制器相連；所述時鐘源連接第一控制器及所述從收發(fā)器。在數(shù)據(jù)傳輸時，接收到數(shù)據(jù)的主收發(fā)器/從收發(fā)器均會將所接收到的數(shù)據(jù)進行反饋，保證數(shù)據(jù)的通路的正常工作。
文檔編號G06F13/42GK201111035SQ20072018224
公開日2008年9月3日 申請日期2007年11月9日 優(yōu)先權日2007年11月9日
發(fā)明者 周, 濤 薛, 車惠軍, 臻 黃, 龔光華 申請人:北京全路通信信號研究設計院