專利名稱：凍結(jié)環(huán)高速緩存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及凍結(jié)環(huán)高速緩存。
背景技術(shù)：
在具有當(dāng)前的和建議中的初始化過(guò)程(如由擴(kuò)展固件接口 (EFI) 提供的初始化過(guò)程，可以訪問(wèn)網(wǎng)站www.uefi.org了解進(jìn)一步的說(shuō)明) 的基于處理器的系統(tǒng)或平臺(tái)中，初期的存儲(chǔ)器使用是必須的。即， 初期的平臺(tái)初始化代碼可能需要在初始化該平臺(tái)的主存儲(chǔ)器子系統(tǒng) 之前訪問(wèn)存儲(chǔ)器。在一種方法中，這種初始化代碼可能依靠訪問(wèn)作 為隨機(jī)存取存儲(chǔ)器(RAM)的處理器高速緩存或與多內(nèi)核系統(tǒng)的內(nèi) 核關(guān)聯(lián)的處理器高速緩存段以及根據(jù)初始化代碼的需要利用這作為 棧和/或堆的能力。這種技術(shù)稱為利用高速緩存作為RAM的技術(shù) (cache-as誦RAM, CAR)。
在新出現(xiàn)的多內(nèi)核系統(tǒng)的高速緩存拓樸中，可以在內(nèi)核之間共 享具有多個(gè)高速緩存段的大高速緩存。本領(lǐng)域中已知可允許在多個(gè) 內(nèi)核之間共享友好高速緩存行的各種共享方法。但是，在要用于CAR 系統(tǒng)初始化的高速緩存達(dá)到可共享狀態(tài)的狀態(tài)進(jìn)行初始化的系統(tǒng)會(huì) 對(duì)初期的引導(dǎo)流程造成多個(gè)問(wèn)題。例如，在一個(gè)Pre-EFI初始化(PEI) 流程中，利用處理器高速緩存作為RAM來(lái)初始化主存儲(chǔ)器技術(shù)(它 可以是諸如雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取(DDR)存儲(chǔ)器的多個(gè)熟知 類型之一)或諸如公共系統(tǒng)互連(CSI)控制、解碼和路由硬件的互 連系統(tǒng)。
目前，這些多內(nèi)核(multi-core/many-core )系統(tǒng)中建議的引導(dǎo)模 型是只啟用一個(gè)內(nèi)核并用硬件狀態(tài)機(jī)來(lái)選擇這一個(gè)內(nèi)核，其中該硬
件狀態(tài)機(jī)在加電或啟動(dòng)事件時(shí)運(yùn)行以便選擇該內(nèi)核。但是，在這種 方案中，這一個(gè)內(nèi)核可能會(huì)變成是有損系統(tǒng)的整體可靠性的單個(gè)故障點(diǎn)。
而且，因?yàn)榧磿r(shí)重啟變成是服務(wù)器中的一個(gè)重要的特征，所以 利用多個(gè)內(nèi)核來(lái)進(jìn)行更快速的引導(dǎo)過(guò)程是具吸引力的。因此，需要
pre-EFI和類似的初始化軟件能夠在多個(gè)內(nèi)核之間最大化地并行進(jìn)行 初始化，并且希望它在面對(duì)故障內(nèi)核或錯(cuò)誤內(nèi)核或與內(nèi)核關(guān)聯(lián)的故 障或失靈高速緩存段時(shí)足夠穩(wěn)固。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，本發(fā)明涉及一種處理器，包括
多個(gè)內(nèi)核和多個(gè)高速緩存段，每個(gè)內(nèi)核與所述高速緩存段之一 關(guān)聯(lián)，所述高速緩存段由數(shù)據(jù)通信環(huán)互連,；以及
邏輯，用于在啟動(dòng)事件時(shí)禁止所述環(huán)的操作并在所述內(nèi)核的一
個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多 個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間利用與所述內(nèi)核關(guān)聯(lián)的 高速纟爰存段作為讀-寫存儲(chǔ)器進(jìn)4亍操作。
根據(jù)本發(fā)明的另一方面，本發(fā)明涉及一種在基于處理器的系統(tǒng) 的啟動(dòng)事件時(shí)執(zhí)行的方法，包括:
禁止將所述系統(tǒng)的處理器的多個(gè)處理器內(nèi)核和所述處理器的多 個(gè)高速緩存段互連的數(shù)據(jù)通信環(huán)的操作，每個(gè)內(nèi)核與所述高速緩存 段之一關(guān)聯(lián)；以及
在所述內(nèi)核的一個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得在所 述內(nèi)核的所述一個(gè)或多個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間 利用與所述內(nèi)核關(guān)聯(lián)的高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。
根據(jù)本發(fā)明的又一方面，本發(fā)明涉及一種系統(tǒng)，包括
處理器，所述處理器還包摶多個(gè)內(nèi)核和多個(gè)高速緩存段，每個(gè) 內(nèi)核與所述高速緩存段之一 關(guān)聯(lián)；所述高速緩存段由數(shù)據(jù)通信環(huán)互
連；以及
邏輯，用于在啟動(dòng)事件時(shí)禁止所述環(huán)的操作并在所述內(nèi)核的一 個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多個(gè)或多個(gè)內(nèi)核執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間利用與所述內(nèi)核關(guān)聯(lián)的高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。


圖1示出一個(gè)實(shí)施例中的基于處理器的系統(tǒng)。
圖2示出一個(gè)硬件實(shí)施例。
圖3示出另一個(gè)硬件實(shí)施例。
圖4描繪一個(gè)實(shí)施例中的引導(dǎo)流程。
圖5描繪一個(gè)實(shí)施例中的處理流程。
具體實(shí)施例方式
圖1描繪一個(gè)實(shí)施例中的基于處理器的平臺(tái)100。該系統(tǒng)包括 一個(gè)或多個(gè)處理器110，其潛在地具有一個(gè)或多個(gè)內(nèi)核；存儲(chǔ)子系統(tǒng)， 其包括用于存儲(chǔ)可由處理器執(zhí)行的數(shù)據(jù)和程序的讀-寫隨機(jī)存取存儲(chǔ) 器(RAM存儲(chǔ)器)150和諸如盤系統(tǒng)160的非易失性存儲(chǔ)單元，處 理器和存儲(chǔ)子系統(tǒng)由總線系統(tǒng)140互連，并且通過(guò)系統(tǒng)輸入/輸出 (I/O)設(shè)備和外圍設(shè)備170與外部網(wǎng)絡(luò)或用戶對(duì)接。已知，處理器 110內(nèi)還存在許多其它組件，如高速緩存、寄存器、各種類型的控制 器等。類似地，基于處理器的系統(tǒng)中也可以存在其它組件，但為清 楚起見，這里沒有描繪。
在一個(gè)實(shí)施例中，利用環(huán)高速緩存模型來(lái)提供多內(nèi)核系統(tǒng)中的 快速共享高速緩存。在建議的這種高速緩存架構(gòu)中，高速緩存訪問(wèn) 結(jié)構(gòu)是設(shè)置在連接多個(gè)高速緩存段的環(huán)_網(wǎng)絡(luò)拓樸(有時(shí)稱為高速緩 存環(huán))中的反轉(zhuǎn)(counter rotating)芯片上互連，每個(gè)段于是成為環(huán)外 的"站頭"或連接。
圖2描繪一個(gè)實(shí)施例中的一個(gè)這樣的環(huán)高速緩存結(jié)構(gòu)200。在該 結(jié)構(gòu)中，在形成多內(nèi)核處理器的集成芯片上存在兩種類型的處理器 內(nèi)核，即，低功率較低性能內(nèi)核210和較高功率較高性能內(nèi)核220。 每個(gè)較高功率內(nèi)核和每組四個(gè)低功率內(nèi)核經(jīng)由數(shù)據(jù)連接器225連接 到環(huán)互連235，環(huán)互連235將八個(gè)高速緩存段225互連在一起。環(huán)互 連可以由一個(gè)、兩個(gè)或兩個(gè)以上環(huán)組成，并且這些環(huán)可以設(shè)置成使 得數(shù)據(jù)在不同環(huán)上沿不同方向流動(dòng)，從而改善性能(反轉(zhuǎn)環(huán))。高 速緩存還連接到邏輯電路230，邏輯電路230可以包括CSI控制器、 存儲(chǔ)器控制器和環(huán)網(wǎng)絡(luò)的路由器。然后，高速緩存還經(jīng)由總線250 連接到系統(tǒng)存儲(chǔ)器240。
圖3中描繪了另一個(gè)實(shí)施例。在該實(shí)施例中，描繪了另一種環(huán) 高速緩存拓樸。在該實(shí)施例中，處理器內(nèi)核310經(jīng)由環(huán)網(wǎng)絡(luò)320連 接到高速緩存段330。此外，該實(shí)施例可以包括諸如位于系統(tǒng)總線350 上的內(nèi)核協(xié)議引擎370、公共系統(tǒng)互連(CSI)控制器380、路由器340、 本地協(xié)議引擎360和存儲(chǔ)器控制器390的邏輯。
一般來(lái)說(shuō)，在上文公開的這些實(shí)施例以及具有環(huán)高速緩存和多 內(nèi)核處理器的其它實(shí)施例中，啟動(dòng)事件時(shí)利用邏輯來(lái)將這種基于環(huán) 網(wǎng)絡(luò)的高速緩存變用途(repurpose)為用于執(zhí)行平臺(tái)初始化的固件過(guò) 程的無(wú)共享并行引導(dǎo)初始化模型。在一個(gè)實(shí)施例中，高速緩存可以 在初期階段使用，但是環(huán)網(wǎng)絡(luò)凈皮"凍結(jié)"或不可在內(nèi)核中共享。這 樣，每個(gè)內(nèi)核在高速緩存環(huán)中具有它自己的私有部分，這部分就像 局部隨機(jī)存取存儲(chǔ)器那樣有效地看起來(lái)像是初始化軟件。因?yàn)檫@些 存儲(chǔ)器不通信，所以它們是不相干或局部存儲(chǔ)裝置。因此，在一個(gè) 實(shí)施例中，諸如PEI的初始化4戈碼可以具有用于它的代碼流的調(diào)用 棧和堆，以便用于諸如CSI初始化和存儲(chǔ)器初始化的目的。在其它 實(shí)施例中，CSI流可能不存在，或者可能由可能需要在啟動(dòng)時(shí)初始化 的其它高性能系統(tǒng)互連的類似流代替。此外，在該實(shí)施例中，內(nèi)核 可以與內(nèi)核本身之外的全局相干資源(如門鈴寄存器)協(xié)調(diào)，以便
在固件完成它的并行執(zhí)行階段之后初始化環(huán)高速緩存。固件也可以 將它本身復(fù)制到系統(tǒng)存儲(chǔ)器中，并在引導(dǎo)過(guò)程完成時(shí)繼續(xù)進(jìn)一步處 理。
在發(fā)生故障的局部CAR實(shí)例的情況下，有兩種選擇?？梢岳?全局硬件寄存器來(lái)將訪問(wèn)從當(dāng)前與發(fā)生故障的高速緩存段關(guān)聯(lián)的內(nèi) 核重新引導(dǎo)或轉(zhuǎn)到不同的段?；蛘?，可以利用全局資源來(lái)指示給定 內(nèi)核它應(yīng)當(dāng)生成至備選內(nèi)核的其它初始化流。
圖4描繪一個(gè)實(shí)施例中的固件總流程。在高級(jí)角度440，系統(tǒng)在 開機(jī)或啟動(dòng)時(shí)^l行安全動(dòng)作，然后進(jìn)入Pre-EFI或PEI環(huán)境460，從 而執(zhí)行平臺(tái)初始化。在該階段，三個(gè)主要的組成部分包括處理器初 始化410、芯片組初始化420和板初始化430。在該實(shí)施例中，這是 環(huán)被凍結(jié)的流程階段。然后，在初始化存儲(chǔ)器之后，引導(dǎo)過(guò)程可以 繼續(xù)(450 )，進(jìn)行驅(qū)動(dòng)器初始^f乜，然后到整個(gè)操作系統(tǒng)(OS)引導(dǎo) (圖中沒有示出)。
圖5中示出一個(gè)實(shí)施例的示例性流程圖。在系統(tǒng)啟動(dòng)事件510 以及可能的一些安全驗(yàn)證步驟之后，在方框520，對(duì)所有內(nèi)核加電， 并停止環(huán)高速緩存。因此，每個(gè)內(nèi)核只可以訪問(wèn)一個(gè)高速緩存段。 在選擇用于初始化過(guò)程的每個(gè)內(nèi)核處，沐行局部CAR可用性測(cè)試 (530)，并且如果它存在，則測(cè)試CAR(540)。如果CAR不可用， 或者沒有通過(guò)完整性測(cè)試，那么該內(nèi)核不可用作芯片組資源(560)， 并且可以采取各種補(bǔ)救措施，^口通知、記入日志、系統(tǒng)停牙幾、系統(tǒng) 應(yīng)急或其它已知的措施。如果該內(nèi)核和CAR的高速緩存起作用，那 么該過(guò)程中的每個(gè)內(nèi)核如固件流程所規(guī)定地那樣參與執(zhí)行各種初始 化任務(wù)，如存儲(chǔ)器控制器和CSI初始化550。如果內(nèi)核在初始化期間 發(fā)生故障，那么宣告它不可用作芯片組資源(570和560)。 一旦初 始化過(guò)程完成，重啟高速緩存環(huán)，并釋放任何會(huì)合內(nèi)核用于等待循 環(huán)(580)。然后，如已知地那樣，引導(dǎo)在存儲(chǔ)器中繼續(xù)。
在以上描述中，為了說(shuō)明的目的，闡述了眾多具體細(xì)節(jié)，以便
充分了解所描述的實(shí)施例，但是，本領(lǐng)域的技術(shù)人員將明白，即便 沒有這些具體細(xì)節(jié)，也可以實(shí)現(xiàn)許多其它實(shí)施例。
以上詳細(xì)描述中的一些部分用基于處理器的系統(tǒng)內(nèi)對(duì)數(shù)據(jù)位的 操作的算法和符號(hào)表示來(lái)介紹。這些算法描述和表示是本領(lǐng)域的技 術(shù)人員用來(lái)向本領(lǐng)域的其它人員最有效地傳達(dá)他們的工作實(shí)質(zhì)的手 段。操作是需要物理量的物理操縱的操作。這些量可以采用能夠被 存儲(chǔ)、傳送、組合、比較和以其它方式操縱的電、磁、光或其它物 理信號(hào)的形式。以位、值、元素、符號(hào)、字符、術(shù)語(yǔ)、數(shù)字等提及 這些信號(hào)時(shí)常被證明是方便的，主要是因?yàn)槌Ｓ谩?br> 但是，應(yīng)記住，所有這些和類似術(shù)語(yǔ)都是與合適的物理量關(guān)聯(lián) 的，它們只是應(yīng)用于這些量的方便的標(biāo)記。除非明確說(shuō)明，否則從 本描述中顯見到，諸如"執(zhí)行、"處理，，、"計(jì)算""演算"或"確 定"等術(shù)語(yǔ)可以指基于處理器的系統(tǒng)或類似的電子計(jì)算設(shè)備的動(dòng)作 和過(guò)程，這些設(shè)備操縱基于處理器的系統(tǒng)的存儲(chǔ)設(shè)備內(nèi)表示成物理 量的數(shù)據(jù)并將這些數(shù)據(jù)變換為在其它這種信息存儲(chǔ)、傳輸或顯示設(shè) 備中類似表示的其他數(shù)據(jù)。
在對(duì)實(shí)施例的描述中，可以參照附圖。在附圖的幾個(gè)視圖中， 類似的數(shù)字實(shí)質(zhì)上描述類似的組件?？梢岳闷渌鼘?shí)施例，并且可 以做出結(jié)構(gòu)、邏輯和電變化。此外，應(yīng)了解，各種實(shí)施例雖然不同， 但是不一定相互排斥。例如， 一個(gè)實(shí)施例中描述的特定特征、結(jié)構(gòu) 或特性可以包含在其它實(shí)施例內(nèi)。
此外，在處理器中實(shí)現(xiàn)的實(shí)施例的設(shè)計(jì)可以經(jīng)歷從創(chuàng)建到模擬 到制作的各個(gè)階段。表示設(shè)計(jì)的數(shù)據(jù)可以用多種方式表示該設(shè)計(jì)。 首先，可以利用硬件描述語(yǔ)言或其它功能描述語(yǔ)言來(lái)表示硬件，這 在模擬中有用。另外，可以在設(shè)計(jì)過(guò)程的某些階段制造具有邏輯和/
或晶體管柵極的電路級(jí)模型。此外，大多數(shù)設(shè)計(jì)在某一階段達(dá)到表 示硬件模型中的各種設(shè)備的實(shí)際布置的數(shù)據(jù)級(jí)別。在利用常規(guī)半導(dǎo) 體制造技術(shù)的情況下，表示硬件模型的數(shù)據(jù)可以是指定用于制造集成電路的掩模的不同掩模層上的各種特征存在與否的數(shù)據(jù)。在設(shè)計(jì) 的任何表示中，可以將數(shù)據(jù)存儲(chǔ)在任何形式的機(jī)器可讀介質(zhì)中。經(jīng) 調(diào)制或經(jīng)其它方式生成的光波或電波用于傳輸該信息，存儲(chǔ)器、或 諸如盤的磁或光存儲(chǔ)設(shè)備可為機(jī)器可讀介質(zhì)。任何這些介質(zhì)都可"載 送"或"指示"設(shè)計(jì)或軟件信息。當(dāng)傳輸用于指示或載送代碼或設(shè) 計(jì)的電載波時(shí)，在執(zhí)行電信號(hào)的復(fù)制、緩存或重新傳輸方面，進(jìn)行 新的復(fù)制。因此，通信提供商或網(wǎng)絡(luò)提供商可以復(fù)制構(gòu)成或表示實(shí) 施例的物品(載波)。
實(shí)施例可以作為程序產(chǎn)品提供，該程序產(chǎn)品可以包括其上存儲(chǔ) 有數(shù)據(jù)的機(jī)器可讀介質(zhì)，當(dāng)機(jī)器訪問(wèn)這些數(shù)據(jù)時(shí)，這些數(shù)據(jù)可以使 該機(jī)器執(zhí)行根據(jù)所要求的主題的過(guò)程。機(jī)器可讀介質(zhì)可以包括但不限于軟盤、光盤、DVD-RQM盤、D VD-RAM盤、DVD-RW盤、DVD+RW 盤、CD-R盤、CD-RW盤、CD-ROM盤和f茲-光盤、ROM、 RAM、 EPROM、 EEPROM、磁或光卡、閃存或其它類型的適于存儲(chǔ)電子指 令的介質(zhì)/機(jī)器可讀介質(zhì)。此外，實(shí)施例也可以作為程序產(chǎn)品下載， 其中該程序可以通過(guò)在載波或其它傳播介質(zhì)中實(shí)現(xiàn)的數(shù)據(jù)信號(hào)經(jīng)由 通信鏈路(如調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)從遠(yuǎn)程數(shù)據(jù)源傳送到請(qǐng)求設(shè)備。
許多方法按它們的最基本的形式進(jìn)行描述，但在不偏離所要求的主題的基本范圍的情況下，可以在任何一種方法中增加或刪減步驟，并且可以在所描述的任何一條消息中增加或刪減信息。本領(lǐng)域的技術(shù)人員將明白，可以做出其它修改和改變。提供特定實(shí)施例不是為了限制所要求的主題，而是為了對(duì)它進(jìn)行說(shuō)明。所要求主題的范圍不是由上文提供的具體示例決定的，而是只能由隨附權(quán)利要求決定。
權(quán)利要求
1.一種處理器，包括多個(gè)內(nèi)核和多個(gè)高速緩存段，每個(gè)內(nèi)核與所述高速緩存段之一關(guān)聯(lián)，所述高速緩存段由數(shù)據(jù)通信環(huán)互連；以及邏輯，用于在啟動(dòng)事件時(shí)禁止所述環(huán)的操作并在所述內(nèi)核的一個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間利用與所述內(nèi)核關(guān)聯(lián)的高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。
2. 如權(quán)利要求1所述的處理器，其特征在于，所述邏輯還用于 在執(zhí)行所述初始化序列之前執(zhí)4亍測(cè)試來(lái)檢查與所述內(nèi)核關(guān)聯(lián)的高速 緩存段的完整性；并且如果所迷測(cè)試不合格，那么執(zhí)行補(bǔ)救措施。
3. 如權(quán)利要求1所述的處理器，其特征在于，所述初始化序列 還用于初始化存儲(chǔ)器控制器和位于所述處理器和其它設(shè)備之間的互 連系統(tǒng)中的至少之一；并且如果所述初始化序列沒有完成，那么執(zhí) 行補(bǔ)救措施。
4. 如權(quán)利要求1所述的處理器，其特征在于，所述邏輯還用于 在所述初始化序列完成后利用所有內(nèi)核均可訪問(wèn)的資源進(jìn)行協(xié)調(diào)來(lái) 啟用所述環(huán)的操作。
5. 如權(quán)利要求2所述的處理器，其特征在于，所述補(bǔ)救措施還 包括通知所述高速緩存段不可用的全局通知。
6. 如權(quán)利要求5所述的處理器，其特征在于，所述補(bǔ)救措施還 包括利用全局資源來(lái)繼續(xù)為所迷內(nèi)核^l行所述初始化序列。
7. 如權(quán)利要求3所述的處理器，其特征在于，所述補(bǔ)救措施還 包括通知所述內(nèi)核不可用的全局通知。
8. —種在基于處理器的系統(tǒng)的啟動(dòng)事件時(shí)執(zhí)行的方法，包括 禁止將所述系統(tǒng)的處理器的多個(gè)處理器內(nèi)核和所述處理器的多個(gè)高速緩存段互連的數(shù)據(jù)通信環(huán)的操作，，每個(gè)內(nèi)核與所述高速緩存段之一關(guān)聯(lián)；以及在所述內(nèi)核的一個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得在所 述內(nèi)核的所述一個(gè)或多個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間 利用與所述內(nèi)核關(guān)聯(lián)的高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。
9. 如權(quán)利要求8所述的方法，其特征在于，所述邏輯還用于在 執(zhí)行所述初始化序列之前執(zhí)行測(cè)試來(lái)檢查與所述內(nèi)核關(guān)聯(lián)的高速緩 存段的完整性；并且如果測(cè)試不合格，那'么執(zhí)行補(bǔ)救措施。
10. 如權(quán)利要求9所述的方法，還包括初始化存儲(chǔ)器控制器和位 于所述處理器和其它設(shè)備之間的互連系統(tǒng)中的至少之一；并且如果 所述初始化沒有完成，那么執(zhí)行補(bǔ)救措施。
11. 如權(quán)利要求8所述的方法，還包括在所述初始化序列完成之
12. 如權(quán)利要求10所述的方法，其特征在于，執(zhí)行所述補(bǔ)救措 施還包括發(fā)出所述高速緩存段不可用的全局通知。
13. 如權(quán)利要求12所述的方法，其特征在于，執(zhí)行所述補(bǔ)救措 施還包括利用全局資源來(lái)繼續(xù)為所述內(nèi)核執(zhí)行所述初始化序列。
14. 如權(quán)利要求10所述的方法，其特征在于，執(zhí)行所述補(bǔ)救措 施還包括發(fā)出所述內(nèi)核不可用的全局通知。
15. —種系統(tǒng)，包括處理器，所述處理器還包括多個(gè)內(nèi)核和多個(gè)高速緩存段，每個(gè) 內(nèi)核與所述高速緩存段之一 關(guān)聯(lián)；所述高速緩存段由數(shù)據(jù)通信環(huán)互 連；以及邏輯，用于在啟動(dòng)事件時(shí)禁止所述環(huán)的操作并在所述內(nèi)核的一 個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得所述內(nèi)核的所述一個(gè)或多 個(gè)內(nèi)核中的每個(gè)內(nèi)核在所述初始化序列期間利用與所述內(nèi)核關(guān)聯(lián)的 高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。
16. 如權(quán)利要求15所述的系統(tǒng)，其特征在于，所述邏輯還用于 在執(zhí)行所述初始化序列之前執(zhí)行測(cè)試來(lái)檢查與所述內(nèi)核關(guān)聯(lián)的高速緩存段的完整性；并且如果測(cè)試不合格，那么執(zhí)行補(bǔ)救措施。
17. 如權(quán)利要求15所述的系統(tǒng)，其特征在于，所述初始化序列 還用于初始化存儲(chǔ)器控制器和位于所述處理器和其它設(shè)備之間的互 連系統(tǒng)中的至少之一；并且如果所述初始化序列沒有完成，那么執(zhí) 行補(bǔ)救措施。
18. 如權(quán)利要求15所述的系統(tǒng)，其特征在于，所述邏輯還用于來(lái)啟用所述環(huán)的操作。
19. 如權(quán)利要求15所述的系統(tǒng)，還包括連接地耦合到所述處理 器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
全文摘要
一種處理器具有多個(gè)內(nèi)核和多個(gè)高速緩存段，每個(gè)內(nèi)核與這些高速緩存段之一關(guān)聯(lián)，這些高速緩存段由數(shù)據(jù)通信環(huán)互連；以及邏輯，用于在啟動(dòng)事件時(shí)禁止該環(huán)的操作并在上述內(nèi)核中的一個(gè)或多個(gè)內(nèi)核處執(zhí)行初始化序列，以使得上述內(nèi)核的一個(gè)或多個(gè)內(nèi)核中的每個(gè)內(nèi)核在初始化序列期間利用與該內(nèi)核關(guān)聯(lián)的高速緩存段作為讀-寫存儲(chǔ)器進(jìn)行操作。
文檔編號(hào)G06F12/08GK101201799SQ20071030021
公開日2008年6月18日 申請(qǐng)日期2007年12月13日 優(yōu)先權(quán)日2006年12月13日
發(fā)明者M·羅思曼, V·J·齊默 申請(qǐng)人:英特爾公司