專利名稱：運(yùn)算裝置、計(jì)算機(jī)系統(tǒng)以及移動(dòng)機(jī)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多個(gè)處理器集成于單芯片的運(yùn)算裝置，尤其涉及被多 個(gè)處理器共享的高速緩沖存儲(chǔ)器也被集成在一起的運(yùn)算裝置。
背景技術(shù)：
近幾年，有關(guān)多個(gè)處理器集成于單芯片的運(yùn)算裝置的技術(shù)開發(fā)十 分活躍。并且，通常為了提高這種運(yùn)算裝置的處理性能，高速緩沖存 儲(chǔ)器也被集成在一起。因此，由多個(gè)處理器來有效利用高速緩沖存儲(chǔ) 器變得很重要。針對(duì)該重要性，由多個(gè)處理器共享高速緩沖存儲(chǔ)器的 各種各樣的技術(shù)被提出。(例如，參照參考文獻(xiàn)l。)
參考文獻(xiàn)h日本特開平1-280860號(hào)公報(bào)
然而，由于所述高速緩沖存儲(chǔ)器被多個(gè)處理器共享，所以每個(gè)處 理器都設(shè)有數(shù)據(jù)端口 (data port)，并必須提供與數(shù)據(jù)端口數(shù)量相當(dāng)?shù)?數(shù)據(jù)線。在此，數(shù)據(jù)端口是輸出端口和輸入端口的總稱，該輸出端口 用于從高速緩沖存儲(chǔ)器讀出數(shù)據(jù)，所述輸入端口用于向高速緩沖存儲(chǔ) 器寫入數(shù)據(jù)。
例如，以由兩個(gè)處理器共享可讀寫128比特?cái)?shù)據(jù)的高速緩沖存儲(chǔ) 器的情況為例進(jìn)行說明。在這種情況下，至少需要與128比特?cái)?shù)量對(duì) 應(yīng)的信號(hào)線兩套。因此存在以下問題，即使高速緩沖存儲(chǔ)器的容量相
同，數(shù)據(jù)端口為多端口的高速緩沖存儲(chǔ)器的電路面積大于數(shù)據(jù)端口為 單端口的高速緩沖存儲(chǔ)器的電路面積。并且，如果處理器的數(shù)量增加， 則數(shù)據(jù)端口的數(shù)量也增加。因此，處理器的數(shù)量越多，則上述問題越 嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種運(yùn)算裝置，其可以節(jié)省電路面積，同 時(shí)把多個(gè)處理器和被多個(gè)處理器共享的高速緩沖存儲(chǔ)器集成于單芯 片。
為了達(dá)到上述目的，本發(fā)明所涉及的運(yùn)算裝置是(a)集成于單芯片 的運(yùn)算裝置，其包括(al)可并行執(zhí)行多個(gè)任務(wù)的多個(gè)處理器(a2)被所 述多個(gè)處理器共享的高速緩沖存儲(chǔ)器，(a3)所述高速緩沖存儲(chǔ)器包括 多個(gè)數(shù)據(jù)存儲(chǔ)部和多個(gè)讀出數(shù)據(jù)選擇部，(a3-l)所述多個(gè)數(shù)據(jù)存儲(chǔ)部 分別具備的數(shù)據(jù)輸出端口是一個(gè)端口 ， (a3-2)所述多個(gè)讀出數(shù)據(jù)選擇 部的各選擇部與所述多個(gè)處理器的各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)， 并從所述多個(gè)數(shù)據(jù)存儲(chǔ)部中選擇存儲(chǔ)有被與讀出數(shù)據(jù)選擇部相對(duì)應(yīng)的 各處理器讀出的數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)部。
據(jù)此，與數(shù)據(jù)存儲(chǔ)部和處理器相連接的部分可以以如讀出數(shù)據(jù)選 擇部那樣簡(jiǎn)單的選擇電路來構(gòu)成，從而可以少量硬件數(shù)構(gòu)成具備多個(gè) 處理器的運(yùn)算裝置。并且，無需對(duì)每個(gè)處理器設(shè)置數(shù)據(jù)存儲(chǔ)部的數(shù)據(jù) 輸出端口，而多個(gè)處理器可共享輸出端口。再者，本發(fā)明與多端口存 儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用， 從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。
并且，(b) (bl)所述多個(gè)數(shù)據(jù)存儲(chǔ)部分別具備的存儲(chǔ)器訪問請(qǐng)求輸
入端口和數(shù)據(jù)輸入端口分別是一個(gè)端口 ， (b2)所述高速緩沖存儲(chǔ)器包 括多個(gè)存儲(chǔ)器訪問請(qǐng)求選擇部，(b2-l)所述多個(gè)存儲(chǔ)器訪問請(qǐng)求選擇 部的各選擇部與所述多個(gè)數(shù)據(jù)存儲(chǔ)部的各存儲(chǔ)部以一對(duì)一的關(guān)系相對(duì) 應(yīng)，并從由被所述多個(gè)處理器分別輸出的存儲(chǔ)器訪問請(qǐng)求中選擇由正 在執(zhí)行任務(wù)的處理器輸出的存儲(chǔ)器訪問請(qǐng)求，所述任務(wù)是被指定給與 存儲(chǔ)器訪問請(qǐng)求選擇部相對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)部的任務(wù)。
據(jù)此，因?yàn)槎鄠€(gè)處理器不同時(shí)訪問同一數(shù)據(jù)存儲(chǔ)部，所以無需對(duì) 每個(gè)處理器設(shè)置數(shù)據(jù)存儲(chǔ)部訪問請(qǐng)求輸入端口，而多個(gè)處理器可共享 輸入端口。并且，因?yàn)槎鄠€(gè)處理器部不同時(shí)對(duì)同一數(shù)據(jù)存儲(chǔ)部進(jìn)行數(shù) 據(jù)的寫入和讀出，所以數(shù)據(jù)存儲(chǔ)部的數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口可 以被多個(gè)處理器共享。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單 元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖 存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。并且，因?yàn)榭梢员苊鈱?duì)同一數(shù) 據(jù)存儲(chǔ)部的訪問發(fā)生沖突，所以無需對(duì)訪問沖突進(jìn)行調(diào)停，從而為提 高處理性能做出貢獻(xiàn)。
并且，(c) (cl)所述多個(gè)數(shù)據(jù)存儲(chǔ)部分別被分類為多個(gè)數(shù)據(jù)存儲(chǔ)區(qū) 域中的任一個(gè)，所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域是由一個(gè)以上的數(shù)據(jù)存儲(chǔ)部所 構(gòu)成的各數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成的，(c2)所述高速緩沖存儲(chǔ)器包括(c2-l) 指定信息保存部，其將指定信息與所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)進(jìn) 行保存，所述指定信息表示對(duì)所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中規(guī)定的數(shù)據(jù)存 儲(chǔ)區(qū)域指定了規(guī)定的任務(wù)；(c2-2)確定部，如果對(duì)所述規(guī)定的任務(wù)發(fā)生了再填充，其根據(jù)所述指定信息保存部中保存的指定信息從所述多 個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，確定所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域作為可再填充的數(shù) 據(jù)存儲(chǔ)區(qū)域。
據(jù)此，可以避免因隨著執(zhí)行規(guī)定的任務(wù)而發(fā)生的再填充引起的被 指定給其他任務(wù)的數(shù)據(jù)存儲(chǔ)部無防備地被改寫的情況。并且，由于規(guī) 定的任務(wù)對(duì)規(guī)定的數(shù)據(jù)存儲(chǔ)部的訪問受到限制，因此可以避免對(duì)同一 數(shù)據(jù)存儲(chǔ)部的訪問發(fā)生沖突。并且，因?yàn)槎鄠€(gè)處理器不同時(shí)訪問同一 數(shù)據(jù)存儲(chǔ)部，多個(gè)處理器可共享存儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入 端口以及數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把 單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩 沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。
并且，(d)(dl)高速緩沖存儲(chǔ)器也可以是n(n是自然數(shù))路徑集聯(lián) 方式(way set-associative)的高速緩沖存儲(chǔ)器，(d2)所述多個(gè)數(shù)據(jù)存 儲(chǔ)部的各存儲(chǔ)部與所述n個(gè)路徑的各路徑以一對(duì)一的關(guān)系相對(duì)應(yīng)。
據(jù)此，可以通過存在于每個(gè)路徑中的晶片選擇容易地實(shí)現(xiàn)對(duì)各數(shù) 據(jù)存儲(chǔ)部的管理。
另外，本發(fā)明所涉及的計(jì)算機(jī)系統(tǒng)包括(e) (el)所述運(yùn)算裝置和 (e2)存有指定程序的主存儲(chǔ)裝置，(e3)執(zhí)行了所述指定程序的所述運(yùn) 算裝置在所述規(guī)定的任務(wù)被生成時(shí)，從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，對(duì) 所述規(guī)定的任務(wù)指定所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域，并將所述指定信息與 所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地登記到所述指定信息保存部。
據(jù)此，即使在多個(gè)處理器同時(shí)執(zhí)行多個(gè)任務(wù)的情況下，也由于各
任務(wù)與各數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)而受到管理，因此可以在避免對(duì)同一數(shù) 據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。由此，對(duì)構(gòu)成數(shù)據(jù)存 儲(chǔ)區(qū)域的一個(gè)以上的數(shù)據(jù)存儲(chǔ)部也可以避免訪問發(fā)生沖突，因此可以 由多個(gè)處理器共享存儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入端口和數(shù)據(jù)輸 出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小的單 端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積， 為低成本化做出貢獻(xiàn)。
并且，(f)執(zhí)行了所述指定程序的所述運(yùn)算裝置也可以管理對(duì)所述 多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域的各區(qū)域指定任務(wù)的工作，從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū) 域中，按每個(gè)任務(wù)來指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域，并將按每個(gè)任務(wù)而不 同的指定信息，與按每個(gè)任務(wù)而不同的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地登記到 所述指定信息保存部。
據(jù)此，即使在任意的處理器執(zhí)行任意的任務(wù)的情況下，由于按每 個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域，因此可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū) 域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。由此，對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的 一個(gè)以上的數(shù)據(jù)存儲(chǔ)部也可以避免訪問發(fā)生沖突，因此可以由多個(gè)處 理器共享存儲(chǔ)器訪問請(qǐng)求輸入端口 、數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口 。 再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ) 器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成 本化做出貢獻(xiàn)。
并且，(g)執(zhí)行了所述路徑指定程序的所述運(yùn)算裝置，也可以將所 述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域的各區(qū)域分類為多個(gè)緩存區(qū)域中的任一個(gè)，管理
對(duì)所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域的各區(qū)域指定任務(wù)的工作，所述多個(gè)緩存區(qū) 域的各區(qū)域與所述多個(gè)處理器的各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)，所 述運(yùn)算裝置對(duì)所述多個(gè)處理器中規(guī)定的處理器所執(zhí)行的任務(wù)從規(guī)定的 緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，所述規(guī)定的緩存區(qū)域是所述多個(gè)緩存 區(qū)域中與所述規(guī)定的處理器相對(duì)應(yīng)的規(guī)定的緩存區(qū)域，所述運(yùn)算裝置 還把多個(gè)指定信息與所述規(guī)定的緩存區(qū)域相對(duì)應(yīng)地登記到所述指定信 息保存部，所述多個(gè)指定信息分別識(shí)別所述規(guī)定的處理器所執(zhí)行的多 個(gè)任務(wù)。
據(jù)此，即使在被分類為規(guī)定的緩存區(qū)域的數(shù)據(jù)存儲(chǔ)區(qū)域的數(shù)量比 規(guī)定的處理器所執(zhí)行的任務(wù)的數(shù)量還要少的情況下，也可以在避免對(duì) 同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。其原因?yàn)?，?訪問的數(shù)據(jù)存儲(chǔ)區(qū)域按每個(gè)處理器受到限制，所以多個(gè)處理器不會(huì)同 時(shí)訪問同一數(shù)據(jù)存儲(chǔ)區(qū)域。由此，對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的 數(shù)據(jù)存儲(chǔ)部也可以避免訪問發(fā)生沖突，因此可以由多個(gè)處理器共享存 儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口。再者，本發(fā) 明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù) 存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。
并且，(h)執(zhí)行了所述指定程序的運(yùn)算裝置也可以將構(gòu)成所述規(guī)定 的緩存區(qū)域的多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域的各區(qū)域分類為第一部分緩存區(qū)域和 第二部分緩存區(qū)域中的任一個(gè)，所述規(guī)定的處理器所執(zhí)行的任務(wù)是規(guī) 定的種類的任務(wù)時(shí)，從所述第一部分緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，
所述規(guī)定的處理器所執(zhí)行的任務(wù)不是規(guī)定的種類的任務(wù)時(shí)，從所述第 二部分緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，所述第一緩存區(qū)域由只能指定 給一個(gè)任務(wù)的數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成，所述第二部分緩存區(qū)域由可指定給 多個(gè)任務(wù)的數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成。據(jù)此，即使在規(guī)定的緩存區(qū)域中被分類的數(shù)據(jù)存儲(chǔ)區(qū)域的數(shù)量比 規(guī)定的處理器所執(zhí)行的任務(wù)的數(shù)量還要少的情況下，也可以在避免對(duì) 同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。其原因?yàn)?，?訪問的數(shù)據(jù)存儲(chǔ)區(qū)域按每個(gè)處理器受到限制，所以多個(gè)處理器不會(huì)同 時(shí)訪問同一數(shù)據(jù)存儲(chǔ)區(qū)域。由此，對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的 數(shù)據(jù)存儲(chǔ)部也可以避免訪問發(fā)生沖突，因此可以由多個(gè)處理器共享存 儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口。再者，本發(fā) 明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù) 存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成本化做出貢 獻(xiàn)。并且，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)，按照任務(wù)指定依任務(wù) 而不同的數(shù)據(jù)存儲(chǔ)區(qū)域，或指定多個(gè)任務(wù)可共享的數(shù)據(jù)存儲(chǔ)區(qū)域，從 而可降低因任務(wù)切換而引起的緩存失敗，為提高處理性能做出貢獻(xiàn)。 從下面的例子也可以容易地理解上述內(nèi)容。例如，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)指定了同一數(shù)據(jù)存儲(chǔ)區(qū) 域。在這種情況下，可以對(duì)規(guī)定的處理器指定多個(gè)任務(wù)。但是，在這 些任務(wù)之間切換任務(wù)時(shí)容易發(fā)生緩存失敗。另一方面，設(shè)對(duì)這些任務(wù)指定了不同的數(shù)據(jù)存儲(chǔ)區(qū)域。在這種情
況下，無法對(duì)規(guī)定的處理器指定多個(gè)任務(wù)。但是，在這些任務(wù)之間切 換任務(wù)時(shí)不易發(fā)生緩存失敗。
另外，本發(fā)明所涉及的運(yùn)算裝置中(i) (il)多個(gè)處理器包括以第一 工作速度來工作的第一處理器和以第二工作速度來工作的第二處理 器，所述第二工作速度比第一工作速度慢，(i2)所述多個(gè)讀出數(shù)據(jù)選 擇部包括與所述第一處理器相對(duì)應(yīng)的第一讀出數(shù)據(jù)選擇部和與所述第 二處理器相對(duì)應(yīng)的第二讀出數(shù)據(jù)選擇部，(i3)所述高速緩沖存儲(chǔ)器包 括速度差調(diào)整部，該速度差調(diào)整部根據(jù)所述第一處理器的工作速度和 所述第二處理器的工作速度的速度差，來調(diào)整從所述第二讀出數(shù)據(jù)選 擇部輸出的數(shù)據(jù)向所述第二處理器輸入的定時(shí)。
并且(j) (j 1)所述第一工作速度是所述第二工作速度的k (k是自然 數(shù))倍，(J2)所述高速緩沖存儲(chǔ)器的工作時(shí)鐘與所述第一處理器的工作 時(shí)鐘相同，(j3)所述速度差調(diào)整部包括延遲電路，該延遲電路以所述 高速緩沖存儲(chǔ)器的工作時(shí)鐘為基準(zhǔn)進(jìn)行換算，將從所述第二讀出數(shù)據(jù) 選擇部輸出的數(shù)據(jù)向所述第二處理器輸入的定時(shí)相對(duì)于從所述第一讀 出數(shù)據(jù)選擇部輸出的數(shù)據(jù)向所述第一處理器輸入的定時(shí)，延遲k-1個(gè) 時(shí)鐘的時(shí)間段。
據(jù)此，即使在工作速度不同的多個(gè)處理器共享高速緩沖存儲(chǔ)器的 情況下，多個(gè)處理器的各處理器也可以不在意處理器之間的工作速度 差，而分別以同樣的序列進(jìn)行同時(shí)訪問。并且，由于可以調(diào)整工作速 度差，因此無需在每個(gè)處理器設(shè)置數(shù)據(jù)存儲(chǔ)部的數(shù)據(jù)輸出端口，而多 個(gè)處理器可以共享所述數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器
相比，可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從 而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。并且，(k)(kl)所述第一處理器在工作模式為第一模式時(shí)，以所述第一工作速度來工作，在工作模式為第二模式時(shí)，以所述第二工作速度來工作，(k2)所述速度差調(diào)整部在所述第一模式時(shí)調(diào)整向所述第二 處理器輸入的定時(shí)，在所述第二模式時(shí)不調(diào)整向所述第二處理器輸入 的定時(shí)。據(jù)此，即使在工作速度不同的多個(gè)處理器共享高速緩沖存儲(chǔ)器的 情況下，多個(gè)處理器的各處理器也可以不在意處理器之間的工作速度 差，并且也無需在意切換工作速度的定時(shí)，而能夠分別以同樣的序列 進(jìn)行同時(shí)訪問。并且，由于可以調(diào)整工作速度差，因此無需在每個(gè)處 理器設(shè)置數(shù)據(jù)存儲(chǔ)部的數(shù)據(jù)輸出端口，而多個(gè)處理器可以共享所述數(shù) 據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小 的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的 面積，為低成本化做出貢獻(xiàn)。而且，本發(fā)明不僅可以作為運(yùn)算裝置來實(shí)現(xiàn)，也可以作為控制運(yùn)算裝置的方法等來實(shí)現(xiàn)。并且，也可以如下實(shí)現(xiàn)本發(fā)明具備運(yùn)算裝置的功能的LSI(Large Scale Integration:大規(guī)模集成電路)； IP (Intellectual Property)芯片，在FPGA (Field Programmable Gate Array :現(xiàn)場(chǎng)可編禾呈門陣列)、CPLD (Complex Programmable Logic Device:復(fù)雜可編程邏輯器件)等可編程邏輯器形成上述功能；以及存 儲(chǔ)有該IP芯片的存儲(chǔ)介質(zhì)等。另外，也可以如下實(shí)現(xiàn)本發(fā)明具備了
運(yùn)算裝置的計(jì)算機(jī)系統(tǒng)、控制該計(jì)算機(jī)系統(tǒng)的方法、使運(yùn)算裝置執(zhí)行 該方法的程序以及存儲(chǔ)該程序的存儲(chǔ)介質(zhì)等。進(jìn)而，也可以如下實(shí)現(xiàn) 本發(fā)明具備上述計(jì)算機(jī)系統(tǒng)的移動(dòng)機(jī)器、控制該移動(dòng)機(jī)器的方法、 使移動(dòng)機(jī)器執(zhí)行上述方法的程序以及存儲(chǔ)該程序的存儲(chǔ)介質(zhì)等。以上，通過采用本發(fā)明的運(yùn)算裝置，可以避免對(duì)同一數(shù)據(jù)存儲(chǔ)部 的訪問發(fā)生沖突。并且，可以避免因隨著執(zhí)行規(guī)定的任務(wù)而發(fā)生的再 填充引起的被指定給其他任務(wù)的數(shù)據(jù)存儲(chǔ)部無防備地被改寫的情況。 因此，由于規(guī)定的任務(wù)對(duì)規(guī)定的數(shù)據(jù)存儲(chǔ)部的訪問受到限制，因此可 以避免對(duì)同一數(shù)據(jù)存儲(chǔ)部的訪問發(fā)生沖突。再者，多個(gè)處理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入 端口以及數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把 單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩 沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。并且，與數(shù)據(jù)存儲(chǔ)部和處理器相連接的部分可以以如讀出數(shù)據(jù)選 擇部那樣簡(jiǎn)單的選擇電路來構(gòu)成，從而可以少量硬件數(shù)構(gòu)成具備多個(gè) 處理器的運(yùn)算裝置。并且，因?yàn)榭梢员苊鈱?duì)同一數(shù)據(jù)存儲(chǔ)部的訪問發(fā)生沖突，所以無 需對(duì)訪問沖突進(jìn)行調(diào)停，從而為提高處理性能做出貢獻(xiàn)。并且，可以通過存在于每個(gè)路徑中的晶片選擇容易地實(shí)現(xiàn)對(duì)各數(shù) 據(jù)存儲(chǔ)部的管理。另外，通過采用本發(fā)明的計(jì)算機(jī)系統(tǒng)，即使在多個(gè)處理器同時(shí)執(zhí) 行多個(gè)任務(wù)的情況下，由于各任務(wù)在與各數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)的狀態(tài)
下受到管理，因此可在對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問不相互沖突的狀態(tài) 下執(zhí)行任務(wù)。由此，對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的數(shù)據(jù)存儲(chǔ)部也可以避免 訪問發(fā)生沖突，因此多個(gè)處理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入端口、 數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比， 可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省 高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。并且，即使在任意的處理器執(zhí)行任意的任務(wù)的情況下，由于對(duì)每 個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域，因此可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū) 域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。并且，即使在被分類為規(guī)定的緩存區(qū)域的數(shù)據(jù)存儲(chǔ)區(qū)域的數(shù)量比 規(guī)定的處理器所執(zhí)行的任務(wù)的數(shù)量還要少的情況下，也可以在避免對(duì) 同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。其原因?yàn)榭?訪問的數(shù)據(jù)存儲(chǔ)區(qū)域按每個(gè)處理器受到限制，所以多個(gè)處理器不會(huì)同 時(shí)訪問同一數(shù)據(jù)存儲(chǔ)區(qū)域。并且，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū) 域，從而可降低因任務(wù)切換而引起的緩存失敗，為提高處理性能做出 貢獻(xiàn)。例如，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)指定同一數(shù)據(jù)存儲(chǔ)區(qū) 域。在這種情況下，可以對(duì)規(guī)定的處理器指定多個(gè)任務(wù)。但是，在這 些任務(wù)之間切換任務(wù)時(shí)容易發(fā)生緩存失敗。另一方面，設(shè)對(duì)這些任務(wù) 指定了不同的數(shù)據(jù)存儲(chǔ)區(qū)域。在這種情況下，無法對(duì)規(guī)定的處理器指 定多個(gè)任務(wù)。但是，在這些任務(wù)之間切換任務(wù)時(shí)不容易發(fā)生緩存失敗。
如上所述，通過采用本發(fā)明，即使在多個(gè)處理器同時(shí)執(zhí)行多個(gè)任 務(wù)的情況下，由于各任務(wù)在與高速緩沖存儲(chǔ)器的各數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì) 應(yīng)的狀態(tài)下受到管理，因此可在對(duì)高速緩沖存儲(chǔ)器的同一數(shù)據(jù)存儲(chǔ)區(qū) 域的訪問不相互沖突的狀態(tài)下執(zhí)行任務(wù)。其結(jié)果為，由于在可以避免 對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)，因此多個(gè)處 理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端 口。并且，本發(fā)明與多端口存儲(chǔ)器相比，作為數(shù)據(jù)存儲(chǔ)部可以使用單 元面積小的單端口存儲(chǔ)器，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成 本化做出貢獻(xiàn)。并且，本發(fā)明與訪問發(fā)生沖突而需要調(diào)停的情況相比， 為提高性能做出貢獻(xiàn)。


圖1是示出本發(fā)明所涉及的實(shí)施例1的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。圖2是示出本發(fā)明所涉及的實(shí)施例1的存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù) 選擇部的結(jié)構(gòu)圖。圖3是示出本發(fā)明所涉及的實(shí)施例1的讀出數(shù)據(jù)選擇部的結(jié)構(gòu)圖。 圖4是示出本發(fā)明所涉及的實(shí)施例1的區(qū)域管理部的結(jié)構(gòu)圖。 圖5是示出本發(fā)明所涉及的實(shí)施例1的路徑管理表的數(shù)據(jù)構(gòu)成圖。 圖6是示出本發(fā)明所涉及的實(shí)施例1的路徑指定處理流程圖。 圖7是示出本發(fā)明所涉及的實(shí)施例2的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。 圖8是示出本發(fā)明所涉及的實(shí)施例2的路徑管理表的數(shù)據(jù)構(gòu)成圖。 圖9是示出本發(fā)明所涉及的實(shí)施例2的路徑指定處理流程圖。 圖10是示出本發(fā)明所涉及的實(shí)施例3的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。 圖11是示出本發(fā)明所涉及的實(shí)施例3的路徑管理表的數(shù)據(jù)構(gòu)成圖。圖12是示出本發(fā)明所涉及的實(shí)施例3的路徑指定處理流程圖。 圖13是示出本發(fā)明所涉及的實(shí)施例4的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。 圖14是示出本發(fā)明所涉及的實(shí)施例4的標(biāo)簽速度差調(diào)整部的結(jié)構(gòu)圖。圖15是示出本發(fā)明所涉及的實(shí)施例4的讀出數(shù)據(jù)速度差調(diào)整部的 結(jié)構(gòu)圖。圖16是示出本發(fā)明所涉及的實(shí)施例4的工作波形的時(shí)序圖。 圖17是示出本發(fā)明所涉及的實(shí)施例4的工作波形的時(shí)序圖。 圖18是示出本發(fā)明所涉及的實(shí)施例5的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。 圖19是示出本發(fā)明所涉及的實(shí)施例5的標(biāo)簽速度差調(diào)整部的結(jié)構(gòu)圖。圖20是示出本發(fā)明所涉及的實(shí)施例5的讀出數(shù)據(jù)速度差調(diào)整部的 結(jié)構(gòu)圖。圖21是示出本發(fā)明所涉及的實(shí)施例5的工作波形的時(shí)序圖。 圖22是示出本發(fā)明所涉及的實(shí)施例6的移動(dòng)機(jī)器的結(jié)構(gòu)圖。
具體實(shí)施方式
(實(shí)施例1)以下，參照

本發(fā)明所涉及的實(shí)施例l。本實(shí)施例所涉及的運(yùn)算裝置具備下列(a)至(d)所示的特征。(a)該裝置是集成于單芯片的運(yùn)算裝置，其包括(al)可并行執(zhí)行多個(gè)任務(wù)的多個(gè)處理器(a2)被多個(gè)處理器共享的高速緩沖存儲(chǔ)器，(a3) 高速緩沖存儲(chǔ)器包括多個(gè)數(shù)據(jù)存儲(chǔ)部和多個(gè)讀出數(shù)據(jù)選擇部，(a3-l) 各數(shù)據(jù)存儲(chǔ)部具備的數(shù)據(jù)輸出端口是一個(gè)端口， (a3-2)各讀出數(shù)據(jù)選 擇部與各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)，并從多個(gè)數(shù)據(jù)存儲(chǔ)部中選擇 一個(gè)數(shù)據(jù)存儲(chǔ)部，該數(shù)據(jù)存儲(chǔ)部存有被與讀出數(shù)據(jù)選擇部相對(duì)應(yīng)的處 理器讀出的數(shù)據(jù)。(b) (bl)各數(shù)據(jù)存儲(chǔ)部具備的存儲(chǔ)器訪問請(qǐng)求輸入端口和數(shù)據(jù)輸 入端口分別是一個(gè)端口， (b2)高速緩沖存儲(chǔ)器包括多個(gè)存儲(chǔ)器訪問請(qǐng) 求選擇部，(b2-l)各存儲(chǔ)器訪問請(qǐng)求選擇部與各數(shù)據(jù)存儲(chǔ)部以一對(duì)一 的關(guān)系相對(duì)應(yīng)，并從被多個(gè)處理器分別輸出的存儲(chǔ)器訪問請(qǐng)求中選擇 一個(gè)存儲(chǔ)器訪問請(qǐng)求，該存儲(chǔ)器訪問請(qǐng)求由正在執(zhí)行任務(wù)的處理器輸 出，所述任務(wù)是被指定給與存儲(chǔ)器訪問請(qǐng)求選擇部相對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ) 部的任務(wù)。(c) (cl)各數(shù)據(jù)存儲(chǔ)部被分類為多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中的任一個(gè)，所 述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域是由一個(gè)以上的數(shù)據(jù)存儲(chǔ)部所構(gòu)成的各數(shù)據(jù)存儲(chǔ) 區(qū)域構(gòu)成的，(c2)高速緩沖存儲(chǔ)器包括(c2-l)指定信息保存部，其將 指定信息與規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地進(jìn)行保存，所述指定信息表 示對(duì)規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域指定了規(guī)定的任務(wù)；(c2-2)確定部，如果對(duì) 規(guī)定的任務(wù)發(fā)生了再填充，所述確定部根據(jù)指定信息保存部中保存的 指定信息從多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，確定規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域作為可再 填充的數(shù)據(jù)存儲(chǔ)區(qū)域。(d) (dl)高速緩沖存儲(chǔ)器是n(n是自然數(shù))路徑集聯(lián)方式的高速緩 沖存儲(chǔ)器，(d2)各數(shù)據(jù)存儲(chǔ)部與各路徑以一對(duì)一的關(guān)系相對(duì)應(yīng)。并且，具備本實(shí)施例所涉及的運(yùn)算裝置的計(jì)算機(jī)系統(tǒng)具備下列(e) 和(f)所示的特征。(e) 該系統(tǒng)包括(el)所述運(yùn)算器；(e2)存有指定程序的主存儲(chǔ)裝 置，(e3)執(zhí)行了指定程序的運(yùn)算裝置在規(guī)定的任務(wù)被生成時(shí)，從多個(gè) 數(shù)據(jù)存儲(chǔ)區(qū)域中，對(duì)規(guī)定的任務(wù)指定規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域，并將指定 信息與規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地登記到指定信息保存部。(f) 執(zhí)行了指定程序的運(yùn)算裝置管理對(duì)各數(shù)據(jù)存儲(chǔ)區(qū)域指定任務(wù) 的工作，從多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，按每個(gè)任務(wù)來指定不同的數(shù)據(jù)存儲(chǔ) 區(qū)域，并將按每個(gè)任務(wù)而不同的指定信息，與按每個(gè)任務(wù)而不同的數(shù) 據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地登記到指定信息保存部。在上述的基礎(chǔ)上，以具備本實(shí)施例所涉及的運(yùn)算裝置的計(jì)算機(jī)系 統(tǒng)為例進(jìn)行說明。首先說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)。圖1是示出本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。如圖1所示， 計(jì)算機(jī)系統(tǒng)100包括運(yùn)算裝置101，在該運(yùn)算裝置中，處理器102-1 和102-2以及高速緩沖存儲(chǔ)器103等集成于單芯片。所述計(jì)算機(jī)系統(tǒng) 100還包括主內(nèi)存110，該主內(nèi)存110中存有任務(wù)A171、任務(wù)B172以 及操作系統(tǒng)181等。處理器102-1預(yù)先在操作系統(tǒng)181的控制下生成任務(wù)，例如生成 任務(wù)A171、任務(wù)B172。此時(shí)，處理器102-1執(zhí)行路徑指定程序182。 相應(yīng)地，正在執(zhí)行路徑指定程序182的處理器102-1參照路徑管理表
183來決定可以指定給所生成的任務(wù)的路徑。處理器102-1生成路徑確 定信息，該路徑確定信息是使所決定的路徑和所生成的任務(wù)相關(guān)聯(lián)的 信息。并且，將所生成的路徑確定信息經(jīng)由信號(hào)線163-1輸出到高速 緩沖存儲(chǔ)器103。在此，路徑確定信息包括任務(wù)的識(shí)別信息(以下稱為 任務(wù)ID)和路徑的識(shí)別信息(以下稱為路徑號(hào)碼)。此后，處理器102-1在執(zhí)行任務(wù)時(shí)，經(jīng)由信號(hào)線154-1向高速緩 沖存儲(chǔ)器103輸出任務(wù)ID，該任務(wù)ID被指定給要執(zhí)行的任務(wù)。正在執(zhí) 行任務(wù)的過程中訪問高速緩沖存儲(chǔ)器103時(shí)，處理器102-1經(jīng)由信號(hào) 線151-1向高速緩沖存儲(chǔ)器103輸出包含訪問處地址的存儲(chǔ)器訪問請(qǐng) 求。此時(shí)，訪問請(qǐng)求以寫入為目的時(shí)，處理器102-1經(jīng)由信號(hào)線152-1 向高速緩沖存儲(chǔ)器103寫入數(shù)據(jù)。如果訪問請(qǐng)求以讀出為目的，則處 理器102-1經(jīng)由信號(hào)線153-1從高速緩沖存儲(chǔ)器103讀出數(shù)據(jù)。在此， 所需信號(hào)線152-1和信號(hào)線153-1的數(shù)量與數(shù)據(jù)的傳送尺寸相對(duì)應(yīng)。再者，由于處理器102-2與處理器102-1的結(jié)構(gòu)相同，因此省略 其說明。并且，處理器102-2可執(zhí)行的指令組與處理器102-1可執(zhí)行 的指令組相同。高速緩沖存儲(chǔ)器103是n(n是正整數(shù))路徑集聯(lián)方式的高速緩沖存 儲(chǔ)器。在此，作為一個(gè)例子，所述高速緩沖存儲(chǔ)器103包括標(biāo)簽存儲(chǔ) 器104、數(shù)據(jù)存儲(chǔ)器105、存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù)選擇部106-1至 106-n、讀出數(shù)據(jù)選擇部107-1和107-2、區(qū)域管理部108以及緩存命 中判斷部109-1至109-2n等。標(biāo)簽存儲(chǔ)器104由多端口存儲(chǔ)器104-1至104-n構(gòu)成。多端口存
儲(chǔ)器104-1至104-n分別與路徑1至n相對(duì)應(yīng)。多端口存儲(chǔ)器是具有多個(gè)可獨(dú)立訪問的端口的存儲(chǔ)器。在此，作 為例子所舉出的存儲(chǔ)器中，標(biāo)簽請(qǐng)求輸入端口及標(biāo)簽輸出端口的各端 口數(shù)與處理器的數(shù)量相同。在此，標(biāo)簽請(qǐng)求輸入端口是標(biāo)簽請(qǐng)求被輸 入的端口，該標(biāo)簽請(qǐng)求是從處理器被輸出的。標(biāo)簽輸出端口是標(biāo)簽被 輸出的端口，該標(biāo)簽與被輸入的標(biāo)簽請(qǐng)求相對(duì)應(yīng)。例如，在多端口存儲(chǔ)器104-1中，與信號(hào)線151-l相連接的各端 口以及與信號(hào)線151-2相連接的各端口相當(dāng)于標(biāo)簽請(qǐng)求輸入端口。同 時(shí)，與信號(hào)線156-1相連接的各端口以及與信號(hào)線156-2相連接的各 端口相當(dāng)于標(biāo)簽輸出端口。數(shù)據(jù)存儲(chǔ)器105由單端口存儲(chǔ)器105-1至105-n構(gòu)成。單端口存 儲(chǔ)器105-1至105-n分別與路徑1至n相對(duì)應(yīng)。單端口存儲(chǔ)器只具有一個(gè)可獨(dú)立訪問的端口。在此，作為例子舉 出的存儲(chǔ)器中，假設(shè)存儲(chǔ)器訪問請(qǐng)求輸入端口、數(shù)據(jù)輸入端口以及數(shù) 據(jù)輸出端口的各端口數(shù)是一個(gè)。在此，存儲(chǔ)器訪問請(qǐng)求輸入端口是存 儲(chǔ)器訪問請(qǐng)求被輸入的端口，所述存儲(chǔ)器訪問請(qǐng)求是從處理器被輸出 的。數(shù)據(jù)輸入端口是數(shù)據(jù)被輸入的端口，所述數(shù)據(jù)是從處理器被寫入 的。數(shù)據(jù)輸出端口是數(shù)據(jù)被輸出的端口，所述數(shù)據(jù)是被處理器讀出的。例如，在單端口存儲(chǔ)器105-1中，與信號(hào)線157-1相連接的端口 相當(dāng)于存儲(chǔ)器訪問請(qǐng)求輸入端口。與信號(hào)線158-1相連接的端口相當(dāng) 于數(shù)據(jù)輸入端口 。與信號(hào)線159-1相連接的端口相當(dāng)于數(shù)據(jù)輸出端口 。單端口存儲(chǔ)器105-1中存有被任務(wù)讀出的數(shù)據(jù)或從該任務(wù)寫入的 數(shù)據(jù)，所述任務(wù)與路徑1相對(duì)應(yīng)。多端口存儲(chǔ)器104-1中存有與單端 口存儲(chǔ)器105-1所存儲(chǔ)的數(shù)據(jù)相關(guān)聯(lián)的標(biāo)簽。再者，由于單端口存儲(chǔ)器105-2至105-n和單端口存儲(chǔ)器105-1 的結(jié)構(gòu)相同，因此省略其說明。由于多端口存儲(chǔ)器104-2至104-n和 多端口存儲(chǔ)器104-1的結(jié)構(gòu)相同，因此省略其說明。在此，數(shù)據(jù)存儲(chǔ)器105所存儲(chǔ)的數(shù)據(jù)的尺寸遠(yuǎn)遠(yuǎn)大于標(biāo)簽存儲(chǔ)器 104所存儲(chǔ)的標(biāo)簽的尺寸。因此，只是數(shù)據(jù)存儲(chǔ)器105由單端口存儲(chǔ)器 來構(gòu)成也能夠?yàn)楣?jié)省電路面積做出貢獻(xiàn)。存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù)選擇部106-1至106-n分別與單端口存 儲(chǔ)器105-1至105-n以一對(duì)一的關(guān)系相對(duì)應(yīng)，并從處理器102-1和 102-2分別輸出的存儲(chǔ)器訪問請(qǐng)求中至少選擇一個(gè)存儲(chǔ)器訪問請(qǐng)求，該 存儲(chǔ)器訪問請(qǐng)求從正在執(zhí)行任務(wù)的處理器輸出，所述任務(wù)是被指定給 與數(shù)據(jù)選擇部相對(duì)應(yīng)的單端口存儲(chǔ)器的任務(wù)。讀出數(shù)據(jù)選擇部107-1和107-2分別與處理器102-1和102-2以 一對(duì)一的關(guān)系相對(duì)應(yīng)，并從單端口存儲(chǔ)器105-1至105-n中至少選擇 一個(gè)單端口存儲(chǔ)器，該單端口存儲(chǔ)器中存儲(chǔ)與數(shù)據(jù)選擇部相對(duì)應(yīng)的處 理器讀出的數(shù)據(jù)。區(qū)域管理部108中保存有與規(guī)定的路徑相對(duì)應(yīng)的路徑信息，該路 徑信息表示對(duì)規(guī)定的路徑指定了規(guī)定的任務(wù)，如果對(duì)規(guī)定的任務(wù)發(fā)生 了再填充，根據(jù)所保存的路徑信息，從n個(gè)路徑中確定所規(guī)定的路徑 作為可再填充的路徑。標(biāo)簽從標(biāo)簽存儲(chǔ)器104-1經(jīng)由信號(hào)線156-1被輸入到緩存命中判
斷部109-1。存儲(chǔ)器訪問請(qǐng)求從處理器102-1經(jīng)由信號(hào)線151-1被輸入 到緩存命中判斷部109-1。緩存命中判斷部109-1將被輸入的標(biāo)簽與被輸入的存儲(chǔ)器訪問請(qǐng) 求所包含的地址進(jìn)行比較。并將比較后的結(jié)果作為緩存命中信息來輸 出。例如，緩存命中判斷部109-1在標(biāo)簽和地址相一致的情況下，艮卩， 命中了緩存的情況下，作為緩存命中信息輸出O。另一方面，在標(biāo)簽和 地址不一致的情況下，即，未命中的情況下，則緩存命中判斷部109-1 作為緩存命中信息輸出1。標(biāo)簽從標(biāo)簽存儲(chǔ)器104-1經(jīng)由信號(hào)線156-2被輸入到緩存命中判 斷部109-2。存儲(chǔ)器訪問請(qǐng)求從處理器102-2經(jīng)由信號(hào)線151-2被輸入 到緩存命中判斷部109-2。緩存命中判斷部109-2將被輸入的標(biāo)簽與被輸入的存儲(chǔ)器訪問請(qǐng) 求所包含的地址進(jìn)行比較。并將比較后的結(jié)果作為緩存命中信息來輸 出。例如，緩存命中判斷部109-2在標(biāo)簽和地址相一致的情況下，艮卩， 命中了緩存的情況下，作為緩存命中信息輸出O。另一方面，在標(biāo)簽和 地址不一致的情況下，即，未命中的情況下，則緩存命中判斷部109-2 作為緩存命中信息輸出1。再者，緩存命中判斷部109-3至109-(2n-l)與緩存命中判斷部 109-1的結(jié)構(gòu)相同，因此省略其說明。緩存命中判斷部109-4至109-2n 與緩存命中判斷部109-2的結(jié)構(gòu)相同，因此省略其說明。地址和訪問請(qǐng)求從高速緩沖存儲(chǔ)器103經(jīng)由信號(hào)線161被輸入到 主內(nèi)存110。
主內(nèi)存110具備存儲(chǔ)器控制器(不予圖示)。存儲(chǔ)器控制器(不予圖 示)在訪問請(qǐng)求是寫入請(qǐng)求的情況下，將從高速緩沖存儲(chǔ)器103經(jīng)由信 號(hào)線162被輸入的數(shù)據(jù)從地址進(jìn)行寫入。在訪問請(qǐng)求是讀出請(qǐng)求的情 況下，存儲(chǔ)器控制器經(jīng)由信號(hào)線162向高速緩沖存儲(chǔ)器103輸出從地 址讀出的數(shù)據(jù)。圖2是示出本實(shí)施例所涉及的存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù)選擇部 106-1至106-n的結(jié)構(gòu)圖。如圖2所示，存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù)選 擇部106-1包括存儲(chǔ)器訪問信號(hào)選擇電路111-1和寫入數(shù)據(jù)選擇電路 112-1等。緩存命中信息(以下稱為第一緩存命中信息)作為控制信號(hào)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路in-1，所述緩存命中信息是經(jīng)由信號(hào)線155-1從緩存命中判斷部109-1被輸出的。緩存命中信息(以下稱為第 二緩存命中信息)作為控制信號(hào)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路 111-1，所述緩存命中信息是經(jīng)由信號(hào)線155-2從緩存命中判斷部 109-2被輸出的。存儲(chǔ)器訪問信號(hào)選擇電路in-i按照所輸入的第一緩存命中信息 和第二緩存命中信息來選擇輸入源。若存儲(chǔ)器訪問請(qǐng)求從所選擇的輸 入源被輸入，存儲(chǔ)器訪問信號(hào)選擇電路111-1就經(jīng)由信號(hào)線157-1向 單端口存儲(chǔ)器105-1輸出被輸入的存儲(chǔ)器訪問請(qǐng)求。例如，設(shè)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路111-1的第一緩存命 中信息是0，第二緩存命中信息是l。并且，從處理器102-1被輸出的 存儲(chǔ)器訪問請(qǐng)求(以下稱為第一存儲(chǔ)器訪問請(qǐng)求)經(jīng)由信號(hào)線151-1被
輸入到存儲(chǔ)器訪問信號(hào)選擇電路111-1。在這種情況下，存儲(chǔ)器訪問信號(hào)選擇電路111-1經(jīng)由信號(hào)線157-1向單端口存儲(chǔ)器105-1輸出第一 存儲(chǔ)器訪問請(qǐng)求。另外，設(shè)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路111-1的第一緩存命 中信息是l，第二緩存命中信息是O。并且，從處理器102-2輸出的存 儲(chǔ)器訪問請(qǐng)求(以下稱為第二存儲(chǔ)器訪問請(qǐng)求)經(jīng)由信號(hào)線151-2被輸 入到存儲(chǔ)器訪問信號(hào)選擇電路111-1。在這種情況下，存儲(chǔ)器訪問信號(hào) 選擇電路111-1經(jīng)由信號(hào)線157-1向單端口存儲(chǔ)器105-1輸出第二存 儲(chǔ)器訪問請(qǐng)求。另外，設(shè)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路111-1的第一緩存命 中信息是l，第二緩存命中信息也是l。在這種情況下，存儲(chǔ)器訪問信 號(hào)選擇電路111-1不輸出第一存儲(chǔ)器訪問請(qǐng)求及第二存儲(chǔ)器訪問請(qǐng)求。另外，設(shè)被輸入到存儲(chǔ)器訪問信號(hào)選擇電路111-1的第一緩存命 中信息是0，第二緩存命中信息也是O。在這種情況下，存儲(chǔ)器訪問信 號(hào)選擇電路lll-l不輸出第一存儲(chǔ)器訪問請(qǐng)求及第二存儲(chǔ)器訪問請(qǐng)求。從緩存命中判斷部109-1被輸出的緩存命中信息(以下稱為第一緩 存命中信息)經(jīng)由信號(hào)線155-1作為控制信號(hào)被輸入到寫入數(shù)據(jù)選擇電 路112-1。并且，從緩存命中判斷部109-2被輸出的緩存命中信息(以 下稱為第二緩存命中信息)經(jīng)由信號(hào)線155-2作為控制信號(hào)被輸入到寫 入數(shù)據(jù)選擇電路112-1 。寫入數(shù)據(jù)選擇電路112-1按照被輸入的第一緩存命中信息和第二 緩存命中信息來選擇輸入源。若寫入數(shù)據(jù)從所選擇的輸入源被輸入，
寫入數(shù)據(jù)選擇電路112-1就經(jīng)由信號(hào)線158-1向單端口存儲(chǔ)器105-1 輸出被輸入的寫入數(shù)據(jù)。例如，設(shè)被輸入到寫入數(shù)據(jù)選擇電路112-1的第一緩存命中信息 是0，第二緩存命中信息是l。并且，從處理器102-1被輸出的寫入數(shù) 據(jù)(以下稱為第一寫入數(shù)據(jù))經(jīng)由信號(hào)線152-1被輸入到寫入數(shù)據(jù)選擇 電路112-l。在這種情況下，寫入數(shù)據(jù)選擇電路112-1經(jīng)由信號(hào)線158-1 向單端口存儲(chǔ)器105-1輸出第一寫入數(shù)據(jù)。另外，設(shè)被輸入到寫入數(shù)據(jù)選擇電路112-1的第一緩存命中信息 是l，第二緩存命中信息是O。并且，從處理器102-2被輸出的寫入數(shù) 據(jù)(以下稱為第二寫入數(shù)據(jù))經(jīng)由信號(hào)線152-2被輸入到寫入數(shù)據(jù)選擇 電路112-1。在這種情況下，寫入數(shù)據(jù)選擇電路112-1經(jīng)由信號(hào)線158-1 向單端口存儲(chǔ)器105-1輸出第二寫入數(shù)據(jù)。另外，設(shè)被輸入到寫入數(shù)據(jù)選擇電路112-1的第一緩存命中信息 是1，第二緩存命中信息也是1。在這種情況下，寫入數(shù)據(jù)選擇電路 112-1不輸出第一寫入數(shù)據(jù)及第二寫入數(shù)據(jù)。另外，設(shè)被輸入到寫入數(shù)據(jù)選擇電路112-1的第一緩存命中信息 是0，第二緩存命中信息也是0。在這種情況下，寫入數(shù)據(jù)選擇電路 112-1不輸出第一寫入數(shù)據(jù)及第二寫入數(shù)據(jù)。再者，存儲(chǔ)器訪問請(qǐng)求/寫入數(shù)據(jù)選擇部106-2至106-n與存儲(chǔ)器 訪問請(qǐng)求/寫入數(shù)據(jù)選擇部106-1的結(jié)構(gòu)相同，因此省略其說明。圖3是示出本實(shí)施例所涉及的讀出數(shù)據(jù)選擇部107-1和107-2的 結(jié)構(gòu)圖。如圖3所示，讀出數(shù)據(jù)選擇部107-1包括讀出數(shù)據(jù)選擇電路113-1等。緩存命中信息(以下稱為第一緩存命中信息、......、第2n-l緩存命中信息)經(jīng)由信號(hào)線155-1至155-(2n-l)作為控制信號(hào)分 別被輸入到讀出數(shù)據(jù)選擇電路113-1，所述緩存命中信息是從緩存命中 判斷部109-1至109-(2n-l)分別被輸出的。讀出數(shù)據(jù)選擇電路113-1按照分別被輸入的第一緩存命中信息、......、第2n-l緩存命中信息來選擇輸入源。若讀出數(shù)據(jù)從所選擇的輸入源被輸入，讀出數(shù)據(jù)選擇電路113-1就經(jīng)由信號(hào)線 153-1向處理器102-1輸出被輸入的讀出數(shù)據(jù)。例如，設(shè)分別被輸入到讀出數(shù)據(jù)選擇電路113-1的第一緩存命中信息、......、第2n-l緩存命中信息中第i緩存命中信息是0，其他緩存命中信息是1。并且，從單端口存儲(chǔ)器105-i輸出的讀出數(shù)據(jù) (以下稱為第i讀出數(shù)據(jù))經(jīng)由信號(hào)線159-1至159-n中的信號(hào)線159_i 被輸入。在這種情況下，讀出數(shù)據(jù)選擇電路113-1經(jīng)由信號(hào)線153-1 向處理器102-1輸出第i讀出數(shù)據(jù)。另外，設(shè)分別被輸入到讀出數(shù)據(jù)選擇電路113-1的第一緩存命中信息、......、第2n-l緩存命中信息中多個(gè)緩存命中信息是0。在這種情況下，讀出數(shù)據(jù)選擇電路113-1不輸出任何讀出數(shù)據(jù)。另外，設(shè)分別被輸入到讀出數(shù)據(jù)選擇電路113-1的第一緩存命中信息、......、第2n-1緩存命中信息中所有的緩存命中信息都是l。在這種情況下，讀出數(shù)據(jù)選擇電路113-1不輸出任何讀出數(shù)據(jù)。再者，讀出數(shù)據(jù)選擇部107-2與讀出數(shù)據(jù)選擇部107-1的結(jié)構(gòu)相 同，因此省略其說明。圖4是示出本實(shí)施例所涉及的區(qū)域管理部108的結(jié)構(gòu)圖。如圖4 所示，區(qū)域管理部108包括路徑信息保存部114、比較器115-1至 115-2n、路徑?jīng)Q定部116-1和116-2、"與非"(NAND: not and)電路 118-1和118-2，調(diào)停部119以及任務(wù)ID輸入寄存器120-1和任務(wù)ID 輸入寄存器120-2等。路徑信息保存部114由路徑信息保存區(qū)域114-1至114-n構(gòu)成。 路徑信息保存區(qū)域114-1至114-n中分別保存有與路徑1至n相對(duì)應(yīng) 的路徑信息。各路徑信息保存區(qū)域中對(duì)從0到m(m是正整數(shù))為止的任 務(wù)ID，分別設(shè)定enable(有效)及disable (失效)中的某一個(gè)指定信息。 再者，設(shè)disable為初始值。并且，任務(wù)被生成時(shí)，根據(jù)路徑指定程序182指定信息(enable) 被登記到路徑信息保存區(qū)域，所述指定信息表示所生成的任務(wù)己被指 定，所述路徑信息保存區(qū)域與對(duì)所生成的任務(wù)指定的路徑相對(duì)應(yīng)。另 外，當(dāng)任務(wù)被刪除時(shí)，根據(jù)路徑指定程序182，指定信息(enable)從路 徑信息保存區(qū)域中被刪除，該指定信息表示被刪除的任務(wù)已被指定， 所述路徑信息保存區(qū)域與對(duì)被刪除的任務(wù)而指定的路徑相對(duì)應(yīng)。再者， 若enable被刪除，則變成disable。路徑信息保存區(qū)域114-1中保存有路徑信息，該路徑信息是有關(guān) 路徑1的，該路徑1包括多端口存儲(chǔ)器104-1和單端口存儲(chǔ)器105-1。 所述路徑信息中，對(duì)被指定給路徑1的任務(wù)ID設(shè)為enable,對(duì)其他的 任務(wù)ID設(shè)為disable。再者，路徑信息保存區(qū)域114-2至l 14-n與路 徑信息保存區(qū)域114-1的結(jié)構(gòu)相同，因此省略其說明。并且，路徑信息分別從處理器102-1和102-2經(jīng)由信號(hào)線163-1 和163-2被輸入到路徑信息保存部114。路徑信息保存部114將分別被輸入的路徑信息保存到相對(duì)應(yīng)的路 徑信息保存區(qū)域。路徑信息從路徑信息保存區(qū)域114-1經(jīng)由信號(hào)線162-1被輸入到 比較器115-1。任務(wù)ID從任務(wù)ID寄存器120-1經(jīng)由信號(hào)線164-1被輸 入到比較器115-1。比較器115-1將被輸入的路徑信息與被輸入的任務(wù)ID進(jìn)行比較， 并將比較后的結(jié)果作為路徑一致信息輸出。路徑信息從路徑信息保存區(qū)域114-1經(jīng)由信號(hào)線162-1被輸入到 比較器115-2。任務(wù)ID從任務(wù)ID寄存器120-2經(jīng)由信號(hào)線164-2被輸 入到比較器115-2。比較器115-2將被輸入的路徑信息與被輸入的任務(wù)ID進(jìn)行比較。 并將比較后的結(jié)果作為路徑一致信息輸出。再者，比較器115-3至115-(2n-l)與比較器115-1的結(jié)構(gòu)相同， 因此省略其說明。比較器115-4至115-2n與比較器115-2的結(jié)構(gòu)相同， 因此省略其說明。路徑一致信息分別從比較器115-1至115-(2n-l)經(jīng)由信號(hào)線 165-1至165-(2n-l)被輸入到路徑?jīng)Q定部116-1。路徑?jīng)Q定部116-1根據(jù)分別被輸入的路徑一致信息來決定再填充 對(duì)象的路徑。關(guān)于所決定的信息作為再填充路徑信息被輸出。 再者，路徑?jīng)Q定部116-2與路徑?jīng)Q定部116-1的結(jié)構(gòu)相同，因此 省略其說明。緩存命中信息分別從緩存命中判斷部109-1至109-(2n-l)經(jīng)由信 號(hào)線155-1至155-(2n-l)被輸入到"與非"電路118_1。分別被輸入到"與非"電路118-1的緩存命中信息全部都是1的 情況下，"與非"電路118-1作為控制信息輸出O。除此之外的情況， "與非"電路118-1則作為控制信息輸出1。再者，"與非"電路118-2 和"與非"電路118-1的結(jié)構(gòu)相同，因此省略其說明。若從"與非"電路118-1被輸出的控制信息經(jīng)由信號(hào)線161-1被 輸入到調(diào)停部119，調(diào)停部119就根據(jù)所輸入的控制信息來判斷對(duì)指定 給處理器102-1的路徑是否需要進(jìn)行再填充。例如，設(shè)被輸入到調(diào)停部119的控制信息是1。在這種情況下，由 于命中了緩存，調(diào)停部119則判斷被指定給處理器102-1的路徑無需 再填充。另一方面，設(shè)被輸入到調(diào)停部119的控制信息是0。在這種情況下， 由于未命中緩存，調(diào)停部119則判斷被指定給處理器102-1的路徑需 要再填充。然后，調(diào)停部119將再填充路徑指示經(jīng)由信號(hào)線160向標(biāo) 簽存儲(chǔ)器104和數(shù)據(jù)存儲(chǔ)器105輸出，所述再填充路徑指示用于指示 對(duì)指定給處理器102-1的路徑進(jìn)行再填充。此時(shí)，根據(jù)經(jīng)由信號(hào)線 166-1從路徑?jīng)Q定部116-1被輸出的再填充路徑信息，指定給處理器 102-1的路徑被確定。同樣，若從"與非"電路118-2被輸出的控制信息經(jīng)由信號(hào)線161-2
被輸入到調(diào)停部119，調(diào)停部119就根據(jù)所輸入的控制信息來判斷指定 給處理器102-2的路徑是否需要再填充。例如，設(shè)輸入到調(diào)停部119的控制信息是1。在這種情況下，調(diào)停 部119判斷命中了緩存，并判斷指定給處理器102-2的路徑無需再填 充。另一方面，設(shè)被輸入到調(diào)停部119的控制信息是0。在這種情況下， 調(diào)停部119判斷未命中緩存，并判斷指定給處理器102-2的路徑需要 再填充。然后，調(diào)停部119將再填充路徑指示經(jīng)由信號(hào)線160向標(biāo)簽存儲(chǔ) 器104和數(shù)據(jù)存儲(chǔ)器105輸出，所述再填充路徑指示用于指示對(duì)指定 給處理器102-2的路徑進(jìn)行再填充。此時(shí)，根據(jù)經(jīng)由信號(hào)線166-2從 路徑?jīng)Q定部116-2被輸入到調(diào)停部119的再填充信息，指定給處理器 102-2的路徑被確定。并且，若從區(qū)域管理部108輸出的再填充路徑指示經(jīng)由信號(hào)線160 被輸入到緩存控制器(不予圖示)，緩存控制器就根據(jù)所輸入的再填充 路徑指示來確定再填充的路徑，所述緩存控制器控制標(biāo)簽存儲(chǔ)器104 和數(shù)據(jù)存儲(chǔ)器105。并且，所述緩存控制器從主內(nèi)存110讀出數(shù)據(jù)，并將所讀出的數(shù)據(jù)寫入所確定的路徑。再者，如果多數(shù)存在作為再填充 對(duì)象的路徑，則根據(jù)LRU (Least Recently Used:最近最少使用)方式、 FIFO(First In First Out:先進(jìn)先出)方式、隨機(jī)方式等來確定再填 充的路徑。任務(wù)ID從處理器102-1經(jīng)由信號(hào)線154-1被輸入到任務(wù)ID輸入 寄存器120-1。任務(wù)ID輸入寄存器120-1保存被輸入的任務(wù)ID。
再者，任務(wù)ID輸入寄存器120-2與任務(wù)ID輸入寄存器120-1的 結(jié)構(gòu)相同，因此省略其說明。其次，對(duì)本實(shí)施例所涉及的路徑管理表的數(shù)據(jù)構(gòu)成進(jìn)行說明。 圖5是示出本實(shí)施例所涉及的路徑管理表的數(shù)據(jù)構(gòu)成圖。如圖5 所示，路徑管理表183是與路徑和任務(wù)相對(duì)應(yīng)的表。在各任務(wù)ID中， 可指定給持該任務(wù)ID的任務(wù)的路徑被設(shè)為enable。不可指定給持該任 務(wù)ID的任務(wù)的路徑被設(shè)為disable。例如，可以對(duì)任務(wù)ID是0的任務(wù) 指定路徑l。例如，有關(guān)路徑管理表183中路徑1的行的路徑信息被保存在路 徑信息保存區(qū)域114-1。同樣，有關(guān)路徑管理表183中路徑n的行的路 徑信息被保存在路徑信息保存區(qū)域114-n。其次，對(duì)按照本實(shí)施例所涉及的路徑指定程序來執(zhí)行的路徑指定 處理進(jìn)行說明。圖6是示出本實(shí)施例所涉及的路徑指定處理的流程圖。如圖6所 示，在操作系統(tǒng)181的控制下，若任務(wù)被生成(S101:Yes)，路徑指定 程序182就由處理器102-1和102-2中的任一個(gè)來執(zhí)行。具體而言， 執(zhí)行了路徑指定程序182的處理器參照路徑管理表183(S102)，并按照 所參照的路徑管理表183來決定可指定的路徑(S103)。此時(shí)，按每個(gè) 任務(wù)來選擇不同的路徑。并且，處理器選擇了可指定的路徑之后，向路徑信息保存區(qū)域登 記指定信息(enable) (S104)，該指定信息表示所生成的任務(wù)已被指定， 所述路徑保存區(qū)域是構(gòu)成路徑信息保存部114的路徑信息保存區(qū)域中，
與所選擇的路徑相對(duì)應(yīng)的路徑信息保存區(qū)域。路徑信息保存部114被更新(S105)。另外，若任務(wù)被刪除(S106)，處理器就參照路徑管理表183(S107) 確定被開放的路徑(S108)。從路徑信息保存區(qū)域刪除指定信息 (enable),該指定信息表示已被刪除的任務(wù)被指定之事宜，所述路徑 信息保存區(qū)域是構(gòu)成路徑信息保存部114的路徑信息保存區(qū)域中，與 所確定的路徑相對(duì)應(yīng)的路徑信息保存區(qū)域(S109)。路徑信息保存部114 被更新(SllO)。以上，通過采用本實(shí)施例所涉及的運(yùn)算裝置IOI，與數(shù)據(jù)存儲(chǔ)部和 處理器相連接的部分可以以如讀出數(shù)據(jù)選擇部那樣簡(jiǎn)單的選擇電路來 構(gòu)成，從而可以少量硬件數(shù)構(gòu)成具備多個(gè)處理器的運(yùn)算裝置。并且，可以避免因隨著執(zhí)行規(guī)定的任務(wù)而發(fā)生的再填充引起的被 指定給其他任務(wù)的數(shù)據(jù)存儲(chǔ)部無防備地被改寫的情況。并且，由于規(guī) 定的任務(wù)對(duì)規(guī)定的數(shù)據(jù)存儲(chǔ)部的訪問受到限制，因此可以避免對(duì)同一 數(shù)據(jù)存儲(chǔ)部的訪問發(fā)生沖突。并且，因?yàn)槎鄠€(gè)處理器不同時(shí)訪問同一數(shù)據(jù)存儲(chǔ)部，所以無需對(duì) 每個(gè)處理器設(shè)置數(shù)據(jù)存儲(chǔ)部的存儲(chǔ)器訪問請(qǐng)求輸入端口，而多個(gè)處理 器可共享輸入端口。并且，因?yàn)槎鄠€(gè)處理器不同時(shí)對(duì)同一數(shù)據(jù)存儲(chǔ)部進(jìn)行數(shù)據(jù)的寫入 和讀出，所以多個(gè)處理器可以共享數(shù)據(jù)存儲(chǔ)部的數(shù)據(jù)輸入端口和數(shù)據(jù) 輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口
存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為 低成本化做出貢獻(xiàn)。并且，因?yàn)榭梢员苊鈱?duì)同一數(shù)據(jù)存儲(chǔ)部的訪問發(fā) 生沖突，所以無需對(duì)訪問沖突進(jìn)行調(diào)停，從而為提高處理性能做出貢 獻(xiàn)0而且，通過采用本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)100，即使多個(gè)處理器同時(shí)執(zhí)行多個(gè)任務(wù)，也由于各任務(wù)與各數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)而受到 管理，因此可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。并且，即使在任意的處理器執(zhí)行任意的任務(wù)的情況下，由于按每 個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域，因此可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū) 域的訪問發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。再者，因?yàn)橐部梢员苊鈱?duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的數(shù)據(jù)存 儲(chǔ)部的訪問發(fā)生沖突，所以多個(gè)處理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入 端口、數(shù)據(jù)輸入端口以及數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ) 器相比，可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用， 從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。再者，本實(shí)施例中示出由兩個(gè)處理器構(gòu)成的運(yùn)算裝置101，但并不限定為兩個(gè)處理器，即使是三個(gè)以上的處理器也可以適用。同時(shí)，本實(shí)施例中，對(duì)每個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域。但是，如果允許因發(fā)生再填充而引起的處理性能低下，也可以對(duì)多個(gè)任務(wù)中的一部分任務(wù)指定同一數(shù)據(jù)存儲(chǔ)區(qū)域。并且，本實(shí)施例中，對(duì)一個(gè)任務(wù)指定一個(gè)路徑。但也可以對(duì)一個(gè)
任務(wù)指定多個(gè)路徑。例如，設(shè)各路徑被分類到多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中的 任一個(gè)，該多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域由一個(gè)以上的路徑所構(gòu)成的各數(shù)據(jù)存儲(chǔ)區(qū)域而構(gòu)成。并且，執(zhí)行了路徑指定程序182的運(yùn)算裝置101在任務(wù) 被生成時(shí)，對(duì)所生成的任務(wù)指定多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中的數(shù)據(jù)存儲(chǔ)區(qū)域， 并將路徑信息登記到與該數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)的路徑信息保存部114。 (實(shí)施例2)下面參照附圖，說明本發(fā)明所涉及的實(shí)施例2。 本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)具備下列(g)所示的特征。 (g)執(zhí)行了路徑指定程序的運(yùn)算裝置管理對(duì)各數(shù)據(jù)存儲(chǔ)區(qū)域指定 任務(wù)的工作，所述各數(shù)據(jù)存儲(chǔ)區(qū)域被分類為多個(gè)緩存區(qū)域中的任一個(gè)， 該多個(gè)緩存區(qū)域的各緩存區(qū)域與各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)，所 述運(yùn)算裝置對(duì)多個(gè)處理器中規(guī)定的處理器所執(zhí)行的任務(wù)從規(guī)定的緩存 區(qū)域指定數(shù)據(jù)存儲(chǔ)區(qū)域，所述規(guī)定的緩存區(qū)域是多個(gè)緩存區(qū)域中與規(guī) 定的處理器相對(duì)應(yīng)的規(guī)定的緩存區(qū)域，所述運(yùn)算裝置還把多個(gè)指定信 息與規(guī)定的緩存區(qū)域相對(duì)應(yīng)地登記到指定信息保存部，所述多個(gè)指定 信息分別識(shí)別規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)。在上述的基礎(chǔ)上，說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)。再者，與 實(shí)施例1所涉及的結(jié)構(gòu)相同的結(jié)構(gòu)，標(biāo)有同一參考符號(hào)并省略其說明。 首先，說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)。 圖7是示出本實(shí)施例的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。如圖7所示，計(jì)算 機(jī)系統(tǒng)200與實(shí)施例1所涉及的計(jì)算機(jī)系統(tǒng)100相比(例如，參照?qǐng)D1) 代替主內(nèi)存110而具備主內(nèi)存210。并且，主內(nèi)存210中代替操作系統(tǒng)181而設(shè)有操作系統(tǒng)281。操作系統(tǒng)281與操作系統(tǒng)181相比不同之處 為代替路徑指定程序182和路徑管理表183而具有路徑指定程序282 和路徑管理表283。設(shè)路徑指定程序282由處理器102-1和102-2中的某一個(gè)來執(zhí)行。 路徑1至n被分類到第一緩存區(qū)域和第二緩存區(qū)域。第一緩存區(qū)域是 對(duì)處理器102-1所執(zhí)行的任務(wù)指定的路徑所屬的區(qū)域。第二緩存區(qū)域 是對(duì)處理器102-2所執(zhí)行的任務(wù)指定的路徑所屬的區(qū)域。在這種情況下，執(zhí)行了路徑指定程序282的處理器將多個(gè)任務(wù)分 類為由處理器102-1執(zhí)行的任務(wù)和由處理器102-2執(zhí)行的任務(wù)。從第 一緩存區(qū)域?qū)τ商幚砥?02-1來執(zhí)行的任務(wù)指定路徑。從第二緩存區(qū) 域?qū)τ商幚砥?02-2來執(zhí)行的任務(wù)指定路徑。其次，對(duì)本實(shí)施例所涉及的路徑管理表的數(shù)據(jù)構(gòu)成進(jìn)行說明。圖8是示出本實(shí)施例所涉及的路徑管理表的數(shù)據(jù)構(gòu)成圖。如圖8 所示，路徑管理表283是執(zhí)行處理器和路徑以及任務(wù)相對(duì)應(yīng)的表。在 各任務(wù)ID中，可指定給持該任務(wù)ID的任務(wù)的路徑被設(shè)為enable。不 可指定給持該任務(wù)ID的任務(wù)的路徑被設(shè)為disable。例如，可以對(duì)任 務(wù)ID為0和1的任務(wù)指定路徑1和2(以下稱為第一緩存區(qū)域)可以對(duì) 任務(wù)ID為2至m的任務(wù)指定路徑3至n (以下稱為第二緩存區(qū)域)。并 且，設(shè)處理器102-1和102-2中的某一個(gè)執(zhí)行持各個(gè)任務(wù)ID的任務(wù)。 例如，處理器102-1執(zhí)行任務(wù)ID為0和1的任務(wù)。處理器102-2執(zhí)行 任務(wù)ID為2至m的任務(wù)。艮P，根據(jù)執(zhí)行了路徑指定程序282的處理器，從第一緩存區(qū)域?qū)?處理器102-1所執(zhí)行的任務(wù)(任務(wù)ID為0和1的任務(wù))指定路徑。而從 第二緩存區(qū)域?qū)μ幚砥?02-2所執(zhí)行的任務(wù)(任務(wù)ID為2至m的任務(wù)) 指定路徑。其次，對(duì)按照本實(shí)施例所涉及的路徑指定程序來執(zhí)行的路徑指定 處理進(jìn)行說明。圖9是示出本實(shí)施例所涉及的路徑指定處理的流程圖。如圖9所 示，在操作系統(tǒng)281的控制下，若任務(wù)被生成(S101:Yes)，則處理器 102-1和102-2中的任一個(gè)執(zhí)行路徑指定禾呈序282。具體而言，執(zhí)行了 路徑指定程序282的處理器參照路徑管理表2S3(S102)，并按照所參照 的路徑管理表283來決定可指定的路徑(S203)。此時(shí)，從第一緩存區(qū)域?qū)μ幚砥?02-1所執(zhí)行的任務(wù)選擇路徑。 另外，從第二緩存區(qū)域?qū)μ幚砥?02-2所執(zhí)行的任務(wù)選擇路徑。并且，選擇了可指定的路徑之后，處理器向路徑保存區(qū)域登記指 定信息(enable)，該指定信息表示所生成的任務(wù)已被指定，所述路徑 保存區(qū)域是構(gòu)成路徑信息保存部114的路徑信息保存區(qū)域中，與選擇 出的路徑相對(duì)應(yīng)的路徑保存區(qū)域(S104)。路徑信息保存部114被更新 (S105)。同時(shí)，若任務(wù)被刪除(S106)，處理器就參照路徑管理表283(S107) 確定被開放的路徑(S108)。并從與所確定的路徑相對(duì)應(yīng)的路徑信息保 存區(qū)域刪除表示已被刪除的任務(wù)被指定之事的指定信息 (enable) (S109)。路徑信息保存部114被更新(SllO)。以上，通過采用本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)200，即使在規(guī)定的 緩存區(qū)域中被分類的數(shù)據(jù)存儲(chǔ)區(qū)域的數(shù)量比規(guī)定的處理器所執(zhí)行的任 務(wù)的數(shù)量還要少的情況下，也可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問 發(fā)生沖突的狀態(tài)下執(zhí)行任務(wù)。其原因?yàn)?，可訪問的數(shù)據(jù)存儲(chǔ)區(qū)域按每 個(gè)處理器受到限制，所以多個(gè)處理器不會(huì)同時(shí)訪問同一數(shù)據(jù)存儲(chǔ)區(qū)域。 由此，也可以避免對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的數(shù)據(jù)存儲(chǔ)部 的訪問發(fā)生沖突，因此多個(gè)處理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入端口、 數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比， 可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省 高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。例如，實(shí)施例1所涉及的計(jì)算機(jī)系統(tǒng)100中有必要把所有的任務(wù) 指定給不同的路徑，所以存在以下問題，運(yùn)算裝置101具有的路徑數(shù)n 少于任務(wù)的數(shù)量m的情況下就不能直接使用。與此相對(duì)，根據(jù)本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)200則可以解決這 種問題。如果由預(yù)先被設(shè)定的處理器102-1或102-2來執(zhí)行任務(wù)，就不會(huì) 使同時(shí)被執(zhí)行的任務(wù)對(duì)同一存儲(chǔ)區(qū)域的訪問發(fā)生沖突，也不會(huì)發(fā)生由 于單方的處理器對(duì)緩存的訪問使另一個(gè)處理器對(duì)緩存的訪問發(fā)生等 待，從而可以提高處理性能。并且，本實(shí)施例中指定由多個(gè)路徑組成 的數(shù)據(jù)存儲(chǔ)區(qū)域，但是各數(shù)據(jù)存儲(chǔ)區(qū)域只要由一個(gè)以上的路徑構(gòu)成即 可，因此本實(shí)施例所需的路徑數(shù)只要與處理器的個(gè)數(shù)相同即可。(實(shí)施例3)其次參照

本發(fā)明的實(shí)施例3。
本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)具備下列(h)所示的特征。 (h)執(zhí)行了指定程序的運(yùn)算裝置將構(gòu)成規(guī)定的緩存區(qū)域的多個(gè)數(shù) 據(jù)存儲(chǔ)區(qū)域的各區(qū)域分類為第一部分緩存區(qū)域和第二部分緩存區(qū)域中 的任一個(gè)，規(guī)定的處理器所執(zhí)行的任務(wù)是規(guī)定的種類的任務(wù)時(shí)，從第 一部分緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，規(guī)定的處理器所執(zhí)行的任務(wù)不 是規(guī)定的種類的任務(wù)時(shí)，從第二部分緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域， 所述第一緩存區(qū)域由只能指定給一個(gè)任務(wù)的數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成，所述 第二部分緩存區(qū)域由可指定給多個(gè)任務(wù)的數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成。在上述的基礎(chǔ)上，說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)。再者，與實(shí)施例2所涉及的結(jié)構(gòu)相同的結(jié)構(gòu)，標(biāo)有同一參考符號(hào)并省略其說明。 圖10是示出本實(shí)施例的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。如圖IO所示，計(jì) 算機(jī)系統(tǒng)300與實(shí)施例2所涉及的計(jì)算機(jī)系統(tǒng)200相比(例如，參照?qǐng)D 7)代替主內(nèi)存210而具備主內(nèi)存310。并且，主內(nèi)存310中代替操作系 統(tǒng)281而設(shè)有操作系統(tǒng)381。操作系統(tǒng)381與操作系統(tǒng)281相比不同之 處為代替路徑指定程序282和路徑管理表283而具有路徑指定程序382 和路徑管理表383。設(shè)處理器102-1和102-2中的任一個(gè)執(zhí)行路徑指定程序382。路徑 1至n被分類到第一緩存區(qū)域和第二緩存區(qū)域。第一緩存區(qū)域是對(duì)處理 器102-1所執(zhí)行的任務(wù)指定的路徑所屬的區(qū)域。第二緩存區(qū)域是對(duì)處 理器102-2所執(zhí)行的任務(wù)指定的路徑所屬的區(qū)域。在這種情況下，執(zhí)行了路徑指定程序382的處理器將多個(gè)任務(wù)分 類為處理器102-1執(zhí)行的任務(wù)和處理器102-2執(zhí)行的任務(wù)。從第一緩
存區(qū)域?qū)μ幚砥?02-1所執(zhí)行的任務(wù)指定路徑。從第二緩存區(qū)域?qū)μ?理器102-2所執(zhí)行的任務(wù)指定路徑。并且，對(duì)規(guī)定的任務(wù)指定規(guī)定的 路徑。圖11是示出本實(shí)施例所涉及的路徑管理表的數(shù)據(jù)構(gòu)成圖。如圖11 所示，路徑管理表383是執(zhí)行處理器和路徑以及任務(wù)相對(duì)應(yīng)的表。在 各任務(wù)ID中，可指定給持該任務(wù)ID的任務(wù)的路徑被設(shè)為enable。關(guān) 于不可指定給持該任務(wù)ID的任務(wù)的路徑被設(shè)為disable。例如，可以 對(duì)任務(wù)ID為0和1的任務(wù)指定路徑1 (以下，稱為第一緩存區(qū)域)對(duì)任 務(wù)ID為2的任務(wù)只可指定路徑2至n(以下，稱為第二緩存區(qū)域)中的 路徑2。對(duì)任務(wù)ID為3和4的任務(wù)只可指定第二緩存區(qū)域中的路徑3 和4。對(duì)任務(wù)ID為m的任務(wù)只可指定第二緩存區(qū)域中的路徑n。并且，設(shè)處理器102-1和102-2中的某一個(gè)執(zhí)行各任務(wù)ID的任務(wù)。 例如，處理器102-1執(zhí)行任務(wù)ID為0和1的任務(wù)。處理器102-2執(zhí)行 任務(wù)ID為2至m的任務(wù)。在此，作為一個(gè)例子，在處理器102-2所執(zhí)行的任務(wù)中占有處理 器的時(shí)間長(zhǎng)的任務(wù)(高負(fù)荷的任務(wù))，即，要獨(dú)占路徑來使用的任務(wù)被 設(shè)為其任務(wù)ID為2或m等。另外，占有處理器的時(shí)間短的任務(wù)(低負(fù) 荷的任務(wù))，即，共享路徑也無大礙的任務(wù)被設(shè)為其任務(wù)ID為3或4 等。艮P，由執(zhí)行了路徑指定程序382的處理器，從第一緩存區(qū)域?qū)μ?理器102-1所執(zhí)行的任務(wù)(任務(wù)ID為0和1的任務(wù))指定路徑。從第二 緩存區(qū)域?qū)μ幚砥?02-2所執(zhí)行的任務(wù)(任務(wù)ID為2至m的任務(wù))指定路徑。并且，第二緩存區(qū)域被分類為第一部分緩存區(qū)域和第二部分緩存 區(qū)域中的任一個(gè)區(qū)域，所述第一部分緩存區(qū)域由第二緩存區(qū)域中只能 指定給一個(gè)任務(wù)的路徑構(gòu)成，所述第二部分緩存區(qū)域由第二緩存區(qū)域中可指定給多個(gè)任務(wù)的路徑構(gòu)成。并且，處理器102-2所執(zhí)行的任務(wù) 是所規(guī)定的種類的任務(wù)(高負(fù)荷的任務(wù))的情況下，對(duì)其指定第一部分 緩存區(qū)域中的路徑。另一方面，處理器102-2所執(zhí)行的任務(wù)不是所規(guī) 定的種類的任務(wù)(高負(fù)荷的任務(wù))的情況下，對(duì)其指定第二部分緩存區(qū) 域中的路徑?？傊瑢?shí)施例2所涉及的路徑指定程序282中，如果根據(jù)路徑管 理表283只要是屬于第一緩存區(qū)域(第二緩存區(qū)域)的路徑，則可指定 第一緩存區(qū)域(第二緩存區(qū)域)中的任一個(gè)路徑?？墒?，本實(shí)施例所涉 及的路徑指定程序382與路徑指定程序282相比不同之處為，根據(jù)路 徑管理表383，即使是屬于第一緩存區(qū)域(第二緩存區(qū)域)的路徑，可指 定的路徑也根據(jù)任務(wù)而受到限定。圖12是示出本實(shí)施例所涉及的路徑指定處理的流程圖。如圖12 所示，在操作系統(tǒng)381的控制下，若任務(wù)被生成(S101:Yes)，就由處 理器102-1和102-2中的任一個(gè)執(zhí)行路徑指定程序382。具體而言，執(zhí) 行了路徑指定程序382的處理器參照路徑管理表3S3(S102)，并按照所 參照的路徑管理表383來決定可指定的路徑(S303)。此時(shí)，從第一緩存區(qū)域?qū)μ幚砥?02-1所執(zhí)行的任務(wù)選擇路徑。 同時(shí)，從第二緩存區(qū)域?qū)μ幚砥?02-2所執(zhí)行的任務(wù)選擇路徑。再者， 從各緩存區(qū)域選擇路徑時(shí)，從依任務(wù)而受限定的緩存區(qū)域中選擇路徑。 并且，選擇了可指定的路徑之后，向路徑保存區(qū)域登記指定信息(enable) (S104)，該指定信息表示所生成的任務(wù)已被指定，所述路徑 保存區(qū)域是構(gòu)成路徑信息保存部114的路徑信息保存區(qū)域中，與所選 擇的路徑相對(duì)應(yīng)的路徑保存區(qū)域。路徑信息保存部114被更新(S105)。另外，若任務(wù)被刪除(S106)，處理器就參照路徑管理表383(S107) 確定被開放的路徑(S108)。從與確定的路徑相對(duì)應(yīng)的路徑信息保存區(qū) 域，刪除指定信息(enable),該指定信息表示已被刪除的任務(wù)被指定 之事宜(S109)。路徑信息保存部114被更新(S110)。以上，通過采用本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)300，即使在規(guī)定的 緩存區(qū)域中被分類的數(shù)據(jù)存儲(chǔ)區(qū)域的數(shù)量少于規(guī)定的處理器所執(zhí)行的 任務(wù)的數(shù)量的情況下，也可以在避免對(duì)同一數(shù)據(jù)存儲(chǔ)區(qū)域的訪問發(fā)生 沖突的狀態(tài)下執(zhí)行任務(wù)。其原因?yàn)椋稍L問的數(shù)據(jù)存儲(chǔ)區(qū)域按每個(gè)處 理器受到限制，所以多個(gè)處理器不會(huì)同時(shí)訪問同一數(shù)據(jù)存儲(chǔ)區(qū)域。并且，也可以避免對(duì)構(gòu)成數(shù)據(jù)存儲(chǔ)區(qū)域的一個(gè)以上的數(shù)據(jù)存儲(chǔ)部 的訪問發(fā)生沖突，因此多個(gè)處理器可以共享存儲(chǔ)器訪問請(qǐng)求輸入端口、 數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口。再者，本發(fā)明與多端口存儲(chǔ)器相比， 可以把單元面積小的單端口存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省 高速緩沖存儲(chǔ)器的面積，為低成本化做出貢獻(xiàn)。并且，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)指定不同的數(shù)據(jù)存儲(chǔ)區(qū) 域，從而可降低因任務(wù)切換而引起的緩存失敗，為提高處理性能做出貝獻(xiàn)。
例如，對(duì)規(guī)定的處理器所執(zhí)行的多個(gè)任務(wù)指定同一數(shù)據(jù)存儲(chǔ)區(qū)域。 在這種情況下，可對(duì)規(guī)定的處理器指定多數(shù)任務(wù)?？墒牵谶@些任務(wù) 之間切換任務(wù)時(shí)容易發(fā)生緩存失敗。另一方面，設(shè)對(duì)這些任務(wù)指定了不同的數(shù)據(jù)存儲(chǔ)區(qū)域。在這種情 況下，無法對(duì)規(guī)定的處理器指定多數(shù)任務(wù)。但這是為了在這些任務(wù)之 間切換任務(wù)時(shí)不易發(fā)生緩存失敗。通過采用實(shí)施例2所涉及的計(jì)算機(jī)系統(tǒng)200，可以避免所執(zhí)行的任 務(wù)對(duì)同一存儲(chǔ)區(qū)域的訪問發(fā)生沖突，但是，若按每個(gè)處理器來切換所執(zhí) 行的任務(wù)，由于要使用以前所執(zhí)行的任務(wù)使用過的存儲(chǔ)區(qū)域，所以在 每一次切換所執(zhí)行的任務(wù)時(shí)則在處理器上會(huì)發(fā)生緩存失敗，有可能導(dǎo) 致處理性能比命中緩存時(shí)的性能惡化。與此相對(duì)，根據(jù)本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)300可以解決這種 問題。如果由預(yù)先設(shè)定的處理器102-1和102-2來執(zhí)行任務(wù)，可以避免 所執(zhí)行的任務(wù)同時(shí)對(duì)同一存儲(chǔ)區(qū)域的訪問發(fā)生沖突，從而避免因一個(gè) 處理器對(duì)存儲(chǔ)器的訪問而使另一個(gè)處理器的訪問發(fā)生等待這種性能的 惡化。同時(shí)，指定給任務(wù)2的路徑2，不會(huì)由處理器102-2所執(zhí)行的任 務(wù)2之外的任務(wù)來使用，也不會(huì)由于同時(shí)被執(zhí)行的任務(wù)以及在處理器 102-2進(jìn)行的任務(wù)切換中的任一個(gè)理由而被更新。如此，按照各處理器所執(zhí)行的任務(wù)對(duì)其指定不同緩存區(qū)域，從而 可以與實(shí)施例2 —樣避免因同時(shí)所執(zhí)行的任務(wù)而引起的訪問發(fā)生沖突 為源的性能惡化。并且只對(duì)一部分的任務(wù)指定緩存區(qū)域中與其他任務(wù)
不同的存儲(chǔ)區(qū)域，這樣即使路徑數(shù)少于所有的任務(wù)數(shù)，也可以減少由 切換任務(wù)而引起的緩存失敗，從而提高處理性能。(實(shí)施例4)其次參照

本發(fā)明的實(shí)施例4。本實(shí)施例所涉及的運(yùn)算裝置具備下列(i)至(k)所示的特征。(i) (il)多個(gè)處理器包括以第一工作速度來工作的第一處理器和 以第二工作速度來工作的第二處理器，所述第二工作速度比第一工作 速度慢，(i2)多個(gè)讀出數(shù)據(jù)選擇部包括與第一處理器相對(duì)應(yīng)的第一讀 出數(shù)據(jù)選擇部和與第二處理器相對(duì)應(yīng)的第二讀出數(shù)據(jù)選擇部，(i3)高 速緩沖存儲(chǔ)器包括速度差調(diào)整部，該速度差調(diào)整部根據(jù)第一處理器的 工作速度和第二處理器的工作速度的速度差，來調(diào)整從第二讀出數(shù)據(jù) 選擇部輸出的數(shù)據(jù)向第二處理器輸入的定時(shí)。(j) (jl)第一工作速度是第二工作速度的k(k是自然數(shù))倍，(j2) 高速緩沖存儲(chǔ)器的工作時(shí)鐘與第一處理器的工作時(shí)鐘相同，(J3)速度 差調(diào)整部包括延遲電路，該延遲電路以高速緩沖存儲(chǔ)器的工作時(shí)鐘為 基準(zhǔn)進(jìn)行換算，把從第二讀出數(shù)據(jù)選擇部輸出的數(shù)據(jù)向第二處理器輸 入的定時(shí)相對(duì)于從第一讀出數(shù)據(jù)選擇部輸出的數(shù)據(jù)向第一處理器輸入 的定時(shí)，延遲k-l個(gè)時(shí)鐘的時(shí)間段。(k)第二處理器可執(zhí)行的指令組與第一處理器可執(zhí)行的指令組相同。在上述的基礎(chǔ)上，以具備本實(shí)施例所涉及的運(yùn)算裝置的計(jì)算機(jī)系 統(tǒng)為例進(jìn)行說明。再者，與實(shí)施例3所涉及的結(jié)構(gòu)相同的結(jié)構(gòu)，標(biāo)有同一參考符號(hào)并省略其說明。首先，說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)。圖13是示出本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。如圖13所 示，計(jì)算機(jī)系統(tǒng)400與實(shí)施例3所涉及的計(jì)算機(jī)系統(tǒng)300相比(例如， 參照?qǐng)DIO)代替運(yùn)算裝置101而具備運(yùn)算裝置401,該運(yùn)算裝置401是 高速處理器421、低速處理器422、高速緩沖存儲(chǔ)器403等集成于單芯 片的運(yùn)算裝置。高速處理器421預(yù)先在操作系統(tǒng)381的控制下生成任務(wù)，如生成 任務(wù)A171、任務(wù)B172。此時(shí)，高速處理器421執(zhí)行路徑指定程序382。 相應(yīng)地，正在執(zhí)行路徑指定程序382的高速處理器421參照路徑管理 表383來決定可指定給所生成的任務(wù)的路徑。高速處理器421還生成 與所決定的路徑和所生成的任務(wù)相關(guān)聯(lián)的路徑確定信息。并且，高速 處理器421經(jīng)由信號(hào)線163-1向高速緩沖存儲(chǔ)器403輸出所生成的路 徑確定信息。在此，路徑確定信息包含任務(wù)ID和路徑號(hào)碼。此后，高速處理器421在執(zhí)行任務(wù)時(shí)，經(jīng)由信號(hào)線154-1向高速 緩沖存儲(chǔ)器403輸出向要執(zhí)行的任務(wù)指定的任務(wù)ID。高速處理器421 在執(zhí)行任務(wù)的過程中訪問高速緩沖存儲(chǔ)器403時(shí)，經(jīng)由信號(hào)線151-1 向高速緩沖存儲(chǔ)器403輸出包含訪問處地址的存儲(chǔ)器訪問請(qǐng)求。此時(shí)， 如果訪問請(qǐng)求以寫入為目的，高速處理器421則經(jīng)由信號(hào)線152-1向 高速緩沖存儲(chǔ)器403寫入數(shù)據(jù)。如果訪問請(qǐng)求以讀出為目的，高速處 理器421則經(jīng)由信號(hào)線468-1從高速緩沖存儲(chǔ)器403讀出數(shù)據(jù)。在此， 所需信號(hào)線152-1和信號(hào)線468-1的數(shù)量取決于數(shù)據(jù)的傳送尺寸。
同時(shí)，高速處理器421以低速處理器422的k倍的工作速度來工 作。在此，設(shè)k二2作為一個(gè)例子來說明。限低速處理器422的工作速度比高速處理器421的工作速度慢。 同時(shí)，與高速處理器421相比，低速處理器422是降低了耗電量且縮 小了面積的處理器。再者，由于限低速處理器422為低速工作，因此 可以升高構(gòu)成處理器的晶體管的閾值電壓或縮小晶體管的尺寸。另外， 也可以減少緩沖器的級(jí)數(shù)。據(jù)此，低速處理器422與高速處理器421 相比可降低耗電量并縮小面積。同時(shí)，低速處理器422的指令組與高速處理器421的相同。再者，關(guān)于低速處理器422的任務(wù)生成和路徑指定處理，由于與 高速處理器421相同，因此省略其說明。高速緩沖存儲(chǔ)器403是n (n是正整數(shù))路徑集聯(lián)方式的高速緩沖存 儲(chǔ)器。在此，作為一個(gè)例子，設(shè)高速緩沖存儲(chǔ)器403以與高速處理器 421相同的速度進(jìn)行工作。并且，高速緩沖存儲(chǔ)器403與高速緩沖存儲(chǔ) 器103相比不同之處為，還包括標(biāo)簽速度差調(diào)整部423-1至423-n以 及讀出數(shù)據(jù)速度差調(diào)整部424等。圖14是示出本實(shí)施例所涉及的標(biāo)簽速度差調(diào)整部的結(jié)構(gòu)圖。如圖 14所示，標(biāo)簽速度差調(diào)整部423-1包括延遲電路425-1等。高速處理器421用標(biāo)簽信息從標(biāo)簽存儲(chǔ)器104-1經(jīng)由信號(hào)線156-1 被輸入到標(biāo)簽速度差調(diào)整部423-1。低速處理器422用標(biāo)簽信息從標(biāo)簽 存儲(chǔ)器104-1經(jīng)由信號(hào)線156-2被輸入到標(biāo)簽速度差調(diào)整部423-1。標(biāo) 簽速度差調(diào)整部423-1把經(jīng)由信號(hào)線156-1被輸入的高速處理器421
用標(biāo)簽信息經(jīng)由信號(hào)線467-1直接輸出到高速處理器421。經(jīng)由信號(hào)線 156-2被輸入的低速處理器422用標(biāo)簽信息在延遲電路425-1被延遲 (k-l)個(gè)級(jí)(stage),延遲后的低速處理器422用標(biāo)簽信息經(jīng)由信號(hào)線467- 2被輸出到低速處理器422。在此，由于設(shè)k=2，因此低速處理器422用標(biāo)簽信息被延遲電路 425-1延遲了一個(gè)級(jí)。再者，標(biāo)簽速度差調(diào)整部423-2至423-n與標(biāo)簽速度差調(diào)整部 423-1的結(jié)構(gòu)相同，因此省略其說明。圖15是示出本實(shí)施例所涉及的讀出數(shù)據(jù)速度差調(diào)整部的結(jié)構(gòu)圖。 如圖15所示，讀出數(shù)據(jù)速度差調(diào)整部424包括延遲電路426等。高速處理器421用讀出數(shù)據(jù)從讀出數(shù)據(jù)選擇部107-1經(jīng)由信號(hào)線 153-1被輸入到讀出數(shù)據(jù)速度差調(diào)整部424。低速處理器422用讀出數(shù) 據(jù)從讀出數(shù)據(jù)選擇部107-2經(jīng)由信號(hào)線153-2被輸入到讀出數(shù)據(jù)速度 差調(diào)整部424。讀出數(shù)據(jù)速度差調(diào)整部424將經(jīng)由信號(hào)線153-1被輸入的高速處 理器421用讀出數(shù)據(jù)經(jīng)由信號(hào)線468-1 '直接輸出到高速處理器421 。經(jīng) 由信號(hào)線153-2被輸入的低速處理器422用讀出數(shù)據(jù)在延遲電路426 被延遲(k-l)個(gè)級(jí)，延遲后的低速處理器422用讀出數(shù)據(jù)經(jīng)由信號(hào)線468- 2被輸出到低速處理器422。在此，由于設(shè)k=2，因此低速處理器422用讀出數(shù)據(jù)在延遲電路 426被延遲了一個(gè)級(jí)。圖16和圖17是示出本實(shí)施例所涉及的工作例子的時(shí)序圖。 例如，如圖16所示，標(biāo)簽請(qǐng)求QAO及項(xiàng)地址AAO從高速處理器421 經(jīng)由信號(hào)線151-1被輸出到高速緩沖存儲(chǔ)器403，路徑1被命中。此時(shí)， 標(biāo)簽TAO從與路徑1相對(duì)應(yīng)的標(biāo)簽存儲(chǔ)器104-1被輸出，所述標(biāo)簽TAO 是根據(jù)標(biāo)簽請(qǐng)求QAO及項(xiàng)地址M0被確定。與標(biāo)簽TAO相對(duì)應(yīng)的讀出 數(shù)據(jù)DAO從與路徑1相對(duì)應(yīng)的單端口存儲(chǔ)器105-1被輸出。讀出數(shù)據(jù) DAO從高速緩沖存儲(chǔ)器403經(jīng)由信號(hào)線468-1被輸出到高速處理器421 。在這種情況下，項(xiàng)地址AAO被輸入到標(biāo)簽存儲(chǔ)器104-1之后，直 到標(biāo)簽TAO被輸入到標(biāo)簽速度差調(diào)整部423-1為止，所需時(shí)間等于高 速緩沖存儲(chǔ)器403的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由以下被表明， 圖中路徑1的標(biāo)簽存儲(chǔ)器的高速處理器用輸入端口(信號(hào)線151-1)和 路徑1的標(biāo)簽速度差調(diào)整部的高速處理器用輸入端口 (信號(hào)線156-1)。在此，標(biāo)簽速度差調(diào)整部423-1不使標(biāo)簽TAO延遲而直接經(jīng)由信 號(hào)線467-1輸出到緩存命中判斷部109-1，所述標(biāo)簽TAO是從標(biāo)簽存儲(chǔ) 器104-1經(jīng)由信號(hào)線156-1被輸入的。由此，標(biāo)簽TAO被輸入到標(biāo)簽 速度差調(diào)整部423-1之后，直到標(biāo)簽TAO被輸入到緩存命中判斷部 109-l為止，在同一時(shí)鐘周期內(nèi)進(jìn)行。這個(gè)由以下被表明，圖中路徑l 的標(biāo)簽速度差調(diào)整部的高速處理器用輸入端口 (信號(hào)線156-1)和路徑1 的標(biāo)簽速度差調(diào)整部的高速處理器用輸出端口 (信號(hào)線467-1)。并且，存儲(chǔ)器訪問請(qǐng)求RAO被輸入到單端口存儲(chǔ)器105-1之后， 直到讀出數(shù)據(jù)DAO被輸入到讀出數(shù)據(jù)速度差調(diào)整部424為止，所需時(shí) 間等于高速緩沖存儲(chǔ)器403的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由以下 被表明，圖中路徑1的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)器訪問請(qǐng)求輸入端口 (信號(hào)線
157-1)和讀出數(shù)據(jù)速度差調(diào)整部的高速處理器用輸入端口 (信號(hào)線 153-1)。在此，從讀出數(shù)據(jù)速度差調(diào)整部424不使讀出數(shù)據(jù)DAO延遲而直 接經(jīng)由信號(hào)線468-1輸出到高速處理器421，所述讀出數(shù)據(jù)DAO是從讀 出數(shù)據(jù)選擇部107-1經(jīng)由信號(hào)線153-1被輸入的。由此，讀出數(shù)據(jù)DAO 被輸入到讀出數(shù)據(jù)速度差調(diào)整部424之后，直到讀出數(shù)據(jù)DAO被輸入 到高速處理器421為止，在同一時(shí)鐘周期內(nèi)進(jìn)行。這個(gè)由以下被表明， 圖中讀出數(shù)據(jù)速度差調(diào)整部的高速處理器用輸入端口 (信號(hào)線153-1) 和讀出數(shù)據(jù)速度差調(diào)整部的高速處理器用輸出端口 (468-1)。并且，高速處理器421向高速緩沖存儲(chǔ)器403輸出標(biāo)簽請(qǐng)求QA0 之后，經(jīng)過等于高速緩沖存儲(chǔ)器403的時(shí)鐘的兩個(gè)時(shí)鐘的時(shí)間段之后， 從高速緩沖存儲(chǔ)器403取得讀出數(shù)據(jù)DA0。在此，高速緩沖存儲(chǔ)器403 的時(shí)鐘的兩個(gè)時(shí)鐘也就是以高速處理器421的時(shí)鐘來換算而言，相當(dāng) 于兩個(gè)時(shí)鐘周期。由此，可在標(biāo)簽請(qǐng)求的兩個(gè)周期后取得讀出數(shù)據(jù)。再者，由于對(duì)標(biāo)簽請(qǐng)求QA1至QA7的工作與對(duì)標(biāo)簽請(qǐng)求QAO的工 作相同，因此省略其說明。另一方面，如圖17所示，標(biāo)簽請(qǐng)求QB0及項(xiàng)地址AB0從低速處理 器422經(jīng)由信號(hào)線151-2被輸出到高速緩沖存儲(chǔ)器403，路徑1被命中。 此時(shí)，標(biāo)簽TB0從與路徑1相對(duì)應(yīng)的標(biāo)簽存儲(chǔ)器104-1被輸出，所述 標(biāo)簽TB0是根據(jù)標(biāo)簽請(qǐng)求QB0及項(xiàng)地址AB0被確定的。與標(biāo)簽TB0相 對(duì)應(yīng)的讀出數(shù)據(jù)DB0從與路徑1相對(duì)應(yīng)的單端口存儲(chǔ)器105-1被輸出。 讀出數(shù)據(jù)DB0從高速緩沖存儲(chǔ)器403經(jīng)由信號(hào)線468-2被輸出到低速 處理器422。在這種情況下，從項(xiàng)地址ABO被輸入到標(biāo)簽存儲(chǔ)器104-1之后， 直到標(biāo)簽TBO被輸入到標(biāo)簽速度差調(diào)整部423-1為止，所需時(shí)間等于 高速緩沖存儲(chǔ)器403的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由以下被表明， 圖中路徑1的標(biāo)簽存儲(chǔ)器的低速處理器用輸入端口(信號(hào)線151-2)和 路徑1的標(biāo)簽速度差調(diào)整部的低速處理器用輸入端口 (信號(hào)線156-2)。在此，標(biāo)簽速度差調(diào)整部423-1將標(biāo)簽TBO延遲一個(gè)級(jí)，再將延 遲后的標(biāo)簽TBO經(jīng)由信號(hào)線467-2輸出到緩存命中判斷部109-2，所述 標(biāo)簽TBO是從標(biāo)簽存儲(chǔ)器104-1經(jīng)由信號(hào)線156-2被輸入的。因此， 從標(biāo)簽TBO被輸入到標(biāo)簽速度差調(diào)整部423-1之后，直到標(biāo)簽TBO被 輸入到緩存命中判斷部109-2為止，所需時(shí)間等于高速緩沖存儲(chǔ)器403 的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述被表明，圖中路徑1的標(biāo)簽 速度差調(diào)整部的低速處理器用輸入端口(信號(hào)線156-2)和路徑1的標(biāo) 簽速度差調(diào)整部的低速處理器用輸出端口 (信號(hào)線467-2)。并且，存儲(chǔ)器訪問請(qǐng)求RBO被輸入到單端口存儲(chǔ)器105-1之后， 直到讀出數(shù)據(jù)DBO被輸入到讀出數(shù)據(jù)速度差調(diào)整部424為止，所需時(shí) 間等于高速緩沖存儲(chǔ)器403的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述 被表明，圖中路徑1的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)器訪問請(qǐng)求輸入端口 (信號(hào)線 157-l)和讀出數(shù)據(jù)速度差調(diào)整部的低速處理器用輸入端口 (信號(hào)線 153-2)。在此，讀出數(shù)據(jù)速度差調(diào)整部424將低速處理器422用讀出數(shù)據(jù) DBO延遲一個(gè)級(jí)，并將延遲后的讀出數(shù)據(jù)DB0經(jīng)由信號(hào)線468-2輸出到
低速處理器422，所述低速處理器422用讀出數(shù)據(jù)DBO是從讀出數(shù)據(jù)選 擇部107-2經(jīng)由信號(hào)線153-2被輸入的。由此，從讀出數(shù)據(jù)DBO被輸 入到讀出數(shù)據(jù)速度差調(diào)整部424之后，直到讀出數(shù)據(jù)DBO被輸入到低 速處理器422為止，所需時(shí)間等于高速緩沖存儲(chǔ)器403的時(shí)鐘的一個(gè) 時(shí)鐘的時(shí)間段。這個(gè)由下述被表明，圖中讀出數(shù)據(jù)速度差調(diào)整部的低 速處理器用輸入端口 (信號(hào)線153-2)和讀出數(shù)據(jù)速度差調(diào)整部的低速 處理器用輸出端口 (468-2)。并且，低速處理器422將標(biāo)簽請(qǐng)求QB0輸出到高速緩沖存儲(chǔ)器403 之后，經(jīng)過等于高速緩沖存儲(chǔ)器403的時(shí)鐘的四個(gè)時(shí)鐘的時(shí)間段之后， 取得讀出數(shù)據(jù)DBO。在此，高速緩沖存儲(chǔ)器403的時(shí)鐘的四個(gè)時(shí)鐘也就 是以低速處理器422的時(shí)鐘來換算而言，相當(dāng)于兩個(gè)時(shí)鐘周期。由此， 低速處理器422也與高速處理器421 —樣，可在標(biāo)簽請(qǐng)求的兩個(gè)周期之后取得讀出數(shù)據(jù)。再者，對(duì)標(biāo)簽請(qǐng)求QB1至QB3的工作與對(duì)標(biāo)簽請(qǐng)求QB0的工作相 同，因此省略其說明。以上，通過采用本實(shí)施例所涉及的運(yùn)算裝置401，即使在工作速度不同的多個(gè)處理器共享高速緩沖存儲(chǔ)器的情況下，多個(gè)處理器的各處 理器也可以不在意處理器之間的工作速度差，而分別以同樣的序列進(jìn) 行同時(shí)訪問。并且，由于可以調(diào)整工作速度差，因此無需在每個(gè)處理器設(shè)置數(shù) 據(jù)存儲(chǔ)部的數(shù)據(jù)輸出端口 ，而多個(gè)處理器可以共享所述數(shù)據(jù)輸出端口。 再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ)
器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成 本化做出貢獻(xiàn)。(實(shí)施例5)其次參照

本發(fā)明的實(shí)施例5。 本實(shí)施例所涉及的運(yùn)算裝置具備下列(1)所示的特征。 (1) (ll)第一處理器在工作模式為第一模式時(shí)，以第一工作速度來 工作；工作模式為第二模式時(shí)，以第二工作速度來工作，(12)速度差 調(diào)整部在第一模式時(shí)調(diào)整向第二處理器進(jìn)行輸入的定時(shí)，在第二模式 時(shí)不調(diào)整向第二處理器進(jìn)行輸入的定時(shí)。在上述的基礎(chǔ)上，以具備本實(shí)施例所涉及的運(yùn)算裝置的計(jì)算機(jī)系 統(tǒng)為例進(jìn)行說明。再者，與實(shí)施例4所涉及的結(jié)構(gòu)相同的結(jié)構(gòu)，標(biāo)有 同一參考符號(hào)并省略其說明。首先，說明本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)。 圖18是示出本實(shí)施例所涉及的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)圖。如圖18所 示，計(jì)算機(jī)系統(tǒng)500與實(shí)施例4所涉及的計(jì)算機(jī)系統(tǒng)400相比(例如， 參照?qǐng)D13)，代替運(yùn)算裝置401而具備運(yùn)算裝置501，該運(yùn)算裝置501 是高速處理器521、低速處理器522和高速緩沖存儲(chǔ)器503等集成于單 芯片的運(yùn)算裝置。并且，計(jì)算機(jī)系統(tǒng)500還包括工作模式終端529。并 且，高速緩沖存儲(chǔ)器503與高速緩沖存儲(chǔ)器403相比不同之處為，代 替標(biāo)簽速度差調(diào)整部423-1至423-n和讀出數(shù)據(jù)速度差調(diào)整部424，而 具有標(biāo)簽速度差調(diào)整部523-1至523-n和讀出數(shù)據(jù)速度差調(diào)整部524。 高速處理器521預(yù)先在操作系統(tǒng)381的控制下生成任務(wù)，如生成
任務(wù)A171、任務(wù)B172。此時(shí)，高速處理器521執(zhí)行路徑指定程序382。 相應(yīng)地，正在執(zhí)行路徑指定程序382的高速處理器521參照路徑管理 表383來決定可指定給所生成的任務(wù)的路徑。高速處理器521還生成 與所決定的路徑和所生成的任務(wù)相關(guān)聯(lián)的路徑確定信息。并且，高速 處理器521經(jīng)由信號(hào)線163-1向高速緩沖存儲(chǔ)器503輸出所生成的路 徑確定信息。在此，路徑確定信息包含任務(wù)ID和路徑號(hào)碼。此后，高速處理器521在執(zhí)行任務(wù)時(shí)，經(jīng)由信號(hào)線154-1向高速 緩沖存儲(chǔ)器503輸出向要執(zhí)行的任務(wù)指定的任務(wù)ID。在執(zhí)行任務(wù)的過 程中訪問高速緩沖存儲(chǔ)器503時(shí)，高速處理器521經(jīng)由信號(hào)線151-1 向高速緩沖存儲(chǔ)器503輸出包含訪問處地址的存儲(chǔ)器訪問請(qǐng)求。此時(shí)， 如果訪問請(qǐng)求以寫入為目的，高速處理器521則經(jīng)由信號(hào)線152-1向 高速緩沖存儲(chǔ)器503寫入數(shù)據(jù)。如果訪問請(qǐng)求以讀出為目的，高速處 理器521則經(jīng)由信號(hào)線468-1從高速緩沖存儲(chǔ)器503讀出數(shù)據(jù)。在此， 所需信號(hào)線152-1和信號(hào)線468-1的數(shù)量取決于數(shù)據(jù)的傳送尺寸。另外，工作模式信號(hào)從工作模式終端529經(jīng)由信號(hào)線568被輸入 到高速處理器521 。設(shè)工作模式信號(hào)是模式(mode) 1時(shí)，高速處理器521 以低速處理器522的k倍的工作速度來工作，工作模式信號(hào)是模式2 時(shí)，以與低速處理器522相同的速度來工作。在此，設(shè)1^2作為一個(gè) 例子來說明。低速處理器522是低耗電量的處理器，其最高工作速度比高速處 理器521的最高工作速度慢。同時(shí)，與高速處理器521相比，低速處 理器522是降低了耗電量且縮小了面積的處理器。再者，由于限低速 處理器522為低速工作，因此可以升高構(gòu)成處理器的晶體管的閾值電 壓或縮小晶體管的尺寸。同時(shí)，也可以減少緩沖器的級(jí)數(shù)。據(jù)此，低 速處理器522與高速處理器521相比可降低耗電量并縮小面積。同時(shí)，低速處理器522的指令組與高速處理器521的相同。再者，關(guān)于低速處理器522的任務(wù)生成和路徑指定處理，由于與 高速處理器521的相同，因此省略其說明。再者，設(shè)低速處理器522可執(zhí)行的指令組與高速處理器521可執(zhí) 行的指令組相同。高速緩沖存儲(chǔ)器503是n (n是正整數(shù))路徑集聯(lián)方式的高速緩沖存 儲(chǔ)器。在此，作為一個(gè)例子，設(shè)工作模式信號(hào)從工作模式終端529經(jīng) 由信號(hào)線568被輸入到高速緩沖存儲(chǔ)器503，高速緩沖存儲(chǔ)器503按照 被輸入的工作模式信號(hào)以與高速處理器521相同的速度來工作。另外， 高速緩沖存儲(chǔ)器503與高速緩沖存儲(chǔ)器403相比不同之處為，代替標(biāo) 簽速度差調(diào)整部423-1至423-n和讀出數(shù)據(jù)速度差調(diào)整部424，而具備 標(biāo)簽速度差調(diào)整部523-1至523-n和讀出數(shù)據(jù)速度差調(diào)整部524。圖19是示出本實(shí)施例所涉及的標(biāo)簽速度差調(diào)整部的結(jié)構(gòu)圖。如圖 19所示，標(biāo)簽速度差調(diào)整部523-1包括延遲電路525-1和選擇電路 527-1等。高速處理器521用標(biāo)簽信息從標(biāo)簽存儲(chǔ)器104-1經(jīng)由信號(hào)線156-1 被輸入到標(biāo)簽速度差調(diào)整部523-1。低速處理器522用標(biāo)簽信息從標(biāo)簽 存儲(chǔ)器104-1經(jīng)由信號(hào)線156-2被輸入到標(biāo)簽速度差調(diào)整部523-1。工 作模式信號(hào)從工作模式終端529經(jīng)由信號(hào)線568被輸入到標(biāo)簽速度差
調(diào)整部523-1。標(biāo)簽速度差調(diào)整部523-1把經(jīng)由信號(hào)線156-1被輸入的高速處理 器521用標(biāo)簽信息經(jīng)由信號(hào)線467-1直接輸出到高速處理器521。另外，工作模式信號(hào)為模式1時(shí)，標(biāo)簽速度差調(diào)整部523-1將低 速處理器522用標(biāo)簽信息，即，在延遲電路525-1被延遲了(k-l)個(gè)級(jí) 后的低速處理器522用標(biāo)簽信息，經(jīng)由信號(hào)線467-2輸出到低速處理 器522，所述低速處理器522用標(biāo)簽信息經(jīng)由輸入源被輸入，該輸入源 是選擇電路527-1作為輸入源而選擇的信號(hào)線569-1。在此，由于設(shè)k=2，因此低速處理器522用標(biāo)簽信息被延遲電路 525-1延遲了一個(gè)級(jí)。并且，工作模式信號(hào)為模式2時(shí)，標(biāo)簽速度差調(diào)整部523-1將低 速處理器522用標(biāo)簽信息經(jīng)由信號(hào)線467-2輸出到低速處理器522，所 述低速處理器522用標(biāo)簽信息經(jīng)由輸入源被輸入，該輸入源是選擇電 路527-1作為輸入源而選擇的信號(hào)線156-2。再者，標(biāo)簽速度差調(diào)整部523-2至523-n與標(biāo)簽速度差調(diào)整部 523-1的結(jié)構(gòu)相同，因此省略其說明。圖20是示出本實(shí)施例所涉及的讀出數(shù)據(jù)速度差調(diào)整部的結(jié)構(gòu)圖。 如圖20所示，讀出數(shù)據(jù)速度差調(diào)整部524包括延遲電路526和選擇電 路528等。高速處理器521用讀出數(shù)據(jù)從讀出數(shù)據(jù)選擇部107-1經(jīng)由信號(hào)線 153-1被輸入到讀出數(shù)據(jù)速度差調(diào)整部524。低速處理器522用讀出數(shù) 據(jù)從讀出數(shù)據(jù)選擇部107-2經(jīng)由信號(hào)線153-2被輸入到讀出數(shù)據(jù)速度差調(diào)整部524。工作模式信號(hào)從工作模式終端529經(jīng)由信號(hào)線568被輸 入到讀出數(shù)據(jù)速度差調(diào)整部524。讀出數(shù)據(jù)速度差調(diào)整部524將經(jīng)由信號(hào)線153-1所輸入的高速處 理器521用讀出數(shù)據(jù)經(jīng)由信號(hào)線468-1直接輸出到高速處理器521。另外，工作模式信號(hào)為模式l時(shí)，讀出數(shù)據(jù)速度差調(diào)整部524將 低速處理器522用讀出數(shù)據(jù)，BP，在延遲電路526被延遲了(k-l)個(gè)級(jí) 后的低速處理器522用讀出數(shù)據(jù)，經(jīng)由信號(hào)線468-2輸出到低速處理 器522，所述低速處理器522用讀出數(shù)據(jù)經(jīng)由輸入源被輸入，該輸入源 是選擇電路528作為輸入源而選擇的信號(hào)線570。在此，由于設(shè)k=2，因此低速處理器522用讀出數(shù)據(jù)在延遲電路 526被延遲一個(gè)級(jí)。并且，工作模式信號(hào)為模式2時(shí)，讀出數(shù)據(jù)速度差調(diào)整部524將 低速處理器522用讀出數(shù)據(jù)經(jīng)由信號(hào)線468-2輸出到低速處理器522， 所述低速處理器522用讀出數(shù)據(jù)經(jīng)由輸入源被輸入，該輸入源是選擇 電路528作為輸入源而選擇的信號(hào)線153-2。圖21是示出本實(shí)施例所涉及的工作例的時(shí)序圖。如圖21所示， 首先，說明工作模式為模式l時(shí)的工作。此時(shí)，例如，設(shè)標(biāo)簽請(qǐng)求QDO 及項(xiàng)地址ADO從低速處理器522經(jīng)由信號(hào)線151-2被輸出到高速緩沖 存儲(chǔ)器503，且路徑1被命中。相應(yīng)地，標(biāo)簽TD0從與路徑1相對(duì)應(yīng)的 標(biāo)簽存儲(chǔ)器104-1被輸出，該標(biāo)簽TDO是根據(jù)標(biāo)簽請(qǐng)求QD0及項(xiàng)地址 AD0被確定的。與標(biāo)簽TD0相對(duì)應(yīng)的讀出數(shù)據(jù)DD0從與路徑1相對(duì)應(yīng)的 單端口存儲(chǔ)器105-1被輸出。讀出數(shù)據(jù)DD0從高速緩沖存儲(chǔ)器503經(jīng)
由信號(hào)線468-2被輸出到低速處理器522。在這種情況下，從項(xiàng)地址ADO被輸入到標(biāo)簽存儲(chǔ)器104-1之后， 直到標(biāo)簽TDO被輸入到標(biāo)簽速度差調(diào)整部523-1為止，所需時(shí)間等于 高速緩沖存儲(chǔ)器503的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述被表明， 圖中路徑1的標(biāo)簽存儲(chǔ)器的低速處理器用輸入端口(信號(hào)線151-2)和 路徑1的標(biāo)簽速度差調(diào)整部的低速處理器用輸入端口 (信號(hào)線156-2)。在此，在標(biāo)簽速度差調(diào)整部523-1中的選擇電路527-1選擇信號(hào) 線569-2作為輸入源，而在延遲電路525-1被延遲了一個(gè)級(jí)的標(biāo)簽TDO 經(jīng)由信號(hào)線467-2被輸出到緩存命中判斷部109-2。結(jié)果是，從標(biāo)簽 TDO被輸入到標(biāo)簽速度差調(diào)整部523-1之后，直到標(biāo)簽TDO被輸入到緩 存命中判斷部109-2為止，所需時(shí)間等于高速緩沖存儲(chǔ)器503的時(shí)鐘 的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述被表明，圖中路徑1的標(biāo)簽速度差 調(diào)整部的低速處理器用輸入端口(信號(hào)線156-2)和路徑1的標(biāo)簽速度 差調(diào)整部的低速處理器用輸出端口 (信號(hào)線467-2)。并且，從存儲(chǔ)器訪問請(qǐng)求RDO被輸入到單端口存儲(chǔ)器105-l之后， 直到讀出數(shù)據(jù)DDO被輸入到讀出數(shù)據(jù)速度差調(diào)整部524為止，所需時(shí) 間等于高速緩沖存儲(chǔ)器503的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述 被表明，圖中路徑l的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)器訪問請(qǐng)求輸入端口(信號(hào)線 157-1)和讀出數(shù)據(jù)速度差調(diào)整部的低速處理器用輸入端口(信號(hào)線 153-2)。在此，讀出數(shù)據(jù)速度差調(diào)整部524中的選擇電路528選擇信號(hào)線 570作為輸入源，而在延遲電路526被延遲了一個(gè)級(jí)的處理器522用讀
出數(shù)據(jù)DDO經(jīng)由信號(hào)線468-2被輸出到低速處理器522。結(jié)果是，從讀 出數(shù)據(jù)DDO被輸入到讀出數(shù)據(jù)速度差調(diào)整部524之后，直到讀出數(shù)據(jù) DDO被輸入到低速處理器522為止，所需時(shí)間等于高速緩沖存儲(chǔ)器503 時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述被表明，圖中讀出數(shù)據(jù)速度差 調(diào)整部的低速處理器用輸入端口 (信號(hào)線153-2)和讀出數(shù)據(jù)速度差調(diào) 整部的低速處理器用輸出端口 (468-2)。其次，說明工作模式為模式2時(shí)的工作。此時(shí)，例如，設(shè)標(biāo)簽請(qǐng) 求QD2及項(xiàng)地址AD2從低速處理器522經(jīng)由信號(hào)線151-2被高速緩沖 存儲(chǔ)器503輸出，且路徑l被命中。相應(yīng)地，標(biāo)簽TD2從與路徑1相 對(duì)應(yīng)的標(biāo)簽存儲(chǔ)器104-1被輸出，該標(biāo)簽TD2是根據(jù)標(biāo)簽請(qǐng)求QD2及 項(xiàng)地址AD2被確定的。與標(biāo)簽TD2相對(duì)應(yīng)的讀出數(shù)據(jù)DD2從與路徑1 相對(duì)應(yīng)的單端口存儲(chǔ)器105-1被輸出。讀出數(shù)據(jù)DD2從高速緩沖存儲(chǔ) 器503經(jīng)由信號(hào)線468-2被輸出到低速處理器522。在這種情況下，從項(xiàng)地址AD2被輸入到標(biāo)簽存儲(chǔ)器104-1之后， 直到標(biāo)簽TDO被輸入到標(biāo)簽速度差調(diào)整部523-1為止，所需時(shí)間等于 高速緩沖存儲(chǔ)器503的時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。這個(gè)由下述被表明， 圖中路徑1的標(biāo)簽存儲(chǔ)器的低速處理器用輸入端口(信號(hào)線151-2)和 路徑1的標(biāo)簽速度差調(diào)整部的低速處理器用輸入端口 (信號(hào)線156-2)。在此，標(biāo)簽速度差調(diào)整部523-1中的選擇電路527-1選擇信號(hào)線 156-2作為輸入源，而未延遲的標(biāo)簽TD2直接經(jīng)由信號(hào)線467-2被輸出 到緩存命中判斷部109-2。結(jié)果是，從標(biāo)簽TD2被輸入到標(biāo)簽速度差調(diào) 整部523-1之后，直到標(biāo)簽TD2被輸入到緩存命中判斷部109-2為止， 在同一時(shí)鐘周期內(nèi)進(jìn)行。這個(gè)由下述被表明，圖中路徑1的標(biāo)簽速度差調(diào)整部的低速處理器用輸入端口(信號(hào)線156-2)和路徑1的標(biāo)簽速 度差調(diào)整部的低速處理器用輸出端口 (信號(hào)線467-2)。并且，從存儲(chǔ)器訪問請(qǐng)求RD2被輸入到單端口存儲(chǔ)器105-1之后， 直到讀出數(shù)據(jù)DD2被輸入到讀出數(shù)據(jù)速度差調(diào)整部524為止，所需時(shí) 間等于高速緩沖存儲(chǔ)器503時(shí)鐘的一個(gè)時(shí)鐘的時(shí)間段。但是，模式2 的情況與模式1的情況相比需要兩倍的時(shí)間。這個(gè)由下述被表明，圖 中路徑1的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)器訪問請(qǐng)求輸入端口(信號(hào)線157-l)和 讀出數(shù)據(jù)速度差調(diào)整部的低速處理器用輸入端口 (信號(hào)線153-2)。在此，標(biāo)簽速度差調(diào)整部524將未延遲的低速處理器522用讀出 數(shù)據(jù)DD2直接經(jīng)由信號(hào)線468-2輸出到處理器522，選擇電路528選擇 信號(hào)線153-2作為輸入低速處理器522用讀出數(shù)據(jù)DD2的輸入源。由 此，讀出數(shù)據(jù)DD2被輸入到讀出數(shù)據(jù)速度差調(diào)整部524之后，直到讀 出數(shù)據(jù)DD2被輸入到低速處理器522為止，在同一時(shí)鐘周期內(nèi)進(jìn)行。 這個(gè)由下述被表明，圖中讀出數(shù)據(jù)速度差調(diào)整部的低速處理器用輸入 端口 (信號(hào)線153-2)和讀出數(shù)據(jù)速度差調(diào)整部的低速處理器用輸出端 口 (468-2)。并且，高速處理器521在取得讀出數(shù)據(jù)時(shí)，以模式2進(jìn)行時(shí)所需 時(shí)間是以模式1進(jìn)行時(shí)所需時(shí)間的兩倍。可是，與以模式1進(jìn)行時(shí)同 樣，可在標(biāo)簽請(qǐng)求的兩個(gè)周期之后取得讀出數(shù)據(jù)。與此相對(duì)，低速處理器522在取得讀出數(shù)據(jù)時(shí)，以模式2進(jìn)行時(shí) 與以模式l進(jìn)行時(shí)相同。由此，與以模式l進(jìn)行時(shí)同樣，可在標(biāo)簽請(qǐng)
求的兩個(gè)周期之后取得讀出數(shù)據(jù)。再者，即使在切換工作模式前后的定時(shí)中，標(biāo)簽速度差調(diào)整部523-1的選擇電路527-1以及讀出數(shù)據(jù)速度差調(diào)整部524的選擇電路 528也可以根據(jù)工作模式信號(hào)進(jìn)行切換。由此，能夠連續(xù)訪問高速緩沖 存儲(chǔ)器。以上，通過采用本實(shí)施例所涉及的運(yùn)算裝置501，即使在工作速度 不同的多個(gè)處理器共享高速緩沖存儲(chǔ)器的情況下，多個(gè)處理器的各處 理器也可以不在意處理器之間的工作速度差，并且也無需在意切換工 作速度的定時(shí)，而能夠分別以同樣的序列進(jìn)行同時(shí)訪問。并且，由于可以調(diào)整工作速度差，因此無需在每個(gè)處理器設(shè)置數(shù) 據(jù)存儲(chǔ)部的數(shù)據(jù)輸出端口，而多個(gè)處理器可以共享該數(shù)據(jù)輸出端口。 再者，本發(fā)明與多端口存儲(chǔ)器相比，可以把單元面積小的單端口存儲(chǔ) 器作為數(shù)據(jù)存儲(chǔ)部來使用，從而節(jié)省高速緩沖存儲(chǔ)器的面積，為低成 本化做出貢獻(xiàn)。并且，本實(shí)施例中，由于在高速處理器521命中的情況下，高速 處理器521和高速緩沖存儲(chǔ)器503的工作可以不依照工作模式的切換 而以相同的速度進(jìn)行工作，因此可以以同樣的序列進(jìn)行訪問，在此省 略其說明。與實(shí)施例4相比，通過組合處理器和工作模式，可以使處理性能 和耗電量有更多選擇，可以實(shí)現(xiàn)針對(duì)各種各樣的處理具備適當(dāng)?shù)奶幚?性能及耗電量的計(jì)算機(jī)系統(tǒng)。(實(shí)施例6) 其次參照

本發(fā)明的實(shí)施例6。再者，實(shí)施例中，說明具備實(shí)施例1至5中所涉及的任一個(gè)計(jì)算 機(jī)系統(tǒng)的移動(dòng)機(jī)器。本實(shí)施例所涉及的移動(dòng)機(jī)器具備下列(m)所示的特征。 (m)該移動(dòng)機(jī)器包括(ml)實(shí)施例1至5的任一個(gè)運(yùn)算裝置；(m2)主 存儲(chǔ)裝置，其存儲(chǔ)用于解碼聲音數(shù)據(jù)的聲音解碼程序和用于解碼圖像 數(shù)據(jù)的圖像解碼程序；(m3)聲音輸出裝置，其根據(jù)聲音解碼結(jié)果輸出 聲音；以及(m4)圖像輸出裝置，其根據(jù)圖像解碼結(jié)果輸出圖像，(m5) 多個(gè)處理器中執(zhí)行了圖像解碼程序的處理器將解碼圖像數(shù)據(jù)而得的圖 像解碼結(jié)果輸出到圖像輸出裝置，(m6)多個(gè)處理器中執(zhí)行了聲音解碼 程序的處理器將解碼聲音數(shù)據(jù)而得的聲音解碼結(jié)果輸出到聲音輸出裝 置。在上述的基礎(chǔ)上，說明本實(shí)施例所涉及的移動(dòng)機(jī)器。再者，在此， 作為一個(gè)例子，關(guān)于具備實(shí)施例1所涉及的計(jì)算機(jī)系統(tǒng)100的移動(dòng)機(jī) 器進(jìn)行說明。圖22是示出本實(shí)施例所涉及的移動(dòng)機(jī)器的結(jié)構(gòu)圖。如圖22所示， 移動(dòng)機(jī)器631包括計(jì)算機(jī)系統(tǒng)100、聲音輸出控制裝置633、圖像輸出 控制裝置634、數(shù)據(jù)總線635、聲音輸出裝置636以及圖像輸出裝置637 等。在此，作為一個(gè)例子，設(shè)任務(wù)A171是解碼聲音數(shù)據(jù)的任務(wù)(程序)。 并且，設(shè)任務(wù)B172是解碼圖像數(shù)據(jù)的任務(wù)(程序)。運(yùn)算裝置101并行執(zhí)行任務(wù)A171和任務(wù)B172。例如，由處理器
102-2執(zhí)行任務(wù)A171，由處理器102-1執(zhí)行任務(wù)B172。相應(yīng)地，解碼 聲音數(shù)據(jù)而得的聲音解碼結(jié)果經(jīng)由數(shù)據(jù)總線635被輸出到聲音輸出控 制裝置633。并且，解碼圖像數(shù)據(jù)而得的圖像解碼結(jié)果經(jīng)由數(shù)據(jù)總線 635被輸出到圖像輸出控制裝置634。再者，各處理器并不被限定為執(zhí)行圖像解碼程序及聲音解碼程序 中的任一個(gè)。聲音輸出控制裝置633接收聲音解碼結(jié)果，并將接收了的聲音解 碼結(jié)果依次傳送到聲音輸出裝置636，所述聲音解碼結(jié)果是從運(yùn)算裝置 101經(jīng)由數(shù)據(jù)總線635被輸入的。圖像輸出控制裝置634接收?qǐng)D像解碼結(jié)果，并將接收了的圖像解 碼結(jié)果依次傳送到圖像輸出裝置637，所述圖像解碼結(jié)果是從運(yùn)算裝置 101經(jīng)由數(shù)據(jù)總線635被輸入的。聲音輸出裝置636根據(jù)從聲音輸出控制裝置633依次被傳送來的 聲音解碼結(jié)果來輸出聲音。圖像輸出裝置637根據(jù)從圖像輸出控制裝置634依次被傳送來的 圖像解碼結(jié)果來輸出圖像。移動(dòng)機(jī)器631通常主要是通過電池來工作的，因此需要控制耗電 量。另一方面，同時(shí)再生動(dòng)態(tài)圖像和聲音時(shí)需要高度處理性能。由此， 需要可以與低負(fù)荷、低耗電量以及高負(fù)荷、高性能的雙方相對(duì)應(yīng)的運(yùn) 算裝置。在此，通過適用實(shí)施例1所涉及的計(jì)算機(jī)系統(tǒng)100中的運(yùn)算 裝置IOI，可以按照程序的處理量(任務(wù)數(shù))來改變處理器的工作數(shù)，從 而能夠?qū)崿F(xiàn)低耗電量且具備高性能的移動(dòng)機(jī)器。同時(shí)，通過采用具備 多個(gè)處理器卻節(jié)省了面積的運(yùn)算裝置，可以實(shí)現(xiàn)移動(dòng)機(jī)器的小型化。 并且，由于可以避免對(duì)同一數(shù)據(jù)存儲(chǔ)部的訪問發(fā)生沖突，因此為提高 移動(dòng)機(jī)器的處理性能做出貢獻(xiàn)。 (其他變化實(shí)施例)再者，本發(fā)明所涉及的運(yùn)算裝置和主內(nèi)存也可以集成于單芯片。 再者，本發(fā)明所涉及的運(yùn)算裝置也可以通過具備了運(yùn)算裝置的各功能的大規(guī)模集成電路(LSI)來實(shí)現(xiàn)。再者，LSI也可以由如全定制(Fu11-custom)LSI、專用集成電路 (ASIC: Application Specific Integrated Circuit)等半定制LSI、 如FPGA和CPLD等可編程邏輯器件或可動(dòng)態(tài)地改寫電路結(jié)構(gòu)的動(dòng)態(tài)可 再配置器件來形成。并且，將運(yùn)算裝置的各功能形成到LSI的設(shè)計(jì)數(shù)據(jù)也可以是根據(jù) 硬件記述語言被記述了的程序(以下，稱為HDL程序)并且，也可以是 將HDL程序進(jìn)行邏輯綜合而得的門級(jí)網(wǎng)絡(luò)表。并且，也可以是向門級(jí) 網(wǎng)絡(luò)表中附加了配置信息和過程條件等的區(qū)塊型模組信息。并且，也 可以是規(guī)定了尺寸和定時(shí)等的掩模數(shù)據(jù)。在此，作為硬件記述語言， 有VHDL(Very high speed integrated circuit Hardware Description Language) 、 Verilog-HDL禾口系統(tǒng)(System) C。并且，設(shè)計(jì)數(shù)據(jù)也可以被存儲(chǔ)在可讀取的存儲(chǔ)介質(zhì)中，該存儲(chǔ)介 質(zhì)可以被通用的計(jì)算機(jī)系統(tǒng)、編入系統(tǒng)等硬件系統(tǒng)讀取。并且，設(shè)計(jì) 數(shù)據(jù)也可以通過存儲(chǔ)介質(zhì)被其他硬件系統(tǒng)讀出來執(zhí)行。進(jìn)而，通過這 些存儲(chǔ)介質(zhì)被其他硬件系統(tǒng)讀取的設(shè)計(jì)數(shù)據(jù)，也可以通過下載電纜被
可編程邏輯器件下載。在此，作為可以被通用的計(jì)算機(jī)系統(tǒng)讀取的存儲(chǔ)介質(zhì)，有光學(xué)存儲(chǔ)介質(zhì)(例如，CD-ROM等)、磁性存儲(chǔ)介質(zhì)(例如，硬 盤等)、光磁存儲(chǔ)介質(zhì)(例如，MO等)和半導(dǎo)體存儲(chǔ)器(例如，存儲(chǔ)卡等) 等。再者，設(shè)計(jì)數(shù)據(jù)可以被保存在硬件系統(tǒng)中，該硬件系統(tǒng)與互聯(lián)網(wǎng)、 局域網(wǎng)等網(wǎng)絡(luò)相連接。并且，也可以通過網(wǎng)絡(luò)被其他硬件系統(tǒng)下載來 執(zhí)行。并且，通過這些網(wǎng)絡(luò)被其他硬件系統(tǒng)取得的設(shè)計(jì)數(shù)據(jù)也可以通 過下載電纜被可編程邏輯器件下載。在此，網(wǎng)絡(luò)有地上廣播網(wǎng)、衛(wèi)星 廣播網(wǎng)、電力線通信(PLC: Power Line Communication)、移動(dòng)電話網(wǎng)、 有線通信網(wǎng)(例如，IEEE802. 3等)和無線通信網(wǎng)(例如，IEEE802. 11等) 等。并且，設(shè)計(jì)數(shù)據(jù)也可以預(yù)先被存儲(chǔ)在串行ROM中以在通電時(shí)可被 FPGA傳送。并且，存儲(chǔ)在串行ROM的設(shè)計(jì)數(shù)據(jù)也可以在通電時(shí)直接被 FPGA下載。另外，設(shè)計(jì)數(shù)據(jù)也可以在通電時(shí)被微處理器生成并被FPGA下載。 產(chǎn)業(yè)上的可利用性本發(fā)明作為計(jì)算機(jī)系統(tǒng)等可被利用，該計(jì)算機(jī)系統(tǒng)具備被多個(gè)處 理器共享的高速緩沖存儲(chǔ)器。
權(quán)利要求
1、 一種運(yùn)算裝置，集成于單芯片，其特征在于，該運(yùn)算裝置包括 多個(gè)處理器，可并行執(zhí)行多個(gè)任務(wù)；以及 高速緩沖存儲(chǔ)器，被所述多個(gè)處理器共享；所述高速緩沖存儲(chǔ)器包括多個(gè)數(shù)據(jù)存儲(chǔ)部和多個(gè)讀出數(shù)據(jù)選擇部，所述多個(gè)數(shù)據(jù)存儲(chǔ)部各自具備的數(shù)據(jù)輸出端口是一個(gè)端口 ， 所述多個(gè)讀出數(shù)據(jù)選擇部的各選擇部與所述多個(gè)處理器的各處理 器以一對(duì)一的關(guān)系相對(duì)應(yīng)，并從所述多個(gè)數(shù)據(jù)存儲(chǔ)部中選擇存儲(chǔ)有與 讀出數(shù)據(jù)選擇部相對(duì)應(yīng)的處理器讀出的數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)部。
2、 如權(quán)利要求1所述的運(yùn)算裝置，其特征在于， 所述多個(gè)數(shù)據(jù)存儲(chǔ)部各自具備的存儲(chǔ)器訪問請(qǐng)求輸入端口和數(shù)據(jù)輸入端口分別是一個(gè)端口，所述高速緩沖存儲(chǔ)器包括多個(gè)存儲(chǔ)器訪問請(qǐng)求選擇部， 所述多個(gè)存儲(chǔ)器訪問請(qǐng)求選擇部的各選擇部與所述多個(gè)數(shù)據(jù)存儲(chǔ) 部的各存儲(chǔ)部以一對(duì)一的關(guān)系相對(duì)應(yīng)，并從由所述多個(gè)處理器分別輸 出的存儲(chǔ)器訪問請(qǐng)求中選擇由正在執(zhí)行任務(wù)的處理器輸出的存儲(chǔ)器訪 問請(qǐng)求，所述任務(wù)是被指定給與存儲(chǔ)器訪問請(qǐng)求選擇部相對(duì)應(yīng)的數(shù)據(jù) 存儲(chǔ)部的任務(wù)。
3、 如權(quán)利要求1所述的運(yùn)算裝置，其特征在于， 所述多個(gè)數(shù)據(jù)存儲(chǔ)部分別被分類為多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中的任一 個(gè)，所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域由所述多個(gè)數(shù)據(jù)存儲(chǔ)部中一個(gè)以上的數(shù)據(jù) 存儲(chǔ)部分別構(gòu)成，所述高速緩沖存儲(chǔ)器包括指定信息保存部，其將指定信息與規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地 進(jìn)行保存，所述指定信息表示對(duì)所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中所述規(guī)定的 數(shù)據(jù)存儲(chǔ)區(qū)域指定了規(guī)定的任務(wù)；以及確定部，在對(duì)所述規(guī)定的任務(wù)發(fā)生了再填充的情況下，其根據(jù)所 述指定信息保存部中保存的指定信息從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，確 定所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域作為可再填充的數(shù)據(jù)存儲(chǔ)區(qū)域。
4、 如權(quán)利要求1所述的運(yùn)算裝置，其特征在于， 所述高速緩沖存儲(chǔ)器是n路徑集聯(lián)方式的高速緩沖存儲(chǔ)器，n是自然數(shù)，所述多個(gè)數(shù)據(jù)存儲(chǔ)部的各存儲(chǔ)部與所述n個(gè)路徑的各路徑以一對(duì) 一的關(guān)系相對(duì)應(yīng)。
5、 一種計(jì)算機(jī)系統(tǒng)，其特征在于，該計(jì)算機(jī)系統(tǒng)包括如權(quán)利要求3所述的運(yùn)算裝置和存儲(chǔ)有指定程 序的主存儲(chǔ)裝置，執(zhí)行了所述指定程序的所述運(yùn)算裝置在所述規(guī)定的任務(wù)被生成 時(shí)，從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，對(duì)所述規(guī)定的任務(wù)指定所述規(guī)定的 數(shù)據(jù)存儲(chǔ)區(qū)域，并將所述指定信息與所述規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng) 地登記到所述指定信息保存部。
6、如權(quán)利要求5所述的計(jì)算機(jī)系統(tǒng)，其特征在于，執(zhí)行了所述指定程序的所述運(yùn)算裝置管理對(duì)所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū) 域的各區(qū)域指定任務(wù)的工作，從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中，按每個(gè)任 務(wù)來指定不同的數(shù)據(jù)存儲(chǔ)區(qū)域，并將按每個(gè)任務(wù)而不同的指定信息， 與按每個(gè)任務(wù)而不同的數(shù)據(jù)存儲(chǔ)區(qū)域相對(duì)應(yīng)地登記到所述指定信息保 存部。
7、如權(quán)利要求5所述的計(jì)算機(jī)系統(tǒng)，其特征在于， 執(zhí)行了所述指定程序的所述運(yùn)算裝置，將所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域 的各區(qū)域分類為多個(gè)緩存區(qū)域中的任一個(gè)，管理對(duì)所述多個(gè)數(shù)據(jù)存儲(chǔ) 區(qū)域的各區(qū)域指定任務(wù)的工作，所述多個(gè)緩存區(qū)域的各區(qū)域與所述多 個(gè)處理器的各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)，所述運(yùn)算裝置對(duì)所述多個(gè)處理器中規(guī)定的處理器所執(zhí)行的任務(wù)， 從規(guī)定的緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，所述規(guī)定的緩存區(qū)域是所述 多個(gè)緩存區(qū)域中與所述規(guī)定的處理器相對(duì)應(yīng)的規(guī)定的緩存區(qū)域，所述運(yùn)算裝置還把多個(gè)指定信息與所述規(guī)定的緩存區(qū)域相對(duì)應(yīng)地 登記到所述指定信息保存部，所述多個(gè)指定信息分別識(shí)別所述規(guī)定的 處理器所執(zhí)行的多個(gè)任務(wù)。
8、如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于， 執(zhí)行了所述指定程序的所述運(yùn)算裝置，將構(gòu)成所述規(guī)定的緩存區(qū) 域的多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域的各區(qū)域分類為第一部分緩存區(qū)域和第二部分 緩存區(qū)域中的任一個(gè)，所述第一部分緩存區(qū)域由只能指定給一個(gè)任務(wù) 的數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成，所述第二部分緩存區(qū)域由可指定給多個(gè)任務(wù)的 數(shù)據(jù)存儲(chǔ)區(qū)域構(gòu)成，所述規(guī)定的處理器所執(zhí)行的任務(wù)是規(guī)定的種類的任務(wù)時(shí)，從所述 第一部分緩存區(qū)域中指定數(shù)據(jù)存儲(chǔ)區(qū)域，所述規(guī)定的處理器所執(zhí)行的 任務(wù)不是規(guī)定的種類的任務(wù)時(shí)，從所述第二部分緩存區(qū)域中指定數(shù)據(jù) 存儲(chǔ)區(qū)域。
9、 如權(quán)利要求l所述的運(yùn)算裝置，其特征在于， 所述多個(gè)處理器包括以第一工作速度來工作的第一處理器和以第二工作速度來工作的第二處理器，所述第二工作速度比所述第一工作 速度慢，所述多個(gè)讀出數(shù)據(jù)選擇部包括與所述第一處理器相對(duì)應(yīng)的第一讀 出數(shù)據(jù)選擇部和與所述第二處理器相對(duì)應(yīng)的第二讀出數(shù)據(jù)選擇部，所述高速緩沖存儲(chǔ)器包括速度差調(diào)整部，該速度差調(diào)整部根據(jù)所 述第一處理器的工作速度和所述第二處理器的工作速度的速度差，來 調(diào)整從所述第二讀出數(shù)據(jù)選擇部輸出的數(shù)據(jù)向所述第二處理器輸入的 定時(shí)。
10、 如權(quán)利要求9所述的運(yùn)算裝置，其特征在于， 所述第一工作速度是所述第二工作速度的k倍，k是自然數(shù)， 所述高速緩沖存儲(chǔ)器的工作時(shí)鐘與所述第一處理器的工作時(shí)鐘相同，所述速度差調(diào)整部包括延遲電路，該延遲電路，以所述高速緩沖 存儲(chǔ)器的工作時(shí)鐘為基準(zhǔn)進(jìn)行換算，將從所述第二讀出數(shù)據(jù)選擇部輸 出的數(shù)據(jù)向所述第二處理器輸入的定時(shí)，相對(duì)于從所述第一讀出數(shù)據(jù) 選擇部輸出的數(shù)據(jù)向所述第一處理器輸入的定時(shí)延遲k-1個(gè)時(shí)鐘的時(shí)間段。
11、 如權(quán)利要求9所述的運(yùn)算裝置，其特征在于，所述第二處理 器可執(zhí)行的指令組與所述第一處理器可執(zhí)行的指令組相同。
12、 如權(quán)利要求9所述的運(yùn)算裝置，其特征在于， 所述第一處理器在工作模式為第一模式時(shí)，以所述第一工作速度來工作，在工作模式為第二模式時(shí)，以所述第二工作速度來工作，所述速度差調(diào)整部在所述第一模式時(shí)調(diào)整向所述第二處理器輸入 的定時(shí)，在所述第二模式時(shí)不調(diào)整向所述第二處理器輸入的定時(shí)。
13、 一種移動(dòng)機(jī)器，其特征在于，該移動(dòng)機(jī)器包括 如權(quán)利要求1所述的運(yùn)算裝置；主存儲(chǔ)裝置，其存儲(chǔ)用于解碼聲音數(shù)據(jù)的聲音解碼程序和用于解 碼圖像數(shù)據(jù)的圖像解碼程序；聲音輸出裝置，其根據(jù)聲音解碼結(jié)果輸出聲音；以及圖像輸出裝置，其根據(jù)圖像解碼結(jié)果輸出圖像，所述多個(gè)處理器中執(zhí)行了所述圖像解碼程序的處理器將解碼圖像 數(shù)據(jù)而得到的圖像解碼結(jié)果輸出到所述圖像輸出裝置，所述多個(gè)處理器中執(zhí)行了所述聲音解碼程序的處理器將解碼聲音 數(shù)據(jù)而得到的聲音解碼結(jié)果輸出到所述聲音輸出裝置。
14、 一種控制運(yùn)算裝置的控制方法，所述運(yùn)算裝置是多個(gè)處理器 和高速緩沖存儲(chǔ)器集成于單芯片的運(yùn)算裝置，所述多個(gè)處理器可并行 執(zhí)行多個(gè)任務(wù)，所述高速緩沖存儲(chǔ)器可被所述多個(gè)處理器共享，其特 征在于，該控制方法包括指定步驟，規(guī)定的任務(wù)被生成時(shí)，從所述高速緩沖存儲(chǔ)器的多個(gè) 數(shù)據(jù)存儲(chǔ)區(qū)域中對(duì)所述規(guī)定的任務(wù)指定規(guī)定的數(shù)據(jù)存儲(chǔ)區(qū)域；以及選擇步驟，從所述多個(gè)數(shù)據(jù)存儲(chǔ)區(qū)域中選擇存儲(chǔ)有數(shù)據(jù)的數(shù)據(jù)存 儲(chǔ)區(qū)域，所述數(shù)據(jù)是被所述多個(gè)處理器中正在執(zhí)行所述規(guī)定的任務(wù)的 規(guī)定的處理器讀出的數(shù)據(jù)。
全文摘要
本發(fā)明提供運(yùn)算裝置、計(jì)算機(jī)系統(tǒng)以及移動(dòng)機(jī)器。一種集成于單芯片的運(yùn)算裝置，其包括可并行執(zhí)行多個(gè)任務(wù)的多個(gè)處理器和被多個(gè)處理器共享的高速緩沖存儲(chǔ)器，高速緩沖存儲(chǔ)器包括多個(gè)單端口存儲(chǔ)器和多個(gè)讀出數(shù)據(jù)選擇部，多個(gè)單端口存儲(chǔ)器分別有一個(gè)端口作為數(shù)據(jù)輸出端口，多個(gè)讀出數(shù)據(jù)選擇部的各選擇部與多個(gè)處理器的各處理器以一對(duì)一的關(guān)系相對(duì)應(yīng)，從多個(gè)單端口存儲(chǔ)器中選擇存儲(chǔ)被與讀出數(shù)據(jù)選擇部相對(duì)應(yīng)的處理器讀出的數(shù)據(jù)的單端口存儲(chǔ)器。
文檔編號(hào)G06F12/08GK101145133SQ200710148800
公開日2008年3月19日 申請(qǐng)日期2007年9月11日 優(yōu)先權(quán)日2006年9月11日
發(fā)明者中島雅逸, 細(xì)木哲 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社