專利名稱：一種拷貝審計卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子數(shù)據(jù)信息的拷貝裝置，具體涉及一種對硬盤 數(shù)據(jù)拷貝過程進行監(jiān)測的拷貝審計卡。
技術(shù)背景近年來，隨著信息網(wǎng)絡(luò)的快速發(fā)展和廣泛應(yīng)用，針對和利用信息 網(wǎng)絡(luò)實施的各類違法犯罪活動越來越多，計算機犯罪是一種新型的高 科技犯罪，它具有智能性、隱蔽性、異地性等特點。硬盤作為計算機最主要的信息存儲介質(zhì)，是計算機取證技術(shù)的重 要獲取內(nèi)容，也是目前各種計算機取證工具的主要方向。目前國內(nèi)外 市場上，用于硬盤拷貝、數(shù)據(jù)獲取的專業(yè)產(chǎn)品較多，但基本上都是美 國廠商研制和生產(chǎn)，國內(nèi)的同類產(chǎn)品只是對國外產(chǎn)品進行了必要的漢 化，依然沒有掌握電子數(shù)據(jù)取證核心技術(shù)。當前，電子數(shù)據(jù)采集的手段主要有兩種。
一是通過軟盤、硬盤、 外接硬盤、USB存儲設(shè)備等外接媒質(zhì)采集；二是直接封存嫌疑人的計算機。其中外接媒質(zhì)采集裝置主要包括邏輯控制器和CPU,邏輯控制 器設(shè)置有CPU接口與CPU進行雙向控制指令傳輸，邏輯控制器設(shè)置有 源盤數(shù)據(jù)接口和目標盤數(shù)據(jù)接口，將源盤數(shù)據(jù)接口與源盤連接，目標 盤數(shù)據(jù)接口與目標盤連接，CPU控制邏輯控制器讀取源盤中的數(shù)據(jù)信 息，并拷貝給目標盤，進行數(shù)據(jù)信息的傳遞。
但是，對電子證據(jù)的采集、提取、固定、保存和舉證也面臨若干 技術(shù)問題和法律問題。計算機取證的研究與實踐尚在起歩階段，技術(shù) 上還缺乏自主知識產(chǎn)權(quán)的計算機取證工具，電子數(shù)據(jù)取證技術(shù)的發(fā)展 需要取得的突破點主要在于對取證過程的監(jiān)督和審計，以保證司法的 公證性。目前，國內(nèi)公安機關(guān)在這方面也缺乏有效的技術(shù)手段，這不 僅影響到司法過程中電子數(shù)據(jù)作為證據(jù)的可信與公證性，同時也對計 算機犯罪立法產(chǎn)生了制約?，F(xiàn)有技術(shù)的缺點是在對電子證據(jù)的采集、提取、固定、保存和 舉證過程中缺少監(jiān)督，從源盤向目標盤拷貝數(shù)據(jù)時，沒有一種有效的 技術(shù)手段對拷貝過程進行監(jiān)督和審計。 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種拷貝審計卡，它從源盤向目標盤拷貝 數(shù)據(jù)時，能對拷貝過程進行監(jiān)督和審計。為達到上述目的，本發(fā)明是一種拷貝審計卡，其關(guān)鍵在于由 CPU控制器和審計卡座組成，其中CPU控制器的審計卡接口與所述審 計卡座的CPU接口連接；所述CPU控制器還設(shè)置有拷貝接口，該拷貝接口并列設(shè)置有地址總線端A0 16、狀態(tài)信號端ST0 13， A畫讀信號端ARM—READ和ARM 寫信號端ARM—WRITE;所述CPU控制器還設(shè)置有第一控制端TXD和第二控制端RXD，所 述第一控制端TXD和第二控制端RXD分別與接口芯片的輸入端T2IN 和輸出端R20UT連接，所述接口芯片設(shè)置有計算機插口 。
通過計算機插口，可以將復(fù)制和審計結(jié)果發(fā)送給計算機，實現(xiàn)人 機對話，易于操作和提取過程記錄。現(xiàn)有的拷貝采集裝置，如采集卡是連接在源盤與目標盤之間，采集卡從源盤采集數(shù)據(jù)，發(fā)送給目標盤。將本發(fā)明中CPU控制器的審計 卡接口與審計卡座連接，CPU控制器的拷貝接口與采集卡連接。采集卡每復(fù)制一組源盤數(shù)據(jù)后，就采用數(shù)據(jù)位對位Bit-to-bit 技術(shù)，把數(shù)據(jù)寫入目標盤，同時，生成一個復(fù)制數(shù)據(jù)值a并發(fā)送給 CPU控制器，CPU控制器采用MD5 Hash算法對復(fù)制數(shù)據(jù)值a進行累計 運算，當源盤數(shù)據(jù)被采集完后，CPU控制器得出復(fù)制校驗值A(chǔ)，并發(fā) 送給審計卡座予以保存。CPU控制器繼續(xù)工作，控制采集卡只對源盤數(shù)據(jù)進行讀取，同樣 利用Bit-to-bit技術(shù)，每讀取一組源盤數(shù)據(jù)，就生成一個審計數(shù)據(jù) 值b，并發(fā)給審CPU控制器，CPU控制器采用MD5 Hash算法對審計數(shù) 據(jù)值b進行累計運算，當源盤數(shù)據(jù)被采集完后，CPU控制器得出審計 校驗值B，并發(fā)送給審計卡座予以保存。比較審計卡座的校驗值A(chǔ)和B，當二者完全一致，就可以認定源 盤數(shù)據(jù)被完整無損地復(fù)制進了目標盤。如果在拷貝過程中出現(xiàn)干擾信 號或其他信息，將會引起A和B之間出現(xiàn)差異，需要重新拷貝。CPU控制器的具體工作機構(gòu)是所述CPU控制器內(nèi)設(shè)置有用于開始的裝置； 用于硬件檢測的裝置；當硬件檢測合格，CPU控制器開始搜索審 計卡座內(nèi)是否有復(fù)制校驗值A(chǔ)和審計校驗值B;用于判斷是否有復(fù)制校驗值A(chǔ)的裝置，首先搜索復(fù)制校驗值A(chǔ);如果沒有復(fù)制校驗值A(chǔ)，則進入復(fù)制校驗值A(chǔ)的生成系統(tǒng)；由該 生成系統(tǒng)生成A;如果有復(fù)制校驗值A(chǔ)，則進入用于判斷是否有復(fù)制指令的裝置； 復(fù)制指令由上位計算機人工干預(yù)給出；如果有復(fù)制指令，則進入用于復(fù)制校驗值A(chǔ)及審計校驗值B清零 的裝置；再進入所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)；如果沒有復(fù)制指令，則進入用于判斷是否有審計校驗值B的裝 置；搜索審計卡座內(nèi)是否有審計校驗值B;如果沒有審計校驗值B，則進入審計校驗值B的生成系統(tǒng)；由該 生成系統(tǒng)生成B;如果有審計校驗值B，則進入用于判斷是否有審計指令的裝置； 審計指令由上位計算機人工干預(yù)給出；如果有審計指令，則進入用于審計校驗值B清零的裝置；再進入所述審計校驗值B的生成系統(tǒng)；如果沒有審計指令，則進入用于輸出審計結(jié)果的裝置；通過接口 芯片向計算機輸出復(fù)制校驗值A(chǔ)和審計校驗值B，以及二者的比較結(jié) 果，由計算機顯示或驅(qū)動打??； 再進入用于結(jié)束的裝置； 所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)內(nèi)設(shè)置有用于復(fù)制源盤數(shù)據(jù)的裝置;CPU控制器控制采集卡復(fù)制源盤數(shù)據(jù)， 并把數(shù)據(jù)寫入目標盤；用于獲取復(fù)制數(shù)據(jù)值a的裝置；每復(fù)制一組源盤數(shù)據(jù)后，采集卡 就采用數(shù)據(jù)位對位Bit-to-bit技術(shù)，把數(shù)據(jù)寫入目標盤，同時，生 成一個復(fù)制數(shù)據(jù)值a， CPU控制器獲取該復(fù)制數(shù)據(jù)值a，用于累計復(fù)制數(shù)據(jù)值a的裝置；CPU控制器采用MD5 Hash算法 對復(fù)制數(shù)據(jù)值a進行累計運算；用于判斷源盤數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)復(fù)制未完成，則返回所述用于復(fù)制源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)復(fù)制完成，則進入用于保存復(fù)制校驗值A(chǔ)的裝置；源盤數(shù)據(jù)復(fù)制完成，復(fù)制數(shù)據(jù)值a自動轉(zhuǎn)換為復(fù)制校驗值A(chǔ)，并被CPU 控制器送入審計卡座予以保存；再進入用于結(jié)束的裝置； 所述審計校驗值B的生成系統(tǒng)內(nèi)設(shè)置有用于審計源盤數(shù)據(jù)的裝置；CPU控制器控制采集卡采用只讀方式 審計源盤數(shù)據(jù)；用于獲取審計數(shù)據(jù)值b的裝置；每審計一組源盤數(shù)據(jù)后，采集卡 就采用數(shù)據(jù)位對位Bit-to-bit技術(shù)，生成一個審計數(shù)據(jù)值b， CPU控 制器獲取該審計數(shù)據(jù)值b，
用于累計審計數(shù)據(jù)值b的裝置；CPU控制器采用MD5 Hash算法對審計數(shù)據(jù)值b進行累計運算；用于判斷審計數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)審計未完成，則返回所述用于審計源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)審計完成，則進入用于保存審計校驗值B的裝置； 源盤數(shù)據(jù)審計完成，審計數(shù)據(jù)值b自動轉(zhuǎn)換為審計校驗值B，并被CPU 控制器送入審計卡座予以保存；用于比較復(fù)制校驗值A(chǔ)和審計校驗值B是否相等，得出審計結(jié)果 并保存的裝置；CPU控制器從審計卡座中取出復(fù)制校驗值A(chǔ)和審計校 驗值B，并對二者進行比較，比較結(jié)果存入采集卡，當二者完全一致， 就可以認定源盤數(shù)據(jù)被完整無損地復(fù)制進了目標盤。如果在拷貝過程 中出現(xiàn)干擾信號或其他信息，將會引起A和B之間出現(xiàn)差異。再進入用于結(jié)束的裝置。所述審計卡接口和CPU接口都并列設(shè)置有數(shù)字總線端D0 D15:對CPU控制器和審計卡座之間的數(shù)據(jù)雙向 傳送；CF中斷請求信號端CF—INTRQ:審計卡座向CPU控制器發(fā)出中斷 請求；ARM讀信號端ARM_READ和ARM寫信號端ARM—WRITE: CPU控制器 向?qū)徲嬁ㄗl(fā)出讀控制指令和寫控制指令；CF復(fù)位端R_CF: CPU控制器向?qū)徲嬁ㄗl(fā)出復(fù)位指令
還設(shè)置有采集卡的配置芯片,所述采集卡上設(shè)置的配置端口TDI、 TDO、 TCK和TMS連接在該配置芯片上。本發(fā)明可以對電子取證的行為進行實時審計，基于該設(shè)備具有 MD5 Hash算法的同步數(shù)據(jù)校驗功能，可以精確的證明數(shù)據(jù)在取證過 程中有無改變。同時記錄取證系統(tǒng)的每步操作指令，就如同使用"電 子攝像"方式全程實時記錄取證過程。該系統(tǒng)具有數(shù)據(jù)位對位 (Bit-to-bit)精確復(fù)制的功能，可以根據(jù)審計記錄自動重現(xiàn)電子取 證的過程。能夠形成現(xiàn)場報告并可通過打印輸出審計結(jié)果，以此保證 整個取證過程的唯一性、完整性和在取證過程中未受第三方干擾。提 供完整的電子數(shù)據(jù)提取過程審計功能。提高電子證據(jù)的法庭采信度和 電子證據(jù)的證明力。還設(shè)置有采集卡的配置芯片，所述采集卡上設(shè)置的配置端口 TDI、 TD0、 TCK和TMS連接在該配置芯片上。Bit-to-bit技術(shù)和MD5 Hash算法為現(xiàn)有成熟技術(shù)，也可以采用 其他算法進行審計和校驗，只需對CPU控制器進行重新燒制入新的運 算方法。有益效果是提供了一種拷貝審計卡，在對電子證據(jù)的采集、提 取、固定、保存和舉證過程中，從源盤向目標盤拷貝數(shù)據(jù)時，可以精 確的證明數(shù)據(jù)在取證過程中有無改變。同時記錄取證系統(tǒng)的每步操作 指令，就如同使用"電子攝像"方式全程實時記錄取證過程。對拷貝 過程進行監(jiān)督和審計，還可以根據(jù)審計記錄自動重現(xiàn)電子取證的過 程。


以下將結(jié)合附圖對本發(fā)明的實施例作進一步的說明。圖1為本發(fā)明工作原理框2為本發(fā)明的電路原理圖；圖3為CPU控制器的電路原理圖；圖4為審計卡座的電路原理圖；圖5為接口芯片的電路原理圖；圖6為CPU控制器內(nèi)的工作流程圖。
具體實施方式
如圖l、 2、 3、 4、 5所示，本發(fā)明是一種拷貝審計卡，由CPU控 制器1和審計卡座2組成，其中CPU控制器1的審計卡接口 Ul與所 述審計卡座2的CPU接口 U2連接；所述CPU控制器1還設(shè)置有拷貝接口 U3，該拷貝接口 U3并列設(shè) 置有地址總線端A0 16、狀態(tài)信號端ST0 13， ARM讀信號端 A體一READ和ARM寫信號端A固一WRITE;所述CPU控制器1還設(shè)置有第一控制端TXD和第二控制端RXD， 所述第一控制端TXD和第二控制端RXD分別與接口芯片3的輸入端 T2IN和輸出端R20UT連接，所述接口芯片3設(shè)置有計算機插口。通過計算機插口，可以將復(fù)制和審計結(jié)果發(fā)送給計算機，實現(xiàn)人 機對話，易于操作和提取過程記錄。
現(xiàn)有的拷貝采集裝置，如采集卡5是連接在源盤與目標盤之間， 采集卡從源盤采集數(shù)據(jù)，發(fā)送給目標盤。將本發(fā)明中CPU控制器1的 審計卡接口 Ul與審計卡座2連接，CPU控制器1的拷貝接口 U3與采 集卡5連接。采集卡5每復(fù)制一組源盤數(shù)據(jù)后，就采用數(shù)據(jù)位對位Bit-to-bit 技術(shù)，把數(shù)據(jù)寫入目標盤，同時，生成一個復(fù)制數(shù)據(jù)值a并發(fā)送給 CPU控制器1， CPU控制器1采用MD5 Hash算法對復(fù)制數(shù)據(jù)值a進行 累計運算，當源盤數(shù)據(jù)被采集完后，CPU控制器1得出復(fù)制校驗值A(chǔ)， 并發(fā)送給審計卡座2予以保存。CPU控制器1繼續(xù)工作，控制采集卡只對源盤數(shù)據(jù)進行讀取，同 樣利用Bit-to-bit技術(shù)，每讀取一組源盤數(shù)據(jù)，就生成一個審計數(shù) 據(jù)值b，并發(fā)給審CPU控制器1， CPU控制器1采用MD5 Hash算法對 審計數(shù)據(jù)值b進行累計運算，當源盤數(shù)據(jù)被采集完后，CPU控制器l 得出審計校驗值B，并發(fā)送給審計卡座2予以保存。比較審計卡座2的校驗值A(chǔ)和B，當二者完全一致，就可以認定 源盤數(shù)據(jù)被完整無損地復(fù)制進了目標盤。如果在拷貝過程中出現(xiàn)干擾 信號或其他信息，將會引起A和B之間出現(xiàn)差異，需要重新拷貝。如圖6所示，CPU控制器1的具體工作機構(gòu)是所述CPU控制器1內(nèi)設(shè)置有用于開始的裝置；用于硬件檢測的裝置；當硬件檢測合格，CPU控制器1開始搜索 審計卡座2內(nèi)是否有復(fù)制校驗值A(chǔ)和審計校驗值B; 用于判斷是否有復(fù)制校驗值A(chǔ)的裝置，首先搜索復(fù)制校驗值A(chǔ);如果沒有復(fù)制校驗值A(chǔ)，則進入復(fù)制校驗值A(chǔ)的生成系統(tǒng)；由該 生成系統(tǒng)生成A;如果有復(fù)制校驗值A(chǔ)，則進入用于判斷是否有復(fù)制指令的裝置； 復(fù)制指令由上位計算機人工干預(yù)給出；如果有復(fù)制指令，則進入用于復(fù)制校驗值A(chǔ)及審計校驗值B清零 的裝置；再進入所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)；如果沒有復(fù)制指令，則進入用于判斷是否有審計校驗值B的裝 置；搜索審計卡座2內(nèi)是否有審計校驗值B;如果沒有審計校驗值B，則進入審計校驗值B的生成系統(tǒng)；由該生成系統(tǒng)生成B;如果有審計校驗值B，則進入用于判斷是否有審計指令的裝置； 審計指令由上位計算機人工干預(yù)給出；如果有審計指令，則進入用于審計校驗值B清零的裝置；再進入所述審計校驗值B的生成系統(tǒng)；如果沒有審計指令，則進入用于輸出審計結(jié)果的裝置；通過接口 芯片3向計算機輸出復(fù)制校驗值A(chǔ)和審計校驗值B，以及二者的比較 結(jié)果，由計算機顯示或驅(qū)動打?。辉龠M入用于結(jié)束的裝置； 所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)內(nèi)設(shè)置有用于復(fù)制源盤數(shù)據(jù)的裝置；CPU控制器1控制采集卡復(fù)制源盤數(shù) 據(jù)，并把數(shù)據(jù)寫入目標盤；用于獲取復(fù)制數(shù)據(jù)值a的裝置；每復(fù)制一組源盤數(shù)據(jù)后，采集卡 就采用數(shù)據(jù)位對位Bit-to-bit技術(shù)，把數(shù)據(jù)寫入目標盤，同時，生 成一個復(fù)制數(shù)據(jù)值a， CPU控制器1獲取該復(fù)制數(shù)據(jù)值a，用于累計復(fù)制數(shù)據(jù)值a的裝置；CPU控制器1采用MD5 Hash算 法對復(fù)制數(shù)據(jù)值a進行累計運算；用于判斷源盤數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)復(fù)制未完成，則返回所述用于復(fù)制源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)復(fù)制完成，則進入用于保存復(fù)制校驗值A(chǔ)的裝置； 源盤數(shù)據(jù)復(fù)制完成，復(fù)制數(shù)據(jù)值a自動轉(zhuǎn)換為復(fù)制校驗值A(chǔ)，并被CPU 控制器1送入審計卡座2予以保存；再進入用于結(jié)束的裝置； 所述審計校驗值B的生成系統(tǒng)內(nèi)設(shè)置有用于審計源盤數(shù)據(jù)的裝置；CPU控制器1控制采集卡采用只讀方 式審計源盤數(shù)據(jù)；用于獲取審計數(shù)據(jù)值b的裝置；每審計一組源盤數(shù)據(jù)后，采集卡 就采用數(shù)據(jù)位對位Bit-to-bit技術(shù)，生成一個審計數(shù)據(jù)值b， CPU控 制器1獲取該審計數(shù)據(jù)值b，用于累計審計數(shù)據(jù)值b的裝置；CPU控制器1采用MD5 Hash算 法對審計數(shù)據(jù)值b進行累計運算；
用于判斷審計數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)審計未完成，則返回所述用于審計源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)審計完成，則進入用于保存審計校驗值B的裝置；源盤數(shù)據(jù)審計完成，審計數(shù)據(jù)值b自動轉(zhuǎn)換為審計校驗值B，并被CPU控制器1送入審計卡座2予以保存；用于比較復(fù)制校驗值A(chǔ)和審計校驗值B是否相等，得出審計結(jié)果 并保存的裝置；CPU控制器1從審計卡座2中取出復(fù)制校驗值A(chǔ)和審 計校驗值B，并對二者進行比較，比較結(jié)果存入采集卡，當二者完全 一致，就可以認定源盤數(shù)據(jù)被完整無損地復(fù)制進了目標盤。如果在拷 貝過程中出現(xiàn)干擾信號或其他信息，將會引起A和B之間出現(xiàn)差異。再進入用于結(jié)束的裝置。所述審計卡接口 Ul和CPU接口 U2都并列設(shè)置有 數(shù)字總線端D0 D15:對CPU控制器1和審計卡座2之間的數(shù)據(jù) 雙向傳送；CF中斷請求信號端CF_INTRQ:審計卡座2向CPU控制器1發(fā)出 中斷請求；ARM讀信號端A固—READ和ARM寫信號端ARM—WRITE: CPU控制器1向?qū)徲嬁ㄗ?發(fā)出讀控制指令和寫控制指令；CF復(fù)位端R一CF: CPU控制器向?qū)徲嬁ㄗ?發(fā)出復(fù)位指令 還設(shè)置有采集卡5的配置芯片4，所述采集卡5上設(shè)置的配置端口 TDI、 TDO、 TCK和TMS連接在該配置芯片4上。 本發(fā)明可以對電子取證的行為進行實時審計，基于該設(shè)備具有MD5 Hash算法的同步數(shù)據(jù)校驗功能，可以精確的證明數(shù)據(jù)在取證過 程中有無改變。同時記錄取證系統(tǒng)的每步操作指令，就如同使用"電 子攝像"方式全程實時記錄取證過程。該系統(tǒng)具有數(shù)據(jù)位對位 Bit-to-bit精確復(fù)制的功能，可以根據(jù)審計記錄自動重現(xiàn)電子取證 的過程。能夠形成現(xiàn)場報告并可通過打印輸出審計結(jié)果，以此保證整 個取證過程的唯一性、完整性和在取證過程中未受第三方干擾。提供 完整的電子數(shù)據(jù)提取過程審計功能。提高電子證據(jù)的法庭采信度和電 子證據(jù)的證明力。本發(fā)明可以對電子取證的行為進行實時審計，基于該設(shè)備具有 MD5 Hash算法的同步數(shù)據(jù)校驗功能，可以精確的證明數(shù)據(jù)在取證過 程中有無改變。同時記錄取證系統(tǒng)的每步操作指令，就如同使用"電 子攝像"方式全程實時記錄取證過程。該系統(tǒng)具有數(shù)據(jù)位對位 Bit-to-bit精確復(fù)制的功能，可以根據(jù)審計記錄自動重現(xiàn)電子取證 的過程。能夠形成現(xiàn)場報告并可通過打印輸出審計結(jié)果，以此保證整 個取證過程的唯一性、完整性和在取證過程中未受第三方干擾。提供 完整的電子數(shù)據(jù)提取過程審計功能。提高電子證據(jù)的法庭采信度和電 子證據(jù)的證明力。所述采集卡為FPGA芯片，CPU控制器1為ARM芯片，所述接口 芯片3為232串口芯片，所述審計卡座2為CF審計卡。Bit-to-bit技術(shù)和MD5 Hash算法為現(xiàn)有成熟技術(shù)，也可以采用 其他算法進行審計和校驗，只需對CPU控制器1進行重新燒制入新的 運算方法。
其工作原理是現(xiàn)有的拷貝采集裝置，如采集卡是連接在源盤與目標盤之間，采 集卡從源盤采集數(shù)據(jù)，發(fā)送給目標盤。將本發(fā)明中審計卡座2的審計卡接口 U3與采集卡連接，CPU控制器1的拷貝接口 U4與采集卡連接。 采集卡每復(fù)制一組源盤數(shù)據(jù)后，就采用數(shù)據(jù)位對位Bit-to-bit 技術(shù)，把數(shù)據(jù)寫入目標盤，同時，生成一個復(fù)制數(shù)據(jù)值a并發(fā)送給 CPU控制器1， CPU控制器1采用MD5 Hash算法對復(fù)制數(shù)據(jù)值a進行 累計運算，當源盤數(shù)據(jù)被采集完后，CPU控制器1得出復(fù)制校驗值A(chǔ)， 并發(fā)送給審計卡座2予以保存。移走源盤，將復(fù)制完成后的目標盤接入到源盤位置，CPU控制器 1控制采集卡只對目標盤數(shù)據(jù)進行讀取，同樣利用Bit-to-bit技術(shù)， 每讀取一組目標盤數(shù)據(jù)，就生成一個審計數(shù)據(jù)值b，并發(fā)給審CPU控 制器1， CPU控制器1采用MD5 Hash算法對審計數(shù)據(jù)值b進行累計運 算，當源盤數(shù)據(jù)被采集完后，CPU控制器1得出審計校驗值B，并發(fā) 送給審計卡座2予以保存。審計卡座2比較A和B，當二者完全一致，就可以認定源盤數(shù)據(jù) 被完整無損地復(fù)制進了目標盤。如果在拷貝過程中出現(xiàn)干擾信號或其 他信息，將會引起A和B之間出現(xiàn)差異，需要重新拷貝。
權(quán)利要求
1.一種拷貝審計卡，其特征在于由CPU控制器(1)和審計卡座(2)組成，其中CPU控制器(1)的審計卡接口(U1)與所述審計卡座(2)的CPU接口(U2)連接；所述CPU控制器(1)還設(shè)置有拷貝接口(U3)，該拷貝接口(U3)并列設(shè)置有地址總線端A0～16、狀態(tài)信號端ST0～13，ARM讀信號端ARM_READ和ARM寫信號端ARM_WRITE；所述CPU控制器(1)還設(shè)置有第一控制端TXD和第二控制端RXD，所述第一控制端TXD和第二控制端RXD分別與接口芯片(3)的輸入端T2工N和輸出端R2OUT連接，所述接口芯片(3)設(shè)置有計算機插口。
2、 根據(jù)權(quán)利要求1所述的一種拷貝審計卡，其特征在于所述 CPU控制器(1)內(nèi)設(shè)置有用于開始的裝置； 用于硬件檢測的裝置； 用于判斷是否有復(fù)制校驗值A(chǔ)的裝置； 如果沒有復(fù)制校驗值A(chǔ)，則進入復(fù)制校驗值A(chǔ)的生成系統(tǒng)； 如果有復(fù)制校驗值A(chǔ)，則進入用于判斷是否有復(fù)制指令的裝置； 如果有復(fù)制指令，則進入用于復(fù)制校驗值A(chǔ)及審計校驗值B清零 的裝置；再進入所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)； 如果沒有復(fù)制指令，則進入用于判斷是否有審計校驗值B的裝置；如果沒有審計校驗值B，則進入審計校驗值B的生成系統(tǒng)； 如果有審計校驗值B，則進入用于判斷是否有審計指令的裝置； 如果有審計指令，則進入用于審計校驗值B清零的裝置； 再進入所述審計校驗值B的生成系統(tǒng)； 如果沒有審計指令，則進入用于輸出審計結(jié)果的裝置； 再進入用于結(jié)束的裝置； 所述復(fù)制校驗值A(chǔ)的生成系統(tǒng)內(nèi)設(shè)置有 用于復(fù)制源盤數(shù)據(jù)的裝置； 用于獲取復(fù)制數(shù)據(jù)值a的裝置； 用于累計復(fù)制數(shù)據(jù)值a的裝置； 用于判斷源盤數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)復(fù)制未完成，則返回所述用于復(fù)制源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)復(fù)制完成，則進入用于保存復(fù)制校驗值A(chǔ)的裝置； 再進入用于結(jié)束的裝置； 所述審計校驗值B的生成系統(tǒng)內(nèi)設(shè)置有-用于審計源盤數(shù)據(jù)的裝置； 用于獲取審計數(shù)據(jù)值b的裝置； 用于累計審計數(shù)據(jù)值b的裝置； 用于判斷審計數(shù)據(jù)是否復(fù)制完成的裝置；如果源盤數(shù)據(jù)審計未完成，則返回所述用于審計源盤數(shù)據(jù)的裝置；如果源盤數(shù)據(jù)審計完成，則進入用于保存審計校驗值B的裝置；用于比較復(fù)制校驗值A(chǔ)和審計校驗值B是否相等，得出審計結(jié)果 并保存的裝置；再進入用于結(jié)束的裝置。
3、根據(jù)權(quán)利要求1所述的一種拷貝審計卡，其特征在于所述 審計卡接口 (Ul)和CPU接口 (U2)都并列設(shè)置有數(shù)字總線端D0 D15:對CPU控制器(1)和審計卡座(2)之間 的數(shù)據(jù)雙向傳送；CF中斷請求信號端CF—INTRQ:審計卡座(2)向CPU控制器(1) 發(fā)出中斷請求；A體讀信號端ARM_READ和ARM寫信號端ARM—WRITE: CPU控制器 (1)向?qū)徲嬁ㄗ?2)發(fā)出讀控制指令和寫控制指令；CF復(fù)位端R—CF: CPU控制器向?qū)徲嬁ㄗ?2)發(fā)出復(fù)位指令。
全文摘要
一種拷貝審計卡，其特征在于由CPU控制器和審計卡座組成，其中CPU控制器的審計卡接口與所述審計卡座的CPU接口連接；所述CPU控制器還設(shè)置有拷貝接口，所述CPU控制器還與接口芯片的輸入端T2IN和輸出端R20UT連接，所述接口芯片設(shè)置有計算機插口。有益效果是在對電子證據(jù)的采集、提取、固定、保存和舉證過程中，從源盤向目標盤拷貝數(shù)據(jù)時，可以精確的證明數(shù)據(jù)在取證過程中有無改變。同時記錄取證系統(tǒng)的每步操作指令，就如同使用“電子攝像”方式全程實時記錄取證過程。對拷貝過程進行監(jiān)督和審計，還可以根據(jù)審計記錄自動重現(xiàn)電子取證的過程。
文檔編號G06F13/40GK101158933SQ200710092950
公開日2008年4月9日 申請日期2007年11月8日 優(yōu)先權(quán)日2007年11月8日
發(fā)明者劉紅兵, 勤 曾, 江 杜, 杜子兵 申請人:重慶愛思網(wǎng)安信息技術(shù)有限公司