專利名稱：：閃存地址轉換層系統(tǒng)的制作方法
技術領域：
：本發(fā)明涉及一種，尤其涉及一種閃存地址轉換層系統(tǒng)。技術背景閃存廣泛應用于計算機主機或消費性電子產(chǎn)品中，例如現(xiàn)有隨身碟、MP3播放器中的閃存，即為最常見的閃存應用實例，然而，目前NAND型閃存(NANDflashmemory)廣泛的應用于嵌入式存儲系統(tǒng)，閃存是由很多的分頁(Page)組成，每個分頁大小是固定的(例如512字節(jié))，其中一些連續(xù)的分頁(例如32個分頁)可以組成一個區(qū)塊(Block),由于閃存特性是不允許對同一塊相同的分頁做寫入的動作，除非事先有對那塊分頁所在的區(qū)塊做消除(erase)的動作，由于這種的存取特性也造成了管理閃存上的困難。通常為了讓閃存可以在原有的系統(tǒng)底下運作，例如在原來的檔案系統(tǒng)及格式(FAT16/32，NTFS，EXT2…)下運作，其中最常被采用的方法是維護一個地址轉換表(AddressTranslationTable)的方法，此方法是借由把邏輯地址對應到真實的閃存的地址，造成我們可以把閃存仿真成是一個連續(xù)的內(nèi)存空間，因此我們就可以.在不變動原有的設定下，把閃存當做像是一個硬盤裝置(HardDisk),我們稱這種方法叫閃存地址轉換層(NANDFlashTranslationLayer，NFTL)。如圖1所示，為一個現(xiàn)有典型的閃存地址轉換層的做法，其中，一閃存X是以很多個區(qū)塊(block)組成，而該閃存地址轉換層就是以區(qū)塊等級(block-level)作為尋址的基本單位及轉換方式，包括有兩種不同的尋址區(qū)塊，一個叫主要區(qū)塊(primaryblock)XI，另一個叫置換區(qū)塊(replacementblock)X2，一個主要區(qū)塊XI會有一個對應的置換區(qū)塊X2，該主要區(qū)塊XI具有8個存儲頁X10X17，該置換區(qū)塊X2具有8個存儲頁X20X27,該置換區(qū)塊X2是用來儲存沒法寫入主要區(qū)塊XI的數(shù)據(jù)，當一個邏輯區(qū)塊地址LBA=n(邏輯區(qū)塊地址數(shù)量)被寫入時，會計算兩個值，分別是一虛擬區(qū)塊地址(virtualblockaddress)VBA跟一區(qū)塊位移(blockoffset)BO，虛擬區(qū)塊地址VBA是邏輯區(qū)塊地址數(shù)量n/區(qū)塊頁數(shù)b(假設一個區(qū)塊有b個pages),區(qū)塊位移BO=n%b，即n/b的余數(shù)，借由虛擬區(qū)塊地址VBA,可以通過上述現(xiàn)有的閃存地址轉換層找到一個寫入記錄所對應的主要區(qū)塊X1跟置換區(qū)塊X2的地址。通過上述的區(qū)塊位移BO值，把資料寫到主要區(qū)塊X1的第幾個區(qū)塊位移BO的存儲頁內(nèi)，如果那個存儲頁已經(jīng)被寫過了，則我們就把資料寫到置換區(qū)塊X2的第一個空白存儲頁(freepage),假設是從置換區(qū)塊X2的第一個存儲頁X20開始寫到最后一個存儲頁X27，最后當置換區(qū)塊X2的存儲頁X20X27都被寫完時，現(xiàn)有的閃存地址轉換層方法是把主要區(qū)塊XI跟置換區(qū)塊X2里沒有過時的資料寫到另一個新的主要區(qū)塊XI，而，現(xiàn)有的閃存地址轉換層更新內(nèi)部的一個粗劃對照表(coarse-grainedtable)CGT(如圖2所示)，使得這個虛擬的粗劃對照表CGT以后可以對應到這個新的主要區(qū)塊Xl。圖1是列舉一個邏輯區(qū)塊地址LBA=1011寫入的例子，來說明該現(xiàn)有閃存地址轉換層方法的操作模式，虛擬區(qū)塊地址VBA-1011/8-126，該區(qū)塊位移BO為1101%8,即1101-8*126=3，如該虛擬區(qū)塊地址VBA-126的內(nèi)容值為(9。23)，即表示寫入記錄地址為9的主要區(qū)塊X1，寫入記錄為23的置換區(qū)塊X2，而根據(jù)區(qū)塊位移BO為3，將資料寫入主要區(qū)塊XI的存儲頁X13中，假設該存儲頁X13已被使用，則將資料寫入置換區(qū)塊X2的第一個空白存儲頁，如圖1所示的存儲頁X22，而完成該邏輯區(qū)塊地址LBA-1011數(shù)據(jù)寫入的現(xiàn)有閃存地址轉換層操作方法。請配合圖2所示，緊接著舉例說明現(xiàn)有閃存地址轉換層系統(tǒng)如何完成無效資料收集(garbagecollection)操作，如圖2所示，假設有五個邏輯區(qū)塊地址al、bl、cl、dl及el五個不同的邏輯區(qū)塊地址LBA，它們的數(shù)據(jù)分布如圖2所示，該置換區(qū)塊X2被寫完了，所以會有無效資料收集的需求動作產(chǎn)生，無效資料收集動作會把主要區(qū)塊X1中的主要區(qū)塊地址PPBA=1跟置換區(qū)塊地址RPBA-2里面所有合法的存儲頁復制到另一個新的主要區(qū)塊地址PPBA=3，然后會抹除這兩個主要區(qū)塊地址PPBA-1跟置換區(qū)塊地址RPBA=2,原先在粗劃對照表CGT里面相對應的寫入動作也必需記錄這個新的主要區(qū)塊地址PPBA-3的地址，且該置換區(qū)塊地址RPBA會被設為空的，即該置換區(qū)塊地址RPBA值設為-l,其操作動作如圖2中的各箭頭方向所示，但此種現(xiàn)有的閃存地址轉換層系統(tǒng)通常會限制置換區(qū)塊X2的個數(shù)，當置換區(qū)塊X2數(shù)量過多時，就會執(zhí)行無效資料收集的動作來減少置換區(qū)塊的個數(shù)，使得現(xiàn)有閃存換層系統(tǒng)需花費較多存儲容量及執(zhí)行較多次數(shù)的無效資料收集的動作。上述現(xiàn)有的閃存地址轉換層系統(tǒng)，當閃存容量越來越大時，閃存地址轉換層為了節(jié)省隨機存取內(nèi)存空間去維護它的地址轉換表，且采取區(qū)塊層級的對應機制，但是這個區(qū)塊層級的對應機制會造成"邏輯地址對應到真正的閃存的地址"的過程缺乏效率，因為閃存在讀、寫時都是以分頁為讀取單位，但在區(qū)塊層級下為了得到最新的分頁地址時有可能要花一段時間搜尋一個區(qū)塊里的分頁，使該閃存讀、寫時的效率及速度受到影響。除此之外，在相關的專利前案文獻方面，如中國臺灣專利公告第1253564號"閃存資料存取管理系統(tǒng)及其方法"發(fā)明專利案及第1249670號"可循序寫入資料至閃存中的系統(tǒng)及其方法"發(fā)明專利案，則分別揭示典型現(xiàn)有的閃存資料讀寫的轉址技術、好壞區(qū)塊的管理方法及虛擬區(qū)塊循序寫入資料至閃存內(nèi)的方法與技術，在資料讀寫及轉址方面亦需要邏輯地址對應到真正的閃存的地址"的過程缺乏效率，并使資料讀寫的速度亦受到連帶不良影響。
發(fā)明內(nèi)容本發(fā)明所要解決的主要技術問題在于，克服現(xiàn)有技術存在的上述缺陷，而提供一種閃存地址轉換層系統(tǒng),，其提出一個具有粗劃分及細劃分的可調(diào)適地址轉換層單元來調(diào)適及提供閃存實體地址與邏輯位置轉址資料，以減少無效資料收集的容量及次數(shù)，以及具有空間效率的快取機制來提升及加快邏輯地址對應到真正的閃存的址地的效率，可大幅減少閃存的無效資料收集的次數(shù)及占用容量,，具有空間效率的快取機制來提升及加快邏輯地址對應到真正的閃存的地址的效率。本發(fā)明解決其技術問題所采用的技術方案是-一種閃存地址轉換層系統(tǒng)，其特征在于，連接于一閃存及一內(nèi)存讀寫控制器之間，其結構包括一指令緩存器，連接該內(nèi)存讀寫控制器，以接收該內(nèi)存讀寫控制器送出的閃存資料讀寫的指令并暫存之；一邏輯地址緩存器，連接內(nèi)存讀寫控制器，以接收來自該內(nèi)存讀寫控制器的資料讀寫的邏輯地址資料并暫存之；一資料緩存器，連接于閃存與內(nèi)存讀寫控制器間，以作為閃存與內(nèi)存讀寫控制器間讀寫資料的緩存器；一對輔助控制器，提供資料讀寫控制的指令輔助功能，其中一輔助控制器連接邏輯地址緩存器、資料緩存器，以提供該邏輯地址緩存器、資料緩存器的輔助控制；一微處理器，連接指令緩存器、兩輔助控制器，該微處理器為閃存數(shù)據(jù)讀寫控制及轉址快取控制執(zhí)行的中樞；一地址轉換單元，連接微處理器，該地址轉換單元內(nèi)預先儲存有閃存數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)，以提供微處理器所需的閃存數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)；一閃存地址緩存器，連接該輔助控制器、地址轉換單元及閃存間，以暫存該閃存于數(shù)據(jù)讀寫時的實體地址數(shù)據(jù)；一可調(diào)適地址轉換層單元，連接一輔助控制器，提供細劃對照及粗劃對照兩種地址轉換功能，以通過該輔助控制器將該閃存的地址轉換層運算結果、資料讀寫快取機制的指令及資料送入微處理器中執(zhí)行；一快取指令與資料緩存器，連接該可調(diào)適地址轉換層單元，以提供該可調(diào)適地址轉換層單元作為閃存的資料讀寫快取機制的指令及數(shù)據(jù)暫存。前述的閃存地址轉換層系統(tǒng)，其中地址轉換單元為一隨機存取內(nèi)存。前述的閃存地址轉換層系統(tǒng)，其中可調(diào)適地址轉換層單元包含-一細劃地址對照表，以閃存的存儲頁等級作為地址轉換對應單元，連接輔助控制器，以將地址轉換層命令、指令通過輔助控制器傳送給微處理器；一粗劃地址對照表，連接該細劃地址對照表，該粗劃地址對照表以閃存的區(qū)塊等級作為地址轉換尋址的單位，在閃存的資料寫入一邏輯區(qū)塊地址，會通過一虛擬區(qū)塊地址找到一主要區(qū)塊及置換區(qū)塊，并計算對應的虛擬區(qū)塊地址與一區(qū)塊位移值，當主要區(qū)塊內(nèi)的區(qū)塊位移分頁已經(jīng)被寫過時，資料寫到置換區(qū)塊的第一個空白分頁，當置換區(qū)塊的空白分頁都被寫滿，粗劃地址對照表即把當時置換區(qū)塊里合法分頁的地址與其所對應的邏輯區(qū)塊地址的內(nèi)容寫到細劃地址對照表里；一無效資料收集單元，，連接細劃地址對照表，以提供細劃地址對照表用于無效資料收集；一系統(tǒng)初始單元，連接輔助控制器，以通過輔助控制器自微處理器取得初始狀態(tài)，以提供可調(diào)適地址轉換層單元的初始設定。前述的閃存地址轉換層系統(tǒng)，其中粗劃地址對照表的虛擬區(qū)塊地址值為邏輯區(qū)塊地址/閃存區(qū)塊的分頁數(shù)量。前述的閃存地址轉換層系統(tǒng)，其中粗劃地址對照表的區(qū)塊位移值為邏輯區(qū)塊地址/閃存區(qū)塊的分頁數(shù)量的余數(shù)。前述的閃存地址轉換層系統(tǒng)，其中快取指令與資料緩存器為一隨機存取內(nèi)存。本發(fā)明的有益效果是，其提出一個具有粗劃分及細劃分的可調(diào)適地址轉換層單元來調(diào)適及提供閃存實體地址與邏輯位置轉址資料，以減少無效資料收集的容量及次數(shù)，以及具有空間效率的快取機制來提升及加快邏輯地址對應到真正的閃存的址地的效率，可大幅減少閃存的無效資料收集的次數(shù)及占用容量，具有空間效率的快取機制來提升式及加快邏輯地址對應到真正的閃存的地址的效率。下面結合附圖和實施例對本發(fā)明進一步說明。圖1是現(xiàn)有閃存地址轉換層系統(tǒng)架構2是現(xiàn)有閃存地址轉換層系統(tǒng)完成無效資料收集操作的示意圖圖3是本發(fā)明的閃存地址轉換層系統(tǒng)的方塊電路圖圖4是本發(fā)明的閃存地址轉換層系統(tǒng)中的可調(diào)適地址轉換層單元的詳細方塊5是本發(fā)明的閃存地址轉換層系統(tǒng)中的可調(diào)適地址轉換層單元操作的第一動作示意6是本發(fā)明的閃存地址轉換層系統(tǒng)中的可調(diào)適地址轉換層單元操作的第二動作示意7是本發(fā)明的閃存換層系統(tǒng)中的操作實例中標號說明ioo快內(nèi)存地址轉換層系統(tǒng)20邏輯地址緩存器40輔助控制器60微處理器80閃存地址緩存器91細劃地址對照表921主要區(qū)塊93無效數(shù)據(jù)收集單元95快取指令與資料緩存器210存儲區(qū)塊300內(nèi)存讀寫控制器N分頁數(shù)量BO區(qū)塊位移B存儲分頁D存儲分頁RPBA置換區(qū)塊地址XI主要區(qū)塊X10X17存儲頁n邏輯區(qū)塊地址數(shù)量al邏輯區(qū)塊地址cl邏輯區(qū)塊地址el邏輯區(qū)塊地址10指令緩存器30資料緩存器50輔助控制器70地址轉換單元90可調(diào)適地址轉換層單元92粗劃地址對照表922置換區(qū)塊94系統(tǒng)初始單元200閃存220存儲頁LBA邏輯區(qū)塊地址VBA虛擬區(qū)塊地址A存儲分頁C存儲分頁E存儲分頁X閃存X2置換區(qū)塊X20X27存儲頁b區(qū)塊頁數(shù)bl邏輯區(qū)塊地址dl邏輯區(qū)塊地址PPBA主要區(qū)塊地址CGT粗劃對照表具體實施方式首先請參閱圖3所示，本發(fā)明的閃存換層系統(tǒng)100100，是連接一閃存200與一內(nèi)存讀寫控制器300間，該內(nèi)存讀寫控制器300為現(xiàn)有閃存讀卡器或個人計算機讀卡接口，其中，該快取裝置100包括一指令緩存器IO、邏輯地址緩存器20、資料緩存器30、一對輔助控制器40及50、微處理器60、地址轉換單元70、閃存地址緩存器80、可調(diào)適地址轉換層單元90及快取指令與資料緩存器95，該指令緩存器10連接該內(nèi)存讀寫控制器300，以接收該內(nèi)存讀寫控制器300送出的閃存200資料讀寫的指令并暫存之。上述的邏輯地址緩存器20連接內(nèi)存讀寫控制器300，以接收來自該內(nèi)存讀寫控制器300的資料讀寫的邏輯地址資料并暫存之。上述的資料緩存器30連接于閃存200與內(nèi)存讀寫控制器300間，以作為閃存200與內(nèi)存讀寫控制器300間讀寫資料的緩存器。上述的一對輔助控制器40和50提供資料讀寫控制的指令輔助功能，其中一輔助控制器40連接邏輯地址緩存器20、資料緩存器30，以對該邏輯地址緩存器20、資料緩存器30進行輔助控制。上述微處理器60連接指令緩存器10、輔助控制器40及輔助控制器50，該微處理器60為閃存200數(shù)據(jù)讀寫控制及轉址快取控制執(zhí)行的中樞；上述地址轉換單元70連接微處理器60，該地址轉換單元70內(nèi)預先儲存有閃存200數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)，以提供微處理器60所需的閃存200數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)，該地址轉換單元70的形式不限，在本發(fā)明中是以隨機存取內(nèi)存(RAM)為例。上述的閃存地址緩存器80連接該輔助控制器50、地址轉換單元70及閃存200間，以暫存該閃存200于數(shù)據(jù)讀寫時的實體地址數(shù)據(jù)。請再參閱圖4所示，上述可調(diào)適地址轉換層單元90連接一輔助控制器50，以通過該輔助控制器50將該閃存200的地址轉換層運算結果、資料讀寫快取機制的指令及資料送入微處理器60中執(zhí)行；該可調(diào)適地址轉換層單元90的形式不限，在本發(fā)明中是以圖2所示為例，其中，該可調(diào)適地址轉換層單元90包含至少一細劃地址對照表(fine-GrainedAddrTM)91、粗劃地址對照表(Coarse-GrainedAddrTM)92、無效資料收集單元(GarbageCollectionUnit)93及系統(tǒng)初始單元(SystemInitializationUnit)94，該細劃地址對照表91連接輔助控制器50，以將地址轉換層命令、指令通過輔助控制器50傳送給微處理器60，該細劃地址對照表91是一個以閃存200的存儲頁等級(page-level)作為地址轉換對應單元，因為是存儲頁級的對應機制，所以在地址轉換的效率以及空間使用率會比較好，且在做無效資料收集時，可以選擇較少容量及次數(shù)的方式來回收不要的資料。上述的粗劃地址對照表92連接該細劃地址對照表91，該粗劃地址對照表92是一個以閃存200的區(qū)塊等級(block-level)作為地址轉換尋址的單位，因為是區(qū)塊等級的對應機制，所以閃存200的使用容量會比細劃地址對照表91少。請再配合圖5所示上述的粗劃地址對照表92通過一虛擬區(qū)塊地址找到一個對應的邏輯區(qū)塊地址LBA，而可以對應到閃存200真正的區(qū)塊地址，如同圖l、圖2所示，該虛擬區(qū)塊地址VBA的計算是用邏輯區(qū)塊地址LBA/閃存200區(qū)塊的分頁數(shù)量N，故通過虛擬區(qū)塊地址VBA找到一主要區(qū)塊921及置換區(qū)塊922(如圖5所示)等兩閃存區(qū)塊，當一個邏輯區(qū)塊地址LBA被寫入時，會先計算對應的虛擬區(qū)塊地址VBA跟一區(qū)塊位移BO，區(qū)塊位移BO值的計算是邏輯區(qū)塊地址LBAW分頁數(shù)量N，即邏輯區(qū)塊地址LBA/分頁數(shù)量N的余數(shù)，通過虛擬區(qū)塊地址VBA所找到的主要區(qū)塊921內(nèi)的第幾個區(qū)塊位移BO的分頁，當主要區(qū)塊921內(nèi)的第幾個區(qū)塊位移BO分頁已經(jīng)被寫過時，則資料就被寫到置換區(qū)塊922的第一個空白分頁，當置換區(qū)塊922的空白分頁都被寫滿時，粗劃地址對照表92就把當時置換區(qū)塊922里合法分頁的地址跟他所對應的邏輯區(qū)塊地址LBA的內(nèi)容寫到細劃地址對照表91里。因此，經(jīng)過上述的細劃地址對照表91及粗劃地址對照表92操作說明，使此兩種粗細劃分不同的地址轉換層對應機制下找到一個平衡點，使得細劃地址對照表91及粗劃地址對照表92兩個對照表的優(yōu)點得以發(fā)揮，而缺點可以減少。上述的無效數(shù)據(jù)收集單元93連接細劃地址對照表91，以使細劃地址對照表91用于無效資料的收集。上述的系統(tǒng)初始單元94連接輔助控制器50,以通過輔助控制器50自微處理器取得初始狀態(tài)，以提供可調(diào)適地址轉換層單元90的初始設定。上述的快取指令與資料緩存器95連接該可調(diào)適地址轉換層單元90的系統(tǒng)初始單元94，以使該可調(diào)適地址轉換層單元90作為閃存200的資料讀寫快取機制的指令及數(shù)據(jù)暫存用，該快取指令與資料緩存器95的形式不限，在本發(fā)明中是以隨機存取內(nèi)存為例。請再參閱圖6所示，為本發(fā)明的閃存地址轉換層系統(tǒng)100的可調(diào)適地址轉換層單元卯進行操作的實例，其中，配合圖5所示，首先把閃存200的存儲分頁資料(A，RPBA+5)、(B,RPBA+7)的信息寫到細劃地址對照表91里，其中主要區(qū)塊921及置換區(qū)塊922中的存儲分頁A、存儲分頁B、存儲分頁C、存儲分頁D及存儲分頁E都是邏輯區(qū)塊地址VBA,該存儲分頁A、存儲分頁B則把原本在粗劃地址對照表92里面記錄置換區(qū)塊地址RPBA的那個地址值改成-1，代表這個區(qū)塊已經(jīng)不是置換區(qū)塊922了，而是變成細劃區(qū)塊，代表他里面的轉換地址信息是被細劃地址對照表91所記錄，當細劃地址對照表91里面的內(nèi)存空間用完時，會把細劃地址對照表91里面較久沒用的地址對應資料轉換到粗劃地址對照表92里面，其操作動作如圖5、圖6的箭頭及虛線所示。請再配合圖7所示，為本發(fā)明閃存地址轉換層系統(tǒng)100的操作實例，其中，假設閃存200的存儲容量為1GB,每個存儲區(qū)塊210是32個存儲頁220，每個存儲頁220的存儲容量為1KB，所以1GB存儲容量的閃存200會有32,768個存儲區(qū)塊210，以圖7為例，當置換區(qū)塊地址RPBA-2的空白存儲頁被用完時，把當時此如同圖5、圖6中所示的置換區(qū)塊922里面合法的存儲頁的對照表信息記錄到細劃地址對照表91里，所以存儲分頁資料(A，2*32+30)、存儲分頁資料(B,2*32+31)就被記錄在細劃地址對照表91里，且原先在粗劃地址對照表92的寫入資料(VBA，PPBA=1，RPBA=2)即修改為(VBA，PPBA=1，RPBA--l)，這個原先置換區(qū)塊地址RPBA-2的角色就變成細劃地址對照表91的存儲區(qū)塊，且以后如存儲分頁A、存儲分頁B的資料就是放在細劃地址對照表91所屬的存儲區(qū)塊里，且存儲分頁A、存儲分頁B的對照表信息就由細劃地址對照表91所負責，除非存儲分頁A、存儲分頁B的應方式被置換到粗劃地址對照表92中，相關的操作過程皆如圖7中的箭頭方向所示。上述圖3至圖7所示本發(fā)明的閃存地址轉換層系統(tǒng)100的優(yōu)點可歸納如下1、當置換區(qū)塊922里面的空白存儲頁都被寫完時，并不會馬上把主要區(qū)塊921跟置換區(qū)塊922做回收的動作，反而是先把置換區(qū)塊922里面的有效存儲頁地址轉換的信息寫到細劃地址對照表91里，因此可以減少回收閃存200的存儲區(qū)塊210的次數(shù)而減少無效資料收集的容量。2、因為不會馬上回收主要區(qū)塊921跟置換區(qū)塊922，所以在主要區(qū)塊921里面可能還有空白存儲頁可以被使用，而提高閃存200內(nèi)存空間的使用率。3、由于把置換區(qū)塊922里的有效存儲頁的地址轉換及對照表信息寫到細劃地址對照表91里，當這些有效存儲頁需要被讀取時，可以很快的在細劃地址對照表91找到它們地址對應信息，因此可以加快地址轉換的效率。4、當把置換區(qū)塊922里的有效存儲頁的地址轉換及對照表的信息寫到細劃地址對照表91里，對于要找的閃存200的存儲分頁220如果是在主要區(qū)塊921里面時，則地址轉換的效率也會增力口，舉例而言，如圖7中所示的置換區(qū)塊地址PBA的值是-1時，則不需花時間去置換區(qū)塊922中尋找。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，凡是依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。權利要求1.一種閃存地址轉換層系統(tǒng)，其特征在于，連接于一閃存及一內(nèi)存讀寫控制器之間，其結構包括一指令緩存器，連接該內(nèi)存讀寫控制器，以接收該內(nèi)存讀寫控制器送出的閃存資料讀寫的指令并暫存之；一邏輯地址緩存器，連接內(nèi)存讀寫控制器，以接收來自該內(nèi)存讀寫控制器的資料讀寫的邏輯地址資料并暫存之；一資料緩存器，連接于閃存與內(nèi)存讀寫控制器間，以作為閃存與內(nèi)存讀寫控制器間讀寫資料的緩存器；一對輔助控制器，提供資料讀寫控制的指令輔助功能，其中一輔助控制器連接邏輯地址緩存器、資料緩存器，以提供該邏輯地址緩存器、資料緩存器的輔助控制；一微處理器，連接指令緩存器、兩輔助控制器，該微處理器為閃存數(shù)據(jù)讀寫控制及轉址快取控制執(zhí)行的中樞；一地址轉換單元，連接微處理器，該地址轉換單元內(nèi)預先儲存有閃存數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)，以提供微處理器所需的閃存數(shù)據(jù)讀寫的邏輯地址與實體地址轉址數(shù)據(jù)；一閃存地址緩存器，連接該輔助控制器、地址轉換單元及閃存間，以暫存該閃存于數(shù)據(jù)讀寫時的實體地址數(shù)據(jù)；一可調(diào)適地址轉換層單元，連接一輔助控制器，提供細劃對照及粗劃對照兩種地址轉換功能，以通過該輔助控制器將該閃存的地址轉換層運算結果、資料讀寫快取機制的指令及資料送入微處理器中執(zhí)行；一快取指令與資料緩存器，連接該可調(diào)適地址轉換層單元，以提供該可調(diào)適地址轉換層單元作為閃存的資料讀寫快取機制的指令及數(shù)據(jù)暫存。2、根據(jù)權利要求1所述的閃存地址轉換層系統(tǒng)，其特征在于所述地址轉換單元為一隨機存取內(nèi)存。3、根據(jù)權利要求1所述的閃存地址轉換層系統(tǒng)，其特征在于所述可調(diào)適地址轉換層單元包含一細劃地址對照表，以閃存的存儲頁等級作為地址轉換對應單元，連接輔助控制器，以將地址轉換層命令、指令通過輔助控制器傳送給微處理器；一粗劃地址對照表，連接該細劃地址對照表，該粗劃地址對照表以閃存的區(qū)塊等級作為地址轉換尋址的單位，在閃存的資料寫入一邏輯區(qū)塊地址，會通過一虛擬區(qū)塊地址找到一主要區(qū)塊及置換區(qū)塊，并計算對應的虛擬區(qū)塊地址與一區(qū)塊位移值，當主要區(qū)塊內(nèi)的區(qū)塊位移分頁己經(jīng)被寫過時，資料寫到置換區(qū)塊的第一個空白分頁，當置換區(qū)塊的空白分頁都被寫滿，粗劃地址對照表即把當時置換區(qū)塊里合法分頁的地址與其所對應的邏輯區(qū)塊地址的內(nèi)容寫到細劃地址對照表里；一無效資料收集單元，，連接細劃地址對照表，以提供細劃地址對照表用于無效資料收集；一系統(tǒng)初始單元，連接輔助控制器，以通過輔助控制器自微處理器取得初始狀態(tài)，以提供可調(diào)適地址轉換層單元的初始設定。4、根據(jù)權利要求3所述的閃存地址轉換層系統(tǒng)，其特征在于所述粗劃地址對照表的虛擬區(qū)塊地址值為邏輯區(qū)塊地址/閃存區(qū)塊的分頁數(shù)量。5、根據(jù)權利要求3所述的閃存地址轉換層系統(tǒng)，其特征在于所述粗劃地址對照表的區(qū)塊位移值為邏輯區(qū)塊地址/閃存區(qū)塊的分頁數(shù)量的余數(shù)。6、根據(jù)權利要求1所述的閃存地址轉換層系統(tǒng)，其特征在于所述快取指令與資料緩存器為一隨機存取內(nèi)存。全文摘要一種閃存地址轉換層系統(tǒng)，連接于一閃存及一內(nèi)存讀寫控制器之間，其結構包括一指令緩存器，連接該內(nèi)存讀寫控制器；一邏輯地址緩存器，連接內(nèi)存讀寫控制器；一資料緩存器，連接于閃存與內(nèi)存讀寫控制器間；一對輔助控制器，提供資料讀寫控制的指令輔助功能；一微處理器，連接指令緩存器、兩輔助控制器；一地址轉換單元，連接微處理器；一閃存地址緩存器，連接該輔助控制器、地址轉換單元及閃存間；一可調(diào)適地址轉換層單元，連接一輔助控制器；一快取指令與資料緩存器，連接可調(diào)適地址轉換層單元。本發(fā)明可大幅減少閃存的無效資料收集的次數(shù)及占用容量，具有空間效率的快取機制來提升式及加快邏輯地址對應到真正的閃存的地址的效率。文檔編號G06F12/10GK101256536SQ200710079570公開日2008年9月3日申請日期2007年3月1日優(yōu)先權日2007年3月1日發(fā)明者吳晉賢,楊政智,郭大維申請人:創(chuàng)惟科技股份有限公司