專利名稱：一種算法實體驗證系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字信號處理系統(tǒng)及方法，特別涉及一種對算法實體進(jìn)行驗i正的系統(tǒng)和方法。
技術(shù)背景隨著數(shù)字信號處理技術(shù)的發(fā)展，算法的實現(xiàn)也越來越容易，進(jìn)而推進(jìn)了各個 應(yīng)用領(lǐng)域都采用各種各樣的算法來實現(xiàn)應(yīng)用目標(biāo)。應(yīng)用范圍的擴(kuò)大也導(dǎo)致了算 法的復(fù)雜性和必要性，目前使用較多的是通過專業(yè)測試儀器進(jìn)行實時監(jiān)測，但 由于專業(yè)測試儀器都比較昂貴，所以驗證的成本也很高，對于一些應(yīng)用領(lǐng)域中 的算法實體驗證并不是很實用，比如一些專用數(shù)字濾波器的應(yīng)用。由于算法物理實體大多是釆用集成電路來實現(xiàn)的，所以它的運行頻率可以達(dá) 到幾百兆甚至更高，而作為低成本的驗證顯示終端的PC主機(jī)，它的處理速度明 顯跟不上這么高的運行頻率，特別是采用了非實時操作系統(tǒng)的時候。因此，需要提供一種低成本的算法實體驗證系統(tǒng)和方法，來對算法實現(xiàn)過程 進(jìn)行協(xié)調(diào)控制和數(shù)據(jù)處理。發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種算法實體驗證系統(tǒng)和方法，以協(xié)調(diào) PC主機(jī)與算法物理實體的運行速度，并將PC主機(jī)作為主控制器和驗證顯示終端，不需另購專業(yè)儀器，對算法實體進(jìn)行驗證實現(xiàn)簡單靈活。為了解決上述技術(shù)問題，本發(fā)明是這樣實現(xiàn)的 一種算法實體驗證系統(tǒng)，包 括主控制器，用于實現(xiàn)測試數(shù)據(jù)分析、處理和顯示；和用于實現(xiàn)算法的算法物 理實體，其中，所述驗證系統(tǒng)還包括一個次級控制器，用于連接主控制器和算 法物理實體。所述的主控制器采用PC主機(jī)以及PC主機(jī)中的應(yīng)用軟件實現(xiàn)；
所述的次級控制器包括輸入時鐘、計數(shù)器、第一存儲器和第二存儲器；所 述的第一存儲器用于預(yù)存測試數(shù)據(jù)，供算法物理實體讀??；所述的第二存儲器 用于保存算法物理實體的輸出數(shù)據(jù)。所述的主控制器和次級控制器采用USB的連接方式進(jìn)行連接。所述的算法物理實體可采用現(xiàn)場可編程門陣列器件。所述的次級控制器與算法物理實體通過以下任一方式連接I2C、 SPI或者 MPU外部存儲器訪問的方式。本發(fā)明的另一個解決方案是提供一種算法實體驗證系統(tǒng)的實現(xiàn)方法，所述 實現(xiàn)方法包括如下步驟步驟l、次級控制器產(chǎn)生一個全局復(fù)位脈沖傳給算法物理實體，使算法物理實體處于初始化狀態(tài)； 步驟2、次級控制器向算法物理實體讀取測試數(shù)據(jù)，并通過I2(3、 SPI或者M(jìn)PU外部存儲器訪問的連接方式，將測試數(shù)據(jù)保存在第一存儲器內(nèi)，由算法物理實體從第一存儲器內(nèi)直接讀取測試數(shù)據(jù)； 步驟3、次級控制器使能算法物理實體的輸入時鐘，算法物理實體開始運行； 步驟4、算法物理實體輸出數(shù)據(jù)，并保存到第二存儲器中； 步驟5、主控制器進(jìn)入等待狀態(tài)，如果外部輸入"開始^S正，，指令，則進(jìn)入步驟6;若沒有得到"開始驗證"指令，則一直處于等待狀態(tài)； 步驟6、主控制器通過USB向次級控制器發(fā)出一個讀取指定長度數(shù)據(jù)的指令；步驟7、次級控制器通過USB將步驟4中得到的數(shù)據(jù)傳遞給主控制器； 步驟8、次級控制器使能算法物理實體的輸入時鐘，算法物理實體向第二存儲器中寫入數(shù)據(jù)，循環(huán)執(zhí)行步驟8直到主控制器接收完指定長度的數(shù)據(jù)；步驟9、主控制器接收完指定長度數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行進(jìn)一步的處理和分析，并對驗證結(jié)果進(jìn)行顯示； 步驟10、判斷主控制器是否收到外部"停止驗證"指令，若是，則進(jìn)入步驟ll，若否，則返回步驟6; 步驟ll、主控制器向次級控制器發(fā)出一個"停止驗證"指令；
步驟12、次級控制器接收到"停止-險證"指令后，向算法物理實體產(chǎn)生一 個全局復(fù)位信號，使算法物理實體處于初始化狀態(tài)。在所述步驟1~4中，次級控制器對主控制器發(fā)出的指令不做響應(yīng)； 步驟6所述指定長度等于次級控制器輸出的時鐘周期數(shù)； 步驟8中，當(dāng)計數(shù)器計數(shù)到指定值時，次級控制器保持原有狀態(tài)。 本發(fā)明由于采用了上述的技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以'下的優(yōu) 點和積纟及效果1、 在主控制器與算法物理實體中間，^沒置一個次級控制器，協(xié)調(diào)主^L與算 法物理實體的運行速度，并且將PC主機(jī)作為主控制器和驗證顯示終端，不需另 購專業(yè)儀器，成本較低，實現(xiàn)靈活；2、 可以有效協(xié)調(diào)主控制器和算法物理實體的運行速度，由于算法物理實體 每次運行指定的周期數(shù)后，就處于暫停的狀態(tài)，在這段時間內(nèi)，PC主機(jī)就有足 夠的時間可以對先前接收到的數(shù)據(jù)進(jìn)行處理；PC主機(jī)在處理完數(shù)據(jù)后，可以通 過次級控制器讓算法物理實體再運行指定的時鐘周期，如此反復(fù)，算法物理實 體等效于一直處于運行的狀態(tài)，直到完成一次完整的驗證操作。


本發(fā)明的 一種算法實體的驗證系統(tǒng)的具體結(jié)構(gòu)以及實現(xiàn)方法的流程由以下 的實施例及附圖給出。圖1為本發(fā)明實施例的聰、i正系統(tǒng)結(jié)構(gòu)示意圖； 圖2為本發(fā)明實施例的驗^t方法流程示意圖。
具體實施方式
以下將對本發(fā)明的算法實體〗IS正系統(tǒng)及實現(xiàn)方法作進(jìn)一步的詳細(xì)描蓮。 本發(fā)明的算法實體驗證系統(tǒng)的結(jié)構(gòu)如圖1所示，該驗證系統(tǒng)包括主控制器1， 次級控制器2和算法物理實體3。主控制器1為PC主機(jī)，所有的測試數(shù)據(jù)處理 和分析都由PC主機(jī)上的應(yīng)用軟件來實現(xiàn)，此舉降低了數(shù)據(jù)分析的成本。次級控 制器2和算法物理實體3可以共用一個芯片實現(xiàn)，也可采用相互獨立的兩個芯 片來實現(xiàn)。于本實施例中，為了簡化系統(tǒng)結(jié)構(gòu)，次級控制器2采用Philips公司 的LPC2148芯片實現(xiàn)ARM控制器21,以及采用Xilinx公司的XC2V6000芯片 內(nèi)的計數(shù)器22， XC2V6000芯片內(nèi)的第一存儲器，XC2V6000芯片內(nèi)的第二存 儲器共同組成；LPC2148芯片的P0.8作為XC2V6000芯片的全局復(fù)位控制信號 線，P0.9作為XC2V6000芯片內(nèi)部的計數(shù)器22復(fù)位信號。當(dāng)XC2V6000芯片 內(nèi)的計數(shù)器22的計數(shù)值為66時，其處于保持狀態(tài)，直到LPC2148芯片的P0.9 產(chǎn)生一個復(fù)位脈沖時，計數(shù)器22復(fù)位為0后，又從O開始計數(shù)，直到66時， 又處于保持狀態(tài)，當(dāng)計數(shù)器22的計數(shù)值為1到64時，產(chǎn)生一個高脈沖，使能 XC2V6000芯片的輸入時鐘(未圖示)；XC2V6000芯片內(nèi)的第一存儲器存有測 試數(shù)據(jù)。算法物理實體3為實現(xiàn)算法的物理器件，采用Xilinx公司的XC2V6000 芯片，與次級控制器2共用一個芯片；PC主機(jī)1和LPC2148芯片采用USB的 連接方式，LPC2148芯片與XC2V6000芯片采用I2C的連接方式。PC主機(jī)1作為整個驗證系統(tǒng)的主控制器，控制了 LPC2148芯片的運行，而 LPC2148芯片則控制了 XC2V6000芯片的運行。結(jié)合參照圖1和圖2,本發(fā)明算法實體的驗證步驟如下51、 次級控制器2產(chǎn)生一個全局復(fù)位脈沖傳給算法物理實體3，使算法物理 實體3處于初始化狀態(tài)；52、 次級控制器2向算法物理實體3讀取測試數(shù)據(jù)，并通過I"C接口將數(shù)據(jù) 預(yù)先寫入XC2V6000芯片內(nèi)的第一存儲器內(nèi)，由算法物理實體3從第 一存儲器內(nèi)直接讀取測試數(shù)據(jù)；53、 次級控制器2即LPC2148芯片的P0.9產(chǎn)生一個高脈沖，復(fù)位計數(shù)器22 后，計數(shù)器22開始計數(shù)，直到66時保持原有狀態(tài)；當(dāng)計數(shù)器22的計 數(shù)值為1 64時，產(chǎn)生一個高脈沖，使能算法物理實體3即XC2V6000 芯片的輸入時鐘，從而輸入了 64個時鐘周期；算法物理實體3開始運行；54、 算法物理實體3輸出數(shù)據(jù)，并保存到第二存儲器中；55、 完成S1 S4后，主控制器l進(jìn)入等待狀態(tài)，如果外部輸入"開始驗證"指令，則進(jìn)入S6;若沒有得到"開始驗證"指令，則一直處于等待狀 太.56、 主控制器1通過USB向次級控制器2發(fā)出一個讀取數(shù)據(jù)的指令，數(shù)據(jù) 長度為64;57、 次級控制器2通過USB線將步驟S4中得到的數(shù)據(jù)傳遞給主控制器1;58、 重復(fù)執(zhí)行步驟S8a:由次級控制器2使能算法物理實體3輸入時鐘，以 及步驟S8b:由算法物理實體3向第二存儲器寫入數(shù)據(jù)，直到計數(shù)器計 數(shù)到64,即主控制器1接收了 64個數(shù)據(jù)；59、 主控制器l在接收完64個數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行進(jìn)一步的處理和分析， 并對驗證結(jié)果進(jìn)行顯示；510、 在步驟S6 S9中，如果主控制器l收到外部"停止驗證"指令，則進(jìn) 入步驟Sll,否則，執(zhí)行完步驟S9后返回步驟S6;511、 主控制器1向次級控制器2發(fā)出一個"停止驗證"指令；512、 次級控制器2接收到"停止驗證"指令后，LPC2148的P0.8向'算法物 理實體3產(chǎn)生一個全局復(fù)位信號，使算法物理實體3處于初始化狀態(tài)。需要說明的是，在上述步驟S1 S4中，次級控制器2對主控制器1發(fā)出 的指令不^故響應(yīng)。
權(quán)利要求
1、一種算法實體驗證系統(tǒng)，包括主控制器，用于實現(xiàn)測試數(shù)據(jù)分析、處理和顯示；和用于實現(xiàn)算法的算法物理實體，其特征在于所述驗證系統(tǒng)還包括一個次級控制器，用于連接主控制器和算法物理實體。
2、 如權(quán)利要求1所述的算法實體驗證系統(tǒng)，其特征在于所述主控制器采 用PC主機(jī)以及PC主機(jī)中的應(yīng)用軟件實現(xiàn)。
3、 如權(quán)利要求1所述的算法實體驗證系統(tǒng)，其特征在于所述的次級控制 器包括輸入時鐘、計數(shù)器、第一存儲器和第二存儲器。
4、 如權(quán)利要求3所述的算法實體驗證系統(tǒng)，其特征在于所述的第一存儲 器用于預(yù)存測試數(shù)據(jù)，供算法物理實體讀取。
5、 如權(quán)利要求3所述的算法實體驗證系統(tǒng)，其特征在于所述的第二存儲 器用于保存算法物理實體的輸出數(shù)據(jù)。
6、 如權(quán)利要求1所述的算法實體驗證系統(tǒng)，其特征在于所述的主控制器 和次級控制器采用USB的連接方式進(jìn)行連接。
7、 如權(quán)利要求1所述的算法實體驗證系統(tǒng)，其特征在于所述的算法物理 實體可采用現(xiàn)場可編程門陣列器件。
8、 如權(quán)利要求1所述的算法實體驗證系統(tǒng)，其特征在于所述的次級控制 器與算法物理實體通過以下任一方式連接I2C、 SPI或者M(jìn)PU外部存儲器訪問 的方式。
9、 如權(quán)利要求3所述的算法實體驗證系統(tǒng)的實現(xiàn)方法，其特征在于所述 實現(xiàn)方法包括如下步驟步驟l、次級控制器產(chǎn)生一個全局復(fù)位脈沖傳給算法物理實體，使算法物理 實體處于初始化狀態(tài)；步驟2、次級控制器向算法物理實體讀取測試數(shù)據(jù)，并通過I2C、 SPI或者 MPU外部存儲器訪問的連接方式，將測試數(shù)據(jù)保存在第一存儲器 內(nèi)，由算法物理實體從第一存儲器內(nèi)直接讀取測試數(shù)據(jù)；步驟3、次級控制器使能算法物理實體的輸入時鐘，算法物理實體開始運行；步驟4、算法物理實體輸出數(shù)據(jù)，并保存到第二存儲器中； 步驟5、主控制器進(jìn)入等待狀態(tài)，如果外部輸入"開始驗證"指令，則進(jìn)入 步驟6;若沒有得到"開始驗證"指令，則一直處于等待狀態(tài)；步驟6、主控制器通過USB向次級控制器發(fā)出一個讀取指定長度數(shù)據(jù)的指 令；步驟7、次級控制器通過USB將步驟4中得到的數(shù)據(jù)傳遞給主控制器； 步驟8、次級控制器使能算法物理實體的輸入時鐘，算法物理實體向第二存儲器中寫入數(shù)據(jù)，循環(huán)執(zhí)行步驟8直到主控制器接收完指定長度的數(shù)據(jù)；步驟9、主控制器接收完指定長度數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行進(jìn)一步的處理和分析，并對驗證結(jié)果進(jìn)行顯示； 步驟10、判斷主控制器是否收到外部"停止驗證"指令，若是，則進(jìn)入步驟11，若否，則返回步驟6; 步驟ll、主控制器向次級控制器發(fā)出一個"停止驗證"指令； 步驟12、次級控制器接收到"停止驗證，，指令后，向算法物理實體產(chǎn)生一個全局復(fù)位信號，使算法物理實體處于初始化狀態(tài)。
10、 權(quán)利要求9所述的算法實體驗證系統(tǒng)的實現(xiàn)方法，其特征在于在所 述步驟1~4中，次級控制器對主控制器發(fā)出的指令不做響應(yīng)。
11、 如權(quán)利要求9所述的算法實體驗證系統(tǒng)的實現(xiàn)方法，其特征在于步 驟6所述指定長度等于次級控制器輸出的時鐘周期數(shù)。
12、 如權(quán)利要求9所述的算法實體驗證系統(tǒng)的實現(xiàn)方法，其特征在于當(dāng) 計數(shù)器的計數(shù)值達(dá)到指定值時，次級控制器保持原有狀態(tài)。
全文摘要
本發(fā)明提出了一種算法實體驗證系統(tǒng)及方法。該方法以PC主機(jī)作為驗證數(shù)據(jù)的主控制器，通過一個次級控制器作為橋梁，將算法物理實體和主控制器進(jìn)行連接；并通過控制算法物理實體的輸入時鐘來控制算法物理實體的運行進(jìn)度，進(jìn)而解決了PC主機(jī)處理數(shù)據(jù)慢，而算法物理實體運行速度快的矛盾，同時該算法物理實體驗證方法具有低成本的特點。
文檔編號G06F13/00GK101118533SQ20071004571
公開日2008年2月6日 申請日期2007年9月7日 優(yōu)先權(quán)日2007年9月7日
發(fā)明者劉才勇 申請人:上海廣電(集團(tuán))有限公司中央研究院