專利名稱：一種應(yīng)用于數(shù)字信號處理器的高速仿真器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種新型結(jié)構(gòu)與功能的數(shù)字信號處理器，特別涉及一種應(yīng)用于16位數(shù)字信號處理器的且具有DMA功能的高速仿真器。
背景技術(shù)：
眾所周知，數(shù)字信號處理器(DSP)是專業(yè)化程度很高的MCU(微控制器)，其結(jié)構(gòu)適合于以盡量快的速度運(yùn)行數(shù)目較少的專用指令和專項(xiàng)操作。高速執(zhí)行能力是數(shù)字環(huán)境下對實(shí)時模擬信號進(jìn)行處理所必需的，而DSP正適合于這些運(yùn)算。
作為數(shù)字信號處理器全套開發(fā)系統(tǒng)的一個關(guān)鍵部分，仿真調(diào)試系統(tǒng)的作用舉足輕重。如圖1所示，它是構(gòu)成一個數(shù)字信號處理器標(biāo)準(zhǔn)開發(fā)環(huán)境的基本組件之一?；谝粋€DSP的仿真調(diào)試系統(tǒng)，軟件程序開發(fā)人員可以方便簡單快速有效的調(diào)試其軟件系統(tǒng)程序，這對于DSP的應(yīng)用開發(fā)是極其重要的輔助功能之一。一個DSP系統(tǒng)中的仿真調(diào)試系統(tǒng)是不可或缺的。而仿真調(diào)試系統(tǒng)的應(yīng)用在一定意義上更多的決定了DSP系統(tǒng)開發(fā)人員對不同的DSP系統(tǒng)平臺的選擇。一個功能強(qiáng)大，使用簡單的調(diào)試系統(tǒng)可以極大的促進(jìn)DSP系統(tǒng)的開發(fā)效率和開發(fā)周期，從而加強(qiáng)了該DSP系統(tǒng)的生命力。
仿真系統(tǒng)的開發(fā)，是一個完整的處理器應(yīng)用系統(tǒng)開發(fā)的重要環(huán)節(jié)，其主要的技術(shù)環(huán)節(jié)要求在于以下幾點(diǎn)1.仿真器的匹配度。仿真器用于處理器系統(tǒng)開發(fā)，要連接處理器硬件系統(tǒng)和集成開發(fā)環(huán)境軟件系統(tǒng)，因此軟硬件的匹配度對仿真器開發(fā)是相當(dāng)重要的。
2.仿真器穩(wěn)定性。一個穩(wěn)定運(yùn)行的仿真器是一個處理器開發(fā)系統(tǒng)的一個重要也是基本的要求。
3.仿真器性能。仿真器的性能主要體現(xiàn)在仿真器調(diào)試功能的支持，仿真速度等性能要求上。
4.使用便宜性。仿真器的使用操作上也要求簡單易用，可操作性強(qiáng)，同時系統(tǒng)兼容性強(qiáng)等特點(diǎn)。
目前較多采用的仿真器的仿真模式較為簡單，一般采用的做法是由仿真主機(jī)完成全部的調(diào)試操作解析，細(xì)化到最終的調(diào)試指令操作，然后通過仿真器將調(diào)試指令發(fā)送到目標(biāo)數(shù)字信號處理器中完成調(diào)試，而仿真器的作用即是將仿真主機(jī)發(fā)送的調(diào)試指令轉(zhuǎn)換為一般的調(diào)試接口JTAG接口協(xié)議信號，本身并不具備額外的功能，這樣的仿真器的操作既簡單又低效，嚴(yán)重制約數(shù)字信號處理器的開發(fā)調(diào)試工作。

發(fā)明內(nèi)容
鑒于上述技術(shù)局限與缺陷，我們通過研究實(shí)現(xiàn)了如下發(fā)明。
本發(fā)明的首要目的是提供一種應(yīng)用于數(shù)字信號處理器的且具有DMA功能的高速仿真器。此外，另一個目的是提供根據(jù)上述仿真器的操作方法。
具體來說，本發(fā)明所提供的應(yīng)用于數(shù)字信號處理器的高速仿真器，該仿真器主要包括PCI接口單元、主控器單元和JTAG接口單元；其中，PCI接口單元與外部的仿真主機(jī)的PCI總線連接。JTAG接口單元與外部的目標(biāo)處理器的JTAG接口連接。主控制器單元分別與PCI接口單元、JTAG接口單元連接，用來完成包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作等全部的仿真功能；其特征在于，所述主控器單元包括PCI控制器、宏命令寄存器、宏指令解析控制器、TAP命令解析移位控制器、移位寄存器、粘合邏輯以及DMA控制器；所述PCI控制器分別與DMA控制器以及宏命令寄存器通信連接；所述宏命令寄存器與宏指令解析控制器兩者相集成，并通過后者分別與TAP命令解析移位控制器、移位寄存器以及DMA控制器通信連接；所述移位寄存器還分別與TAP命令解析移位控制器和DMA控制器通信連接；所述移位寄存器還與JTAG接口通信連接；所述TAP命令解析移位控制器還與JTAG接口通信連接。
當(dāng)然，本發(fā)明根據(jù)上述結(jié)構(gòu)，其仿真器的功能模塊可在主邏輯芯片上集成；該芯片包括了內(nèi)部的PCI接口控制邏輯，仿真主控制器邏輯以及JTAG接口控制邏輯。其PCI接口邏輯與外部的仿真主機(jī)的PCI總線連接。JTAG接口邏輯與外部的目標(biāo)處理器的JTAG接口連接。主控制器邏輯完成全部的仿真功能，包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作。
此外，整個仿真器可以制備成包含上述主邏輯芯片以及該芯片相關(guān)周邊器件的帶有PCI接口的板卡。
根據(jù)上述所提供的仿真器，其技術(shù)特征所能實(shí)現(xiàn)的功能在具體應(yīng)用環(huán)境中形成如下的操作方法，其步驟包括(1)操作所需硬件環(huán)境○提供80586以上PC符合PCI 2.1規(guī)范的PCI標(biāo)準(zhǔn)插槽建議具有64M以上的存儲器10G以上硬盤空間VGA以上顯示器(建議使用800×600或以上分辨率)○選配Microsoft或PS/2兼容鼠標(biāo)○目標(biāo)系統(tǒng)為具有HDSP和標(biāo)準(zhǔn)JTAG接口的目標(biāo)板○仿真器系統(tǒng)所必需的標(biāo)準(zhǔn)配件(2)操作所需軟件環(huán)境○操作系統(tǒng)Microsoft Windows 2000/XP○本專利所述的仿真器相應(yīng)的驅(qū)動程序○HIDE集成開發(fā)環(huán)境軟件○相應(yīng)需要的由華龍?zhí)峁┑能浖?3)將本專利所述仿真器安裝在調(diào)試主機(jī)的空閑PCI插槽內(nèi)。
(4)啟動調(diào)試主機(jī)并安裝本發(fā)明所述的仿真器的驅(qū)動程序。
(5)安裝本發(fā)明所述仿真器所對應(yīng)的集成開發(fā)環(huán)境HIDE。
(6)正確連接本發(fā)明所述的仿真器和目標(biāo)調(diào)試板。
(7)使用驅(qū)動控制程序?qū)Ρ景l(fā)明所述仿真器的工作功能和狀態(tài)進(jìn)行設(shè)置。
(8)啟動集成開發(fā)環(huán)境HIDE完成本發(fā)明所述仿真器的操作。
本發(fā)明根據(jù)上述技術(shù)特征，具備以下優(yōu)點(diǎn)(1)本發(fā)明所述的仿真器通過使用宏指控解析、DMA傳輸?shù)确椒?，增?qiáng)仿真器的功能，提高仿真效率和處理速度，并且還具備很好的聞聽性。
(2)由于本發(fā)明所述的仿真器通過PCI板卡與調(diào)試主機(jī)互聯(lián)。通過JTAG接口與目標(biāo)處理器互聯(lián)。內(nèi)部包含了接口控制邏輯，以及主控器單元。主控器單元包含了DMA控制器邏輯和宏指令解析邏輯。通過使用DMA操作，可很大的提高調(diào)試數(shù)據(jù)的交互速度和仿真速度。使用宏指令解析操作方便了調(diào)試主機(jī)的仿真軟件開發(fā)以及增強(qiáng)了更多的仿真調(diào)試功能。


圖1為現(xiàn)有仿真器在數(shù)字信號處理器開發(fā)環(huán)境系統(tǒng)中的構(gòu)成圖；圖2為本發(fā)明所提供的仿真器的結(jié)構(gòu)圖；圖3為本發(fā)明所提供的仿真器其所含主控器單元的結(jié)構(gòu)圖；圖4為本發(fā)明所提供的仿真器中主控器單元所執(zhí)行的宏指令解析流程圖；圖5為本發(fā)明所提供的仿真器中主控器單元所執(zhí)行的DMA操作流程圖；圖6為本發(fā)明所采用的IEEE 1149.1標(biāo)準(zhǔn)定義的TAP控制器的狀態(tài)流程圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)說明。
本發(fā)明根據(jù)以上發(fā)明內(nèi)容可知，是一種基于PCI接口和JTAG接口的數(shù)字信號處理器的仿真器。該仿真器應(yīng)用于數(shù)字信號處理器調(diào)試系統(tǒng)，通過PCI板卡(PCI接口)與調(diào)試主機(jī)互聯(lián)，通過JTAG接口與目標(biāo)處理器互聯(lián)。其內(nèi)部包含了上述兩個接口控制邏輯，以及主控器單元。主控器單元包含了DMA控制器邏輯和宏指令解析邏輯。通過使用DMA操作，可很大的提高調(diào)試數(shù)據(jù)的交互速度和仿真速度。使用宏指令解析操作方便了調(diào)試主機(jī)的仿真軟件開發(fā)以及增強(qiáng)了更多的仿真調(diào)試功能。
如圖2所示，本發(fā)明所提供的仿真器，具體而言，主要包括PCI接口單元、主控器單元和JTAG接口單元；其中，PCI接口單元與外部的仿真主機(jī)的PCI總線連接。JTAG接口單元與外部的目標(biāo)處理器的JTAG接口連接。主控制器單元分別與PCI接口單元、JTAG接口單元連接，用來完成包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作等全部的仿真功能。
在實(shí)際應(yīng)用中，我們采取將該仿真器的功能模塊在主邏輯芯片上集成的制備方式；使得所制備的芯片同樣包括了內(nèi)部的PCI接口控制邏輯，仿真主控制器邏輯以及JTAG接口控制邏輯。其PCI接口邏輯與外部的仿真主機(jī)的PCI總線連接。JTAG接口邏輯與外部的目標(biāo)處理器的JTAG接口連接。主控制器邏輯完成全部的仿真功能，包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作。
當(dāng)然，整個仿真器的總體結(jié)構(gòu)包含上述主邏輯芯片以及該芯片相關(guān)周邊器件的帶有PCI接口的板卡。值得指出的是，對于仿真器與PC主機(jī)通訊側(cè)的接口，在PC主機(jī)或仿真器側(cè)通?？梢圆捎靡蕴涌冢到y(tǒng)串口，系統(tǒng)并口以及高速的接口ISA，PCI，USB等等接口形式，但出于易用性即高速調(diào)試的要求，選擇了PCI總線形式。還有因?yàn)橐话愕腜C主機(jī)幾乎都配置了PCI總線接口，可兼容性較強(qiáng)，可移植性也較強(qiáng)。其次PCI總線所具備的32位傳輸數(shù)據(jù)寬度，33MHz系統(tǒng)總線速度，充分提供了高速調(diào)試的接口平臺。
至于在PCI總線側(cè)，主要實(shí)現(xiàn)的是利用PCI總線接口和調(diào)試電腦主機(jī)進(jìn)行數(shù)據(jù)交互。其中包括電腦主機(jī)向仿真器傳送數(shù)據(jù)以及讀取數(shù)據(jù)和仿真器向電腦主機(jī)傳送數(shù)據(jù)及讀取數(shù)據(jù)。其數(shù)據(jù)傳送控制分別由調(diào)試開發(fā)軟件和仿真器內(nèi)主控單元實(shí)現(xiàn)。
另外，在PCI總線側(cè)實(shí)現(xiàn)的是符合PCI規(guī)范1.1的32位33MHz總線接口。由于數(shù)據(jù)交互的需要，分別實(shí)現(xiàn)了主模式單讀，主模式單寫，主模式突發(fā)讀，主模式突發(fā)寫以及從模式單讀，從模式單寫，從模式突發(fā)讀，從模式突發(fā)寫等八種數(shù)據(jù)操作模式。同時也實(shí)現(xiàn)了PCI中斷控制奇偶校驗(yàn)等標(biāo)準(zhǔn)的PCI總線操作。
還要指出的是PCI控制器的背端與主控器單元的接口為自定義的總線協(xié)議，同樣支持主從的讀寫模式，也由PCI控制器和主控器分別完成配置和傳輸控制操作。
如圖3所示，仿真器的主控器為仿真器的核心控制單元，控制整個仿真器的操作狀態(tài)和功能實(shí)現(xiàn)。其內(nèi)部包括PCI控制器、宏命令寄存器、宏指令解析控制器、TAP命令解析移位控制器、移位寄存器、粘合邏輯以及DMA控制器；其中，PCI控制器分別與DMA控制器以及宏命令寄存器通信連接；而宏命令寄存器與宏指令解析控制器兩者相集成，并通過后者分別與TAP命令解析移位控制器、移位寄存器以及DMA控制器通信連接；移位寄存器還分別與TAP命令解析移位控制器和DMA控制器通信連接；移位寄存器還與JTAG接口通信連接。TAP命令解析移位控制器還與JTAG接口通信連接。
通過對上述仿真器技術(shù)方案的詳細(xì)闡述，其操作方法如下(1)操作所需硬件環(huán)境○提供80586以上PC符合PCI 2.1規(guī)范的PCI標(biāo)準(zhǔn)插槽建議具有64M以上的存儲器10G以上硬盤空間VGA以上顯示器(建議使用800×600或以上分辨率)○選配Microsoft或PS/2兼容鼠標(biāo)○目標(biāo)系統(tǒng)為具有HDSP和標(biāo)準(zhǔn)JTAG接口的目標(biāo)板○仿真器系統(tǒng)所必需的標(biāo)準(zhǔn)配件(2)操作所需軟件環(huán)境○操作系統(tǒng)Microsoft Windows 2000/XP○本專利所述的仿真器相應(yīng)的驅(qū)動程序○HIDE集成開發(fā)環(huán)境軟件○相應(yīng)需要的由華龍?zhí)峁┑能浖?3)將本專利所述仿真器安裝在調(diào)試主機(jī)的空閑PCI插槽內(nèi)。
(4)啟動調(diào)試主機(jī)并安裝本發(fā)明所述的仿真器的驅(qū)動程序。
(5)安裝本發(fā)明所述仿真器所對應(yīng)的集成開發(fā)環(huán)境HIDE。
(6)正確連接本發(fā)明所述的仿真器和目標(biāo)調(diào)試板。
(7)使用驅(qū)動控制程序?qū)Ρ景l(fā)明所述仿真器的工作功能和狀態(tài)進(jìn)行設(shè)置。
(8)啟動集成開發(fā)環(huán)境HIDE完成本發(fā)明所述仿真器的操作。
該方法的原理是基于本發(fā)明所提供的仿真器內(nèi)的PCI接口、JTAG接口以及主控器邏輯，完成完整的、多功能的、快速的仿真操作。其具體功能是分別通過仿真器內(nèi)主控器控制直接完成對目標(biāo)處理器的單步運(yùn)行、直接運(yùn)行、停止、復(fù)位等調(diào)試功能操作；通過宏指令解析操作完成對目標(biāo)處理器進(jìn)行的包括寄存器讀寫，存儲器讀寫以及軟件斷點(diǎn)、硬件斷點(diǎn)的設(shè)置，處理器狀態(tài)信息獲取和仿真器的復(fù)位等調(diào)試功能操作；以及通過內(nèi)部的DMA功能完成高速的，高效率的仿真主機(jī)和目標(biāo)處理器的數(shù)據(jù)交互。
上述所提及宏指令解析，指的是使用有限組合的宏指令直接配置仿真器，在仿真器內(nèi)的主控單元對宏指令進(jìn)行解析，根據(jù)指令解析的結(jié)果來進(jìn)行操作，包括控制PCI接口總線的數(shù)據(jù)操作和JTAG接口總線的數(shù)據(jù)操作。
目前支持的宏指令操作包括以下列表


表1宏指令列表如錯誤！未找到引用源。所示，宏指令解析控制器的初始工作狀態(tài)處于空閑態(tài)，在接收到宏指令后對宏指令進(jìn)行解析判斷，根據(jù)宏指令類型分別進(jìn)入數(shù)據(jù)操作狀態(tài)，地址操作狀態(tài)以及控制操作狀態(tài)，其中包含數(shù)據(jù)操作的宏指令必然包括地址操作和控制操作，包括地址操作的宏指令必然包括控制操作，在宏指令解析完成控制操作狀態(tài)后，進(jìn)行二次解析，判斷是否有數(shù)據(jù)回讀，根據(jù)判斷結(jié)果進(jìn)入數(shù)據(jù)回讀狀態(tài)或是初始空閑狀態(tài)。
仿真器通過對宏指令的解析來直接控制JTAG接口的操作，完成調(diào)試主機(jī)發(fā)出的調(diào)試操作。同時通過對宏指令的組合完成一些更為復(fù)雜的調(diào)試操作。同時，為了內(nèi)部資源分配以及仿真速度的提升，更采用了特殊的指令編碼，加快了宏指令的解析速度和解析效率從而提高了仿真速度。對上述宏指令進(jìn)行復(fù)雜程度不同的解析。因而可以依據(jù)不同的宏指令類型，將其最終操作最小化。由于傳輸接口的特點(diǎn)，JTAG接口側(cè)為串行方式傳輸，同時還具有很多的控制交互，其傳輸速率成為整個仿真系統(tǒng)的傳輸瓶頸，宏指令解析的實(shí)施可以盡可能的減少使用JTAG接口的傳輸操作，從而提高整個系統(tǒng)的操作速度。
經(jīng)統(tǒng)計(jì)，在正常的處理器仿真調(diào)試工作中，大量的調(diào)試時間消耗在對目標(biāo)處理器的存儲器的數(shù)據(jù)讀寫操作上，這包括對目標(biāo)處理器的數(shù)據(jù)空間讀寫操作以及對其程序空間的讀寫操作，因?yàn)橐话愕拇鎯ζ鞯淖x寫，數(shù)據(jù)量相對都非常龐大，少則幾kB，多則幾MB甚至幾十MB的數(shù)據(jù)交互容量。如果采用單一的數(shù)據(jù)操作，每個位或每個字的數(shù)據(jù)都獨(dú)立操作，都將是一個龐大的工作量，不論對外部仿真主機(jī)的硬件資源而言，還是對于使用的仿真軟件而言，都是很大的資源消耗，從而嚴(yán)重延緩了整體仿真時間及仿真效率，甚至無法進(jìn)行一些特殊的仿真操作。
如圖5所示，DMA控制器的初始狀態(tài)處于空閑態(tài)。根據(jù)宏指令解析控制器發(fā)送的操作控制指示，進(jìn)入到讀數(shù)據(jù)操作狀態(tài)或是寫數(shù)據(jù)操作狀態(tài)。在讀數(shù)據(jù)操作狀態(tài)，讀數(shù)據(jù)操作控制完成后，DMA控制器進(jìn)入到讀地址配置狀態(tài)，地址配置完成后進(jìn)入到數(shù)據(jù)分塊讀狀態(tài)，根據(jù)調(diào)試主機(jī)的狀態(tài)回饋，分塊完成數(shù)據(jù)的操作，讀數(shù)據(jù)完成后，DMA控制器進(jìn)入結(jié)束狀態(tài)，返回初始的空閑狀態(tài)。在寫數(shù)據(jù)操作狀態(tài)，寫數(shù)據(jù)操作控制完成后，DMA控制器進(jìn)入到寫地址配置狀態(tài)，地址配置完成后進(jìn)入到數(shù)據(jù)分塊寫狀態(tài)，直接完成數(shù)據(jù)的分塊寫操作后，DMA控制器進(jìn)入結(jié)束狀態(tài)，返回初始的空閑狀態(tài)。
另外，根據(jù)存儲器讀寫的特點(diǎn)(數(shù)據(jù)交互量大)，由于所處理的數(shù)據(jù)在仿真主機(jī)及目標(biāo)處理器的存儲空間上基本都是連續(xù)的，即大部分的存儲器的操作都是連續(xù)的整齊的空間，為提高仿真效率和仿真速度，本發(fā)明又采用了直接內(nèi)存讀取即DMA的操作方式。即對于存儲器數(shù)據(jù)讀取和寫入的調(diào)試操作，使用單條宏命令解析，由主控器內(nèi)的DMA直接控制，通過調(diào)用PCI接口的突發(fā)傳送模式，實(shí)現(xiàn)對調(diào)試主機(jī)數(shù)據(jù)的直接讀取和寫入，而不需要仿真主機(jī)及調(diào)試軟件做任何額外的操作，直到所有數(shù)據(jù)存取操作完畢后在通知外部仿真主機(jī)和仿真軟件整個數(shù)據(jù)傳輸操作完成，極大的節(jié)約了外部仿真主機(jī)的系統(tǒng)資源同時也極大提高了仿真主機(jī)和目標(biāo)處理器的數(shù)據(jù)交互效率。
當(dāng)然，我們在數(shù)字信號處理器DSP接口側(cè)則采用了較為通用的IEEE 1149.1的JTAG接口。這不僅是因?yàn)閿?shù)字信號處理器的JTAG接口也是其調(diào)試接口和邊界掃描檢測的接口。而且對于JTAG接口的選擇取決于目標(biāo)的數(shù)字信號處理器的設(shè)定。而JTAG作為成熟的測試接口，占有芯片的管腳較少，通訊協(xié)議簡單，傳輸穩(wěn)定，傳送速率也靈活可配。
如圖6所示，整個調(diào)試系統(tǒng)采用符合IEEE 1149.1的JTAG接口與目標(biāo)處理器進(jìn)行調(diào)試交互時，對于JTAG自身的功能特點(diǎn)，同時保留了使用JTAG接口進(jìn)行芯片邊界掃描的功能。這種可用于通用的邊界掃描功能對于不同的調(diào)試系統(tǒng)，其調(diào)試速度也是靈活可調(diào)的，運(yùn)行速度也由128kHz到16MHz之間可調(diào)，這樣針對不同的系統(tǒng)可以選擇不同的調(diào)試模式。
由此可見，本發(fā)明通過使用PCI接口、宏指令解析、DMA操作等各種特殊技術(shù)，整體提高了本發(fā)明所提供的數(shù)字信號處理器的仿真器的仿真效率，提高了仿真速度，增強(qiáng)了仿真功能。然而，對于本領(lǐng)域內(nèi)的一般技術(shù)人員，不花費(fèi)創(chuàng)造性的勞動，在上述實(shí)施例的基礎(chǔ)上可以做多種變化，同樣能夠?qū)崿F(xiàn)本發(fā)明的目的。但是，這種變化顯然應(yīng)該在本發(fā)明的權(quán)利要求書的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種應(yīng)用于數(shù)字信號處理器的高速仿真器，主要包括PCI接口單元、主控器單元和JTAG接口單元；其中，PCI接口單元與外部的仿真主機(jī)的PCI總線連接。JTAG接口單元與外部的目標(biāo)處理器的JTAG接口連接。主控制器單元分別與PCI接口單元、JTAG接口單元連接，用來完成包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作等全部的仿真功能；其特征在于，所述主控器單元包括PCI控制器、宏命令寄存器、宏指令解析控制器、TAP命令解析移位控制器、移位寄存器、粘合邏輯以及DMA控制器；所述PCI控制器分別與DMA控制器以及宏命令寄存器通信連接；所述宏命令寄存器與宏指令解析控制器兩者相集成，并通過后者分別與TAP命令解析移位控制器、移位寄存器以及DMA控制器通信連接；所述移位寄存器還分別與TAP命令解析移位控制器和DMA控制器通信連接；所述移位寄存器還與JTAG接口通信連接；所述TAP命令解析移位控制器還與JTAG接口通信連接。
2.根據(jù)權(quán)利要求1的應(yīng)用于數(shù)字信號處理器的高速仿真器，其特征在于，所述仿真器的功能模塊可在主邏輯芯片上集成；該芯片包括了內(nèi)部的PCI接口控制邏輯，仿真主控制器邏輯以及JTAG接口控制邏輯；所述PCI接口邏輯與外部的仿真主機(jī)的PCI總線連接，JTAG接口邏輯與外部的目標(biāo)處理器的JTAG接口連接。
3.根據(jù)權(quán)利要求1的應(yīng)用于數(shù)字信號處理器的高速仿真器，其特征在于，所述主控制器邏輯完成全部的仿真功能，包括對PCI接口和JTAG接口的控制操作，仿真調(diào)試指令的解析操作以及仿真功能實(shí)現(xiàn)操作。
4.根據(jù)上述仿真器的操作方法，其特征在于，包括以下步驟(1)操作所需硬件環(huán)境○提供80586以上PC符合PCI 2.1規(guī)范的PCI標(biāo)準(zhǔn)插槽建議具有64M以上的存儲器10G以上硬盤空間VGA以上顯示器(建議使用800×600或以上分辨率)○選配Microsoft或PS/2兼容鼠標(biāo)○目標(biāo)系統(tǒng)為具有HDSP和標(biāo)準(zhǔn)JTAG接口的目標(biāo)板○仿真器系統(tǒng)所必需的標(biāo)準(zhǔn)配件(2)操作所需軟件環(huán)境○操作系統(tǒng)Microsoft Windows 2000/XP○本專利所述的仿真器相應(yīng)的驅(qū)動程序○HIDE集成開發(fā)環(huán)境軟件○相應(yīng)需要的由華龍?zhí)峁┑能浖?3)將本專利所述仿真器安裝在調(diào)試主機(jī)的空閑PCI插槽內(nèi)。(4)啟動調(diào)試主機(jī)并安裝本發(fā)明所述的仿真器的驅(qū)動程序。(5)安裝本發(fā)明所述仿真器所對應(yīng)的集成開發(fā)環(huán)境HIDE。(6)正確連接本發(fā)明所述的仿真器和目標(biāo)調(diào)試板。(7)使用驅(qū)動控制程序?qū)Ρ景l(fā)明所述仿真器的工作功能和狀態(tài)進(jìn)行設(shè)置。(8)啟動集成開發(fā)環(huán)境HIDE完成本發(fā)明所述仿真器的操作。
全文摘要
本發(fā)明公開了一種應(yīng)用于數(shù)字信號處理器調(diào)試系統(tǒng)的仿真器及其操作方法。該仿真器通過PCI板卡與調(diào)試主機(jī)互聯(lián)。通過JTAG接口與目標(biāo)處理器互聯(lián)。內(nèi)部包含了接口控制邏輯，以及主控器單元。主控器單元包含了DMA控制器邏輯和宏指令解析邏輯。通過使用DMA操作，可很大的提高調(diào)試數(shù)據(jù)的交互速度和仿真速度。使用宏指令解析操作方便了調(diào)試主機(jī)的仿真軟件開發(fā)以及增強(qiáng)了更多的仿真調(diào)試功能。
文檔編號G06F11/36GK101042672SQ20071003986
公開日2007年9月26日 申請日期2007年4月24日 優(yōu)先權(quán)日2007年4月24日
發(fā)明者劉春暉, 李興仁, 金榮偉, 林錦麟, 張達(dá)文, 楊一茜 申請人:上海華龍信息技術(shù)開發(fā)中心