專利名稱：：去交織器和雙維特比解碼器結(jié)構(gòu)的制作方法去鄉(xiāng)器和雙維特比解碼器結(jié)構(gòu)
背景技術(shù)：
0001本發(fā)明一般涉及無線通信系統(tǒng)，更具體地涉及對超寬帶正交頻分復(fù)用(UWB-OFDM)通信系統(tǒng)有效的去交織和解碼方法與系統(tǒng)。0002無線通信系統(tǒng)，一般是射頻RF通信系統(tǒng)，通常使用特定預(yù)定載波頻率的信號進行通信。特定頻率信號可以由于多徑效應(yīng)、其它發(fā)送器或其它因素引起的干擾遭受特定中斷。特定頻率信號還可以支配特定頻率帶寬的使用，使較少可用頻譜供其它信號使用。特定頻率信號還可以為特定通信提供不足帶寬。0003超寬帶(UWB)通信系統(tǒng)一般使用寬頻帶信號通信。寬頻帶的使用可以允許設(shè)備間具有增長的有效帶寬，且可最小化任何特定頻率的干擾效應(yīng)。0004通信系統(tǒng)使用的正交頻分復(fù)用(OFDM)方法通過不同頻率的多個通信信道傳輸信息。每個信道包括通過多個子帶發(fā)送的信息，每個子帶的頻率稍微不同。0005但是，UWB-OFDM通信系統(tǒng)可以要求對發(fā)送和接收信息的有效處理。處理工具(諸如編碼器、交織器和解碼器)沒有被設(shè)計成用于快速處理高速數(shù)據(jù)。因此，UWB-OFDM通信系統(tǒng)中的數(shù)據(jù)處理可能是耗時的。
發(fā)明內(nèi)容0006一方面，本發(fā)明包括一個去交織器與解碼器系統(tǒng)，該系統(tǒng)包括用于去交織數(shù)據(jù)的去交織器，該去交織器包括用于存儲去交織數(shù)據(jù)的多個存儲體和用于解碼去交織數(shù)據(jù)的多個維特比解碼器，每個維特比解碼器被配置成在分開的時間訪問單獨的存儲體，其中由維特比解碼器采取的用于解碼去交織數(shù)據(jù)的多個解碼步驟與去交織器數(shù)據(jù)的比特長度相等。0007另一方面，本發(fā)明包括一個數(shù)據(jù)解碼系統(tǒng)，該系統(tǒng)包括用于去交織解調(diào)數(shù)據(jù)的去交織器和被配置成并行運行以解碼去交織數(shù)據(jù)的一對維特比解碼器。這對維特比解碼器包括第一維特比解碼器和第二維特比解碼器。0008參閱本公開，包括其圖形部分，將可以更全面地理解本發(fā)明的這些及其它方面。0009圖1是根據(jù)本發(fā)明的各方面的包括發(fā)送和接收系統(tǒng)的通信系統(tǒng)的方塊圖。0010圖2A和2B顯示根據(jù)本發(fā)明的各方面的符號交織器結(jié)構(gòu)的實施例，該符號交織器為接收系統(tǒng)的維特比解碼器充當(dāng)輸入緩沖器。0011圖3圖解說明根據(jù)本發(fā)明的各方面的用于不同數(shù)據(jù)速率組的符號去交織器存儲器的使用。0012圖4A、4B、4C和4D顯示根據(jù)本發(fā)明的各方面的去交織器存儲器訪問的典型實施例，包括并行運行以解碼數(shù)據(jù)的兩個維特比解碼器間的預(yù)同步和后期同步。0013圖5是根據(jù)本發(fā)明的各方面的發(fā)送系統(tǒng)的方塊圖。0014圖6是根據(jù)本發(fā)明的各方面的接收系統(tǒng)的方塊圖。具體實施方式0015圖1是根據(jù)本發(fā)明的各方面的發(fā)送器10和接收器30的方塊圖。發(fā)送器10包括連接到編碼器13的媒體介入控制器或介質(zhì)介入控制器(MAC)11、符號交織器15、單音交織器或子交織器17、映射器19、iFFT塊或單元21和模擬射頻塊或單元23，都串聯(lián)在一起。模擬射頻單元23通過發(fā)送器天線25發(fā)送數(shù)據(jù)。數(shù)據(jù)流由MAC11提供。MAC11可以以字節(jié)或字的形式提供數(shù)據(jù)。編碼器13對數(shù)據(jù)進行運算。符號交織器15接收來自編碼器13的數(shù)據(jù)并交織接收的數(shù)據(jù)。單音交織器17接收來自符號交織器15的數(shù)據(jù)流。映射器19接收單音交織的數(shù)據(jù)并根據(jù)映射方案映射或調(diào)制交織的數(shù)據(jù)。該映射器可以使用各種調(diào)制方案映射數(shù)據(jù)，諸如四相相移鍵控(QPSK)調(diào)制方案、雙載波調(diào)制(DCM)方案或16正交振幅調(diào)制(QAM)星座圖，選擇的方案取決于MAC11選擇的信息速率。0016對于更高數(shù)據(jù)速率，當(dāng)通過兩字節(jié)的接口接收來自媒體接入控制器(MAC)的數(shù)據(jù)時，高字節(jié)由第一編碼器編碼，而低字節(jié)由第二編碼器編碼。一個符號交織器和雙單音交織器將和每個編碼器相關(guān)。兩個映射器每個單獨映射與兩個編碼器相關(guān)的交織編碼比特。0017逆快速傅里葉變換(iFFT)單元21接收來自映射器19的符號，并將符號從頻域轉(zhuǎn)回時域。模擬射頻單元23接收來自逆快速傅里葉變換塊或單元21的時域符號通過一根或更多天線25發(fā)送。0018當(dāng)使用多根天線(諸如兩根天線)執(zhí)行發(fā)送時，天線可以在交叉極化配置下工作，每根可以都有相關(guān)的上變頻電路。因此，如果一個第二發(fā)送器天線被相同數(shù)字基帶信號驅(qū)動，則兩個發(fā)送器天線可以在兩個空間極化內(nèi)輻射。到達發(fā)送器的模擬射頻的輸入信號的相位和振幅(在數(shù)字基帶中)可以被用于相對于特定天線或安裝幾何構(gòu)型進行微調(diào)的恒定復(fù)數(shù)乘法器更改。0019圖1的接收器30可以使用單根天線31或多根接收天線接收信號。接收器30還包括與各接收天線相關(guān)的接收器模擬射頻單元33。該接收器模擬射頻單元可以包括從天線31接收信號的信號接收電路和信號處理器。天線的信號處理器執(zhí)行例如包檢測、幀同步、及在各種實施例中與接收器的自動增益控制特征的控制相關(guān)的處理。信號處理器提供一個或多個并行數(shù)據(jù)流，該數(shù)據(jù)流由快速傅里葉變換(FFT)單元35從時域轉(zhuǎn)換到頻域。0020最大比合并(MRC)單元(未顯示)可以被置于FFT單元之后及解映射器37之前。當(dāng)FFT單元的輸出包括奇符號和偶符號時，提供偶符號的FFT單元的輸出由第一MRC單元接收，而提供奇符號的FFT單元的輸出被第二MRC單元接收。當(dāng)使用一根以上的天線時，每個MRC單元從天線的一根中接收一些其輸入，而從其它天線中接收其余輸入。當(dāng)使用MRC單元時，每個MRC單元的輸出由解映射器接收。從FFT單元到MRC單元的輸入被安排以便連接到相同模擬射頻單元的每對FFT單元的輸出被單獨對應(yīng)的解映射器通過MRC單元接收。0021解映射器37可以連接到FFT單元35并接收由FFT單元提供的接收數(shù)據(jù)流的頻域變換。解映射器37根據(jù)例如16-QAM去交織器星座圖解映射數(shù)據(jù)。一個或多個單音去交織器39接收來自解映射器37的解映射數(shù)據(jù)。單音去交織器被連接到符號去交織器41。在一個以上的解映射器被使用的各種實施例中，每個解映射器輸出的一部分可以被與一個符號去交織器相關(guān)的單獨的單音去交織器接收，而每個解映射器輸出的另一部分可以被與不同的符號去交織器相關(guān)的不同的單音去交織器接收。0022當(dāng)一個以上的符號去交織器41被使用時，每個可以與一個解碼器相關(guān)，也可以每個符號去交織器與一個單獨對應(yīng)的解碼器相關(guān)。圖1中，符號去交織器41可以與一個維特比解碼器(BVD)43或一對維特比解碼器43相關(guān)。維特比解碼器43的輸出被提供給MAC45。不同調(diào)制(映射)可以由映射器/解映射器實現(xiàn)，而不同的碼率可以由編碼器/解碼器實現(xiàn)，例如，基于選擇的信息速率。0023圖2A和2B顯示根據(jù)本發(fā)明的各方面的典型結(jié)構(gòu)的實施例，其中符號去交織器241a、241b用作維特比解碼器243a、243b的輸入緩沖器。0024在一些實施例中，來自去交織器的數(shù)據(jù)被提供給多個存儲體，例如以輪叫或循環(huán)復(fù)用(round-robin)的方式。該數(shù)據(jù)可以由多個維特比解碼器從存儲體讀取。每個維特比解碼器優(yōu)選以高數(shù)據(jù)速率只解碼來自一些存儲體的數(shù)據(jù)，而其它維特比解碼器解碼來自其它存儲體的數(shù)據(jù)。但是，每個維特比解碼器可以接收一些存儲體公用的數(shù)據(jù)，允許維特比解碼器預(yù)同步和后期同步。0025在一些實施例中，去交織器可以包括用于存儲去交織數(shù)據(jù)的緩沖器?？商鎿Q地，去交織器可以提供去交織數(shù)據(jù)給存儲器緩沖器。在去交織器內(nèi)部或外部的用于存儲去交織數(shù)據(jù)的緩沖器包括使用來自前一級的數(shù)據(jù)填充的多個存儲體。該數(shù)據(jù)以有序的方式提供給存儲體。例如，數(shù)據(jù)可以以輪叫的方式填充去交織器的多個存儲體。維特比解碼器也以有序的方式從存儲體接收它們的數(shù)據(jù)。寫數(shù)據(jù)到存儲體和從存儲體讀取數(shù)據(jù)的有序方式防止了存儲器訪問沖突。在存儲體從前一處理階段接收數(shù)據(jù)及發(fā)送數(shù)據(jù)給維特比解碼器中的存儲器訪問沖突均被避免。0026存儲體被分組，且當(dāng)從前一階段接收數(shù)據(jù)及發(fā)送數(shù)據(jù)給解碼器時，存儲體分組以乒乓方式運行。當(dāng)一個分組正被填充數(shù)據(jù)時，另一個分組可以正將其存儲的數(shù)據(jù)提供給解碼器。然后，分組轉(zhuǎn)換角色。接收和發(fā)送數(shù)據(jù)的乒乓方式避免了從存儲體讀取數(shù)據(jù)與將數(shù)據(jù)寫到存儲體之間的沖突。0027數(shù)據(jù)可以由多個維特比解碼器從存儲體讀出。特別是高數(shù)據(jù)速率的情況下，多個維特比解碼器可以并行對數(shù)據(jù)進行操作。在此情形下，每個維特比解碼器只解碼來自一些存儲體的數(shù)據(jù)，而其它維特比解碼器解碼來自其它存儲體的數(shù)據(jù)。但是，在維特比解碼運算中，解碼器的具體輸出通常取決于解碼器的多個輸入。因此，為了允許維特比解碼器預(yù)同步及后期同步它們的解碼運算，正被解碼的數(shù)據(jù)之前的一些數(shù)據(jù)和正被解碼的數(shù)據(jù)之后的一些數(shù)據(jù)被提供給每個解碼器。換句話說，提供給一個解碼器用于實際解碼的一些數(shù)據(jù)也可以被提供給另一解碼器以提高或加快或減慢該解碼器的操作或運算。0028由特定維特比解碼器接收用于允許預(yù)同步和后期同步運算的部分?jǐn)?shù)據(jù)可以被不同的維特比解碼器用于解碼。該部分?jǐn)?shù)據(jù)因此遭受例如兩個解碼器的重疊使用。但是，提供該數(shù)據(jù)用于其重疊使用的順序使得沒有存儲器沖突由這種操作產(chǎn)生。0029在一些實施例中，存儲體的結(jié)構(gòu)取決于維特比解碼器的運算的各方面及與可以由接收器接收或處理的數(shù)據(jù)字的各種尺寸相關(guān)的方面。0030維特比解碼器實現(xiàn)維特比算法。維特比算法是一種解碼巻積編碼數(shù)據(jù)的方法。巻積碼通常使用兩個參數(shù)描述:碼率R=k/n和約束長度L。盡管更通常的情況下，輸入和輸出是可以為一個或多個比特的符號，但對于最通常使用的巻積碼，輸入和輸出定義為二進制數(shù)字(比特)。碼率或編碼率k/n被表示為給定編碼器循環(huán)中進入巻積編碼器的比特數(shù)目(k)與由巻積編碼器輸出的信道符號的數(shù)目(n)的比率。例如，在速率為1/2的巻積編碼器中，數(shù)據(jù)比特以1^1比特每秒的速率被提供，而信道符號以n=2符號每秒的速率輸出。0031約束長度參數(shù)L表示巻積編碼器"長度"或輸送產(chǎn)生輸出符號的邏輯的k-比特段數(shù)目。約束長度L通常還確定用于使開始于各種狀態(tài)的路徑匯合為單一路徑的段的數(shù)目。維特比解碼的計算要求通常作為約束長度L的函數(shù)呈指數(shù)增長。0032巻積編碼器的另一個參數(shù)是接收器處的量化精密度m。量化精密度m還表示當(dāng)一個輸入比特第一次在巻積編碼器的輸入端出現(xiàn)后，它被保持多少個編碼器周期和用于編碼多少個周期。例如，如果m-3，則一個特定輸入比特被用于編碼3個輸出符號。因此，m還表示編碼器的存儲長度。0033維特比解碼器通過計算一個量度或距離來運行以表示接收符號或觀測符號與編碼器已經(jīng)輸出的所有可能的信道符號之間的不同。維特比解碼算法的每次遞歸對應(yīng)一個時間步長的增量。在維特比解碼中，每次遞歸或每個段存在三個主要步驟1)支路量度生成，2)所有狀態(tài)的幸存路徑更新，和3)最可能路徑回溯。在支路量度生成期間，在給定周期內(nèi)所有一對狀態(tài)間的所有可能轉(zhuǎn)換的支路量度或距離或消耗被生成。在所有狀態(tài)的幸存路徑更新期間，對于每個狀態(tài)的所有輸入(incoming)轉(zhuǎn)換，支路量度被添加到前一路徑量度。具有最小和的路徑是在該狀態(tài)進行遞歸的更新幸存路徑。在最可能的路徑回溯期間，給定狀態(tài)的幸存路徑被回溯，以確定編碼器采用的最可能路徑，并由此確定發(fā)送的輸入符號序列中的最可能符號。0034為了實現(xiàn)，維特比解碼器可以被分割成相加-比較-選擇單元ACS和回溯單元TB。0035ACS運算將前一路徑量度加到所有計算的支路量度上，比較結(jié)果并計算新的及更新的路徑量度。對于碼率為R-k/n的巻積碼，對應(yīng)的維特比解碼器的ACS單元包括M=2k(2的k次冪)次相加-比較-選擇運算每信息比特，并生成M個回溯比特存儲在回溯存儲器中?；厮荼忍貥?biāo)記哪個輸入假定確實獲勝，即哪個輸入假定存儲幸存路徑的歷史，以通過沿幸存路徑回溯生成解碼輸出。在完全并行的實現(xiàn)中，所有到來數(shù)據(jù)的所有M次ACS運算在一個時鐘周期內(nèi)被運算。因此，例如，對于ACS時鐘頻率為330兆赫茲，對于基數(shù)為2的實現(xiàn)，最大吞吐量被限定在最多330兆比特每秒。例如，碼率為1/2，ACS單元執(zhí)行2=2次ACS運算每信息比特時，導(dǎo)致數(shù)據(jù)速率為320兆比特每秒時執(zhí)行2x320=640百萬次ACS運算。如果ACS運算的時鐘頻率為330兆赫茲，則一秒內(nèi)640百萬次ACS運算中，一個維特比解碼器可能只執(zhí)行330百萬次運算。0036TB單元包括TB存儲器和控制，其存儲M回溯比特每ACS運算。TB存儲器被組織在長度為T的幾個存儲體內(nèi)，用于存儲T個解碼信息比特。每個M比特長的項占據(jù)長度為T的存儲體。T是TB單元的回溯長度。維特比解碼器的約束長度L等于存儲體長度T(L=T)。周期性地，在每T次ACS運算后，開始回溯，以將T個解碼比特輸出到維特比解碼器輸出緩沖器。回溯通過首先執(zhí)行2T個用于從ACS單元的當(dāng)前解碼位置回溯以同步為最終幸存路徑的步驟被組織。之后，T個步驟被執(zhí)行，輸出T個解碼比特或信息比特到維特比輸出緩沖器。因此，當(dāng)兩個回溯長度的數(shù)據(jù)被存儲到解碼器時，解碼器開始回溯操作。沒有解碼數(shù)據(jù)被輸出。較近期的回溯長度T用于找到出現(xiàn)在較近期回溯長度之前的數(shù)據(jù)的最終狀態(tài)。之后，解碼器在較近期回溯長度出現(xiàn)之前的時期開始回溯、解碼及輸出數(shù)據(jù)。0037在本發(fā)明的一個實施例中，回溯長度丁=30的信息比特被選擇，以便與在標(biāo)準(zhǔn)文件"多頻帶OFDM物理層規(guī)范(MultibandOFDMPhysicallLayerSpecification)"(l.O版，2005年1月14日發(fā)布)中定義的去交織長度和碼率匹配。如上所述，對應(yīng)每個碼率的有關(guān)碼長度和信息長度的去交織器長度在表1中列出。對于碼率1/2、5/8、3/4和4/5，300、600和1200編碼比特的去交織器長度分別造成600、750、900和960信息比特的去交織器長度。請注意，所有信息長度600、750、卯0和960比特是T-30比特的整數(shù)倍數(shù)。這種關(guān)系支持簡化的窗口化雙組維特比解碼器運算。0038如圖2A和2B的詳細描述，每個典型的符號去交織器241a、241b包括一對半去交織器202、204和212、214。每個半去交織器202、204、212、214包括4個存儲體。每個存儲體可以包括50個字。每個字有30比特，且當(dāng)每個解映射器軟輸出包括5比特時能夠容納來自解映射器的6個軟輸出。簡而言之，每個存儲體可以存儲50個字，每個字為30比特長，且每個字包括解映射器的6個5比特軟輸出。如圖2A所示，第一半去交織器202包括四個存儲體A11、A12、A13和A14。類似地，剩余的半去交織器204、212和214被類似地構(gòu)造成分別包括四個存儲體A21、A22、A23和A24，四個存儲體Bll、B12、B13禾tlB14，及四個存儲體B21、B22、B23禾卩B24。0039當(dāng)并行解碼去交織器存儲器的其特定部分時，每個半去交織器中的四個存儲體允許一批(block)維特比解碼器的無沖突訪問。對應(yīng)一個符號去交織器的每兩個維特比解碼器并行運算，且每個解碼器解碼符號去交織器存儲器中它的一半。例如，對應(yīng)第一符號去交織器241a的第一和第二維特比解碼器243a、243b并行工作以實現(xiàn)每個解碼器解碼第一符號去交織器的存儲體All、A12、A13、A14、A21、A22、A23和A24的一半。0040半去交織器202和204以乒乓的方式和與其對應(yīng)的維特比解碼器243a、243b—起被使用。當(dāng)維特比解碼器從第一半去交織器202中讀取時，第二半去交織器204被解映射器(例如，圖6中的第一和第二解映射器637a、637b)的軟輸出比特填充。當(dāng)維特比解碼器從第二半去交織器204讀取時，第一半去交織器202被解映射器的軟輸出比特填充。0041每個維特比解碼器可以被連接到一個去刪截器(depuncturer)的后面。可替換地，維特比解碼器可以包括去刪截器203、205、213、214和解碼器207、409、217、219。在一些實施例中，當(dāng)?shù)诙S特比編碼器243b能夠訪問存儲體A12-A14和A21-A23時，第一維特比編碼器243a可以通過第一去刪截器203訪問去交織器存儲體A11-A14和A21-A24。0042第三和第四維特比解碼器243c和243d被類似地分割，且以和第一和第二維特比解碼器相同的方式訪問第二符號去交織器241b的第一和第二半去交織器212、214。0043來自每對維特比解碼器的解碼數(shù)據(jù)可以被發(fā)送給輸出緩沖器206、216。0044表1顯示每組具有對應(yīng)數(shù)據(jù)速率和碼率的不同速率組的實施例。速率組1和2和部分速率組3，一直到480兆比特每秒(Mbps)的數(shù)據(jù)速率，如"多頻帶OFDM物理層規(guī)范(MultibandOFDMPhysicallLayerSpecification)"中定義的那樣。數(shù)據(jù)速率為512兆比特每秒的速率組3和速率組4是它的擴展。0045速率組1包括數(shù)據(jù)速率53.3和80兆比特每秒。速率組2包括數(shù)據(jù)速率106.7、160和200兆比特每秒。速率組3包括數(shù)據(jù)速率320、400、480和512兆比特每秒。速率組4包括數(shù)據(jù)速率640、800、960和1024兆比特每秒。對于速率組1和2，映射器和解映射器使用的調(diào)制/解調(diào)方案是QPSK方案。對于速率組3，使用的調(diào)制/解調(diào)方案是DCM方案。對于速率組4，使用的調(diào)制/解調(diào)方案是16QAM方案。0046對于速率組1和2，只有發(fā)送器10的一個單音交織器和接收器30的一個維特比解碼器被使用。對于速率組3，除為速率組1和2工作的那些之外，發(fā)送器的第二單音交織器和接收器的第二維特比解碼器被打開。對于速率組4，第二編碼器和與其相關(guān)的第三和第四單音交織器共同在發(fā)送器中被打開。在接收器中，除為速率組1、2和3工作的那些外，第三和第四維特比解碼器被打開。因此，在接收器中，對于速率組4，一對解映射器將到來數(shù)據(jù)流分成兩個流，從而導(dǎo)致四個數(shù)據(jù)流。這四個數(shù)據(jù)流被分成兩對。一對驅(qū)動第一對單音去交織器，第一符號去交織器和第一對維特比解碼器。另一對數(shù)據(jù)流驅(qū)動第二對單音去交織器，第二符號去交織器和第二對維特比解碼器。0047圖3進一步圖解說明根據(jù)本發(fā)明的方面的對于表1所示的不同速率組的去交織器存儲器的使用。0048與圖2A和2B中的半去交織器202、204、212、214類似的半去交織器310、320、330的存儲器結(jié)構(gòu)如圖3所示。這些半-去交織器包括四個存儲體MB1、MB2、MB3、MB4。四個存儲體中的每個可以包括50個字，每個字30比特長。存儲器使用映射310、320、330顯示對于每個速率組1和2及包括速率組3和4的組合速率組，半去交織器的四個存儲體的每個的一個30比特字中的存儲器使用。0049存儲器使用映射310對應(yīng)速率組1，其中只有第一維特比解碼器243a有效。使用區(qū)域311顯示為未散列，而未使用存儲區(qū)域312被散列。對于速率組l，如存儲器使用映射310所表示的，四分之一的去交織器存儲器正被使用。0050存儲器使用映射320對應(yīng)速率組2，其中仍只有第一維特比解碼器243a有效。使用區(qū)域321顯示為未散列，而未使用存儲區(qū)域322被散列。對于速率組2，如存儲器使用映射320所表示的，二分之一的去交織器存儲器正被使用。0051存儲器使用映射330對應(yīng)速率組3和4，其中第一和第二維特比解碼器243a、243b或所有四個維特比解碼器243a、243b、243c、243d有效。使用區(qū)域331顯示為未散列。對于速率組3和4，如存儲器使用映射330所表示的，每個半去交織器的整個半去交織器存儲器正被使用。0052圖2A和2B顯示半去交織器如何在其前面的解映射器和其后面的維特比解碼器之間以乒乓的方式被使用。此外，如下面所述，在維特比解碼器的ACS單元的完全并行實現(xiàn)中，時鐘頻率為330兆赫茲，從半去交織器到每個維特比解碼器的最大輸出對于以2為基數(shù)的數(shù)據(jù)為330兆比特每秒。對于以比維特比解碼器的ACS時鐘頻率更高的速率到達的數(shù)據(jù)的并行處理，可以并行使用多個維特比解碼器。0053對于高數(shù)據(jù)速率，當(dāng)兩個或多個解碼器被并行使用時，解碼器重疊其數(shù)據(jù)處理，且部分?jǐn)?shù)據(jù)被兩者處理。例如，為允許并行解碼速率組3和4的接收碼字的不同部分(fragment)，第一和第二維特比解碼器243a、243b執(zhí)行重疊處理而第三和第四維特比解碼器243c、243d執(zhí)行另一重疊處理。0054在使用數(shù)據(jù)重疊處理的并行解碼中，正由第一維特比解碼器解碼的碼字的末端部分也被輸入到第二和后面的維特比解碼器以將第二維特比解碼器與第一維特比解碼器預(yù)同步。正由第二維特比解碼器解碼的碼字的幵始部分也繼續(xù)被第一維特比編碼器解碼以后期同步第一維特比解碼器和第二維特比解碼器。0055預(yù)同步允許第二維特比解碼器通過使用由前一維特比解碼器計算的路徑量度提高(rampup)其路徑量度。后期同步允許第一維特比解碼器使用由第二維特比解碼器計算的一些路徑量度同步其回溯操作和第二維特比解碼器。0056圖4A、4B、4C和4D顯示根據(jù)本發(fā)明的各方面的去交織器存儲器訪問的示例性實施例，包括正被并行用于解碼數(shù)據(jù)的兩個維特比解碼器之間的預(yù)同步和后期同步。圖4A-4D圖解說明以數(shù)據(jù)速率320兆比特每秒、400兆比特每秒、480兆比特每秒、512兆比特每秒分別訪問去交織器存儲器。所描述的方法和系統(tǒng)可以使用其它數(shù)據(jù)速率。0057圖4A對應(yīng)600比特的去交織器數(shù)據(jù)長度和300比特的半去交織器長度。圖4B、4C和4D分別對應(yīng)750、900和960比特的去交織器數(shù)據(jù)長度及375、450和480比特的半去交織器長度。參看表1，這些數(shù)據(jù)長度都屬于更適宜使用兩個維特比解碼器并行運算的速率組3。用于速率組4的另一對維特比解碼器243c、243d的預(yù)同步和后期同步與圖4A-4D中所示類似。0058在所示的示例性實施例中，正從第一符號去交織器241a的半去交織器202、204接收數(shù)據(jù)的第一和第二維特比解碼器243a、243b的解碼處理在被執(zhí)行過程中存在至少部分?jǐn)?shù)據(jù)重疊。局部數(shù)據(jù)重疊用于預(yù)同步和后期同步并行工作于相同數(shù)據(jù)流的兩個解碼器。雖然未顯示，將從第二符號去交織器241b接收其數(shù)據(jù)的第三和第四維特比解碼器243c、243d的解碼處理在被執(zhí)行過程中也存在至少局部數(shù)據(jù)重疊。0059第一和第二維特比解碼器243a、243b可以在其各自碼字片斷(fragment)的開始及末端使用2T信息比特的預(yù)同步和后期同步長度。T是維特比解碼器的回溯長度，也是半去交織器存儲體的長度和每個碼字的長度。2T個信息比特被用于在開始"提高(mmpup)"解碼器的路徑量度，及在片斷(fragment)的末端同步成用于回溯的幸存路徑。預(yù)同步和后期同步長度可以都是2丁=2*30=60信息比特，以匹配表1的去交織器長度和碼率。0060不考慮重疊數(shù)據(jù)長度，圖4A示例性地顯示了一個數(shù)據(jù)長度為300比特的半去交織器，及每個字30比特長的十個字正從半去交織器202輸入到第一和第二維特比解碼器243a、243b。在圖4C中，半去交織器具有450比特的數(shù)據(jù)長度，且發(fā)送每個字30比特的15個字給維特比解碼器。在圖4D中，半去交織器具有480比特的數(shù)據(jù)長度，且發(fā)送每個字30比特的16個字給維特比解碼器。在圖4B中，半去交織器具有375比特的數(shù)據(jù)長度，對應(yīng)每個字30比特的12.5個字。在這種情形下，第一或最后15比特可以被填充以形成30比特字。0061在圖4A-4D中，維特比解碼器的字輸入是連續(xù)的，而一對解碼器的連續(xù)輸入被并行進行。例如，在圖4A中，當(dāng)從半去交織器202到第一和第二維特比解碼器243a、243b的第一到第十個字的輸入連續(xù)時，去往第一維特比解碼器243a的十個字正與去往第二維特比解碼器243b的十個字并行輸入。因此，第一維特比解碼器從半去交織器接收其第一個字，基本同時地，第二維特比解碼器從相同的半去交織器接收其第一個字。0062在無重疊數(shù)據(jù)的情況下，當(dāng)半去交織器的一些存儲體發(fā)送其數(shù)據(jù)給一個維特比解碼器，及其它存儲體發(fā)送其數(shù)據(jù)到其它維特比解碼器時，不可能存在由于解碼器訪問存儲體引起的存儲器沖突。另一方面，在有重疊數(shù)據(jù)的情況下，由于不同解碼器同時嘗試訪問相同存儲體引起的存儲器沖突問題可能發(fā)生，這是本文討論的由存儲器訪問方案方面解決的一個潛在問題。0063圖4A顯示第一和第二維特比解碼器與第一半去交織器202的相互作用。當(dāng)?shù)谝痪S特比解碼器243a從存儲體All讀取被組織成丁=30的分組數(shù)據(jù)并繼續(xù)執(zhí)行ACS步驟時，第二維特比解碼器243b從存儲體A12讀取402讀取用于預(yù)同步運算402的數(shù)據(jù)以提高(mmpup)其路徑量度值。當(dāng)?shù)谝痪S特比解碼器243a訪問存儲體A12以獲得數(shù)據(jù)用于進一步解碼時，第二維特比解碼器243b己經(jīng)完一對存儲體A12的訪問，且已經(jīng)繼續(xù)訪問存儲體A13，因此將不存在存儲器訪問沖突。這樣，到第一維特比解碼器243a訪問存儲體A12的時候，第二維特比解碼器243b已經(jīng)移動到訪問存儲體A13和A14以進一步執(zhí)行ACS步驟。0064圖4A還顯示了第一和第二維特比解碼器與第二半去交織器204的相互作用。如對存儲體A11-A14的說明，第一和第二維特比解碼器解碼來自第二半去交織器204的存儲體A21-A24的碼字。但是，當(dāng)?shù)诙S特比解碼器243b按ACS步驟繼續(xù)處理存儲體A21的數(shù)據(jù)時，第一維特比解碼器243a使用第二半去交織器204開始和來自存儲體A22的數(shù)據(jù)的預(yù)同步406。兩個維特比解碼器之間的存儲器訪問沖突再一次被避免。0065對于速率組4中的數(shù)據(jù)速率，第三和第四維特比解碼器243a、243b與第二去交織器241b之間的分割和訪問以類似于上述關(guān)于圖4A的方式被組織。0066在一些實施例中，共同參考圖2A和圖4A，當(dāng)?shù)诙S特比解碼器243b正接收來自第一符號去交織器241a的第二半去交織器204的存儲體A21、A22和A23的數(shù)據(jù)時，第一維特比解碼器243a接收來自第一半去交織器202的存儲體A11、A12和A13的數(shù)據(jù)。當(dāng)?shù)谝痪S特比解碼器243a正接收來自第二半去交織器204的存儲體A22、A23和A24的數(shù)據(jù)時，第二維特比解碼器243b接收來自第一半去交織器202的存儲體A12、A13和A14的數(shù)據(jù)。這樣，第一維特比解碼器243a訪問存儲體A11、A12、A13、A22、A23和A24，但不可能訪問存儲體A14或A21。與此類似，第二維特比解碼器243b訪問存儲體A12、A13、A14、A21、A22和A23,但不可能訪問存儲體A11或A24。圖2B類似地顯示第三和第四維特比解碼器與第二符號交織器的半去交織器的相互作用。圖2B的對應(yīng)部分與圖4A類似，除解碼器和存儲體被適當(dāng)修改外。0067此外，圖2A所示的維特比解碼器的半去交織器輸入與圖4A所示的組合串并數(shù)據(jù)輸入的乒乓特性共同相互作用。第一半去交織器202的所有存儲體A11-A14以基本并行的方式運行。當(dāng)All和A12正發(fā)送其數(shù)據(jù)給第一維特比解碼器243a時，A13和A14正發(fā)送其數(shù)據(jù)給第二維特比解碼器243b。在此期間，A21-A24被其前面解映射器的數(shù)據(jù)填充。接下來，A21和A22開始向第二維特比解碼器243b輸送，而A23和A24向第一維特比解碼器243a輸送。在此期間，All-A14被來自其解映射器的數(shù)據(jù)填充。對以上數(shù)據(jù)傳輸?shù)念A(yù)同步和后期同步的重疊操作導(dǎo)致A12和A13還分別發(fā)送其一些數(shù)據(jù)給第二和第一解碼器。與此類似，A22和A23分別發(fā)送一些用于預(yù)同步和后期同步操作的數(shù)據(jù)給第一和第二解碼器。0068圖4B和表1顯示，在400兆比特每秒的數(shù)據(jù)速率和5/8的碼率，存在一種每半交織器375個信息比特的特定情形。在圖4B中，半交織器202、204具有375比特的數(shù)據(jù)長度，這對應(yīng)于每個字30比特的12.5個字。該數(shù)據(jù)長度以不同方式被處理。在一些實施例中，附加的15個零填充比特410(信息比特)被用于正接收第一半去交織器202的數(shù)據(jù)的第一維特比解碼器243a的第一個字，以將維特比解碼器的回溯長度T=30和最后一個字對齊(align)。之后，后期同步長度414可以與第二解碼器243b的第一若干回溯長度排列起來或聯(lián)合(lineup)。對應(yīng)地，對于速率組4和導(dǎo)致數(shù)據(jù)速率為800兆比特每秒的碼率5/8，本發(fā)明使用15個零填充比特(信息比特)用于第一和第三維特比解碼器243a、243c的第一塊，以與回溯存儲體長度T-30對齊，所述解碼器屬于第一和第二符號去交織器241a、241b的第一半去交織器。0069當(dāng)從第二半去交織器204讀取時，類似填充未被用于第二維特比解碼器243b的第一塊。這是因為當(dāng)375比特數(shù)據(jù)從A13和A14發(fā)送到243b時，最后15比特415未達到30比特的完全回溯長度，243b無法使用它們。A14的該最后15比特415可以被243b使用，而不是填充A21的第一15比特數(shù)據(jù)。0070一些基于上述概念的示例性實施例如下。在這些實施例中，去交織器長度和交織器長度是相等的。0071當(dāng)數(shù)據(jù)通信以表1中速率組1或2的速率被執(zhí)行時，本發(fā)明的示例性實施例則可以只使用具有100或150信息比特的去交織器長度的一個維特比解碼器。對于速率組1和2，維特比解碼器采取的ACS步驟的數(shù)目等于去交織器數(shù)據(jù)長度。解碼運算可以從狀態(tài)零開始，且停止于狀態(tài)零。由于只有一個維特比解碼器，將不存在解碼器之間的預(yù)同步或后期同步。在去交織器邊界，會存在路徑度量的簡單結(jié)轉(zhuǎn)(cany-over)。0072當(dāng)數(shù)據(jù)通信以表1中速率組3的速率被執(zhí)行時，將使用兩個維特比解碼器。該解碼器開始并停止于狀態(tài)零。去交織器長度是1200編碼比特，其取決于對應(yīng)于600、750、900或960信息比特的碼率。解碼600信息比特需要的ACS運算的總數(shù)也是600次運算。對于使用并行解碼的速率組3，每個維特比解碼器采取的ACS步驟的數(shù)目等于半去交織器信息長度，例如600信息比特需要300次運算。維特比解碼器開始并停止于狀態(tài)零。需要長度2丁=60信息比特的預(yù)同步和后期同步操作。在去交織器邊界有路徑度量的簡單結(jié)轉(zhuǎn)(carry-over)。存在2T=60的回溯長度與丁=30的存儲體長度的選擇。信息比特的數(shù)目可以為N-300、375、450或480信息比特每半去交織器。如果30比特的存儲體長度和2T=60比特的回溯長度被選擇，對于不是30的整數(shù)倍的N-375，對于從第一半去交織器發(fā)送到第一維特比解碼器的第一塊數(shù)據(jù)，發(fā)送到維特比解碼器的數(shù)據(jù)將被15個零填充比特填充。使用零填充第一塊使數(shù)據(jù)與30比特的存儲體長度對齊(align)。0073對于速率組4的數(shù)據(jù)速率，運算如速率組3—樣。但是，在速率組4中，與一對第三和第四維特比解碼器243c、243d—起使用的第二符號去交織器241b與用于較低數(shù)據(jù)速率的元件并行參加運算或另外參加運算。0074圖5是根據(jù)本發(fā)明的各方面的OFDM發(fā)送器500的方塊圖。圖6是根據(jù)本發(fā)明的各方面的多頻段OFDM接收器600的方塊圖。圖5的發(fā)送器和圖6的接收器可以被用于圖1的通信系統(tǒng)中。0075要發(fā)送的數(shù)據(jù)可以以表1中所示的不同速率被提供給圖5中的發(fā)送器500。圖5和圖6中的一些組件以所有數(shù)據(jù)速率被使用，另一些組件只為較高數(shù)據(jù)速率開啟。在介紹圖5和圖6的總體結(jié)構(gòu)之后，將詳細討論表1中所示的各種數(shù)據(jù)速率及其與圖5中發(fā)送器500的組件之間的相互作用。0076如圖5所示，發(fā)送器500可以被用于OFDM符號的UWB傳輸。在發(fā)送器500中，MAC501發(fā)送數(shù)據(jù)比特流給第一信道編碼器511a。該編碼器511a編碼來自MAC501的比特流用于錯誤校正。在大多數(shù)實施例中，編碼器使用巻積碼編碼比特流。巻積碼可以具有6比特的存儲器。編碼器511a優(yōu)選根據(jù)信息率的選擇以不同的碼率編碼數(shù)據(jù)，該信息率通常由MAC501表示給編碼器。一些典型的編碼率R-1/2、5/8、3/4和4/5如圖5所示，我們將在表1的描述中對其進行討論。在各種實施例中，不同的編碼方案可以被使用。但是，通常編碼器接收比特流并提供編碼符號塊。第一編碼器511a可以以66兆赫茲進行運算。0077第二編碼器511b可以只在高數(shù)據(jù)速率下被開啟。對應(yīng)低數(shù)據(jù)速率且只使用第一編碼器51la的一連串?dāng)?shù)據(jù)處理如下所述。0078符號交織器513a接收編碼符號并交織該符號。符號的交織減少可能發(fā)生在通過通信介質(zhì)信道進行傳輸期間的突發(fā)差錯的效應(yīng)。一些交織符號被提供給第一處理鏈514，而一些交織符號被提供給第二處理鏈516。處理鏈514、516并行運行。每個處理鏈每隔一個符號接收一個符號，例如第一處理鏈514可以接收符號序列的偶符號，而第二處理鏈516可以接收符號序列的奇符號。兩個處理鏈的使用可以降低用于驅(qū)動處理鏈的有效時鐘頻率。例如，兩個處理鏈的使用可以降低時鐘速率為單個處理鏈的期望時鐘頻率的二分之一。當(dāng)基帶信號被組織成偶數(shù)或奇數(shù)個OFDM符號且2個OFDM符號被同時處理時，時鐘頻率從528兆赫茲降低到264兆赫茲。0079如上所述，處理鏈514、516每個包括單音交織器515a、515b，映射器517a、517b及逆iFFT單元519a、519b。單音交織器交織符號比特以減少通信介質(zhì)信道特定子載波的突發(fā)差錯的可能效應(yīng)。0080在表1所示對應(yīng)速率組1和2的較低數(shù)據(jù)速率，當(dāng)來自一個交織器515a的數(shù)據(jù)可能仍被分成奇偶符號兩個流且被輸送到兩個映射器時，一個單音交織器515a、一個映射器517a和一個iFFT519a可能是足夠的。但是，圖5和下面的描述針對較低數(shù)據(jù)速率使用一個單音交織器，而第二和并行單音交織器只在較高速率下開啟的情形。0081編碼比特流被符號交織器513a和單音交織器515a、515b交織后，其通過第一和第二映射器517a、517b被映射到星座圖上。該映射器執(zhí)行分組比特的映射，例如使用QPSK或DCM方案。因此，星座圖可以是QPSK或DCM星座圖。DCM星座圖在用于傳輸OFDM符號的信道的兩個子載波上對應(yīng)兩個移位QPSK星座圖。該DCM有效運行為16QAM星座圖，兩個子載波上的速率為1/2重復(fù)碼。被稱為共軛對稱擴展和/或頻率擴展的進一步重復(fù)編碼可以被應(yīng)用。映射器對于選擇的較低信息速率執(zhí)行QPSK調(diào)制，而對于選擇的較高信息速率執(zhí)行DCM和16QAM調(diào)制。0082兩個并行處理鏈中的每個包括單音交織器、QPSK/DCM映射和iFFT，每個處理鏈可以以264兆赫茲的時鐘頻率運行。在映射器517a、517b中進行映射并擴展后，信號可以分組為每個包括一個OFDM符號的128個子載波，并通過iFFT單元519a、519b從頻域被變換到時域。0083在iFFT單元519a之后，處理被因子4并行化用于FIR過濾，使用的時鐘頻率為264兆赫茲而不是1056兆赫茲。包括在發(fā)送器單元521中的FIR濾波器被實現(xiàn)為4x多相濾波器。并行化不在OFDM符號級而在時間樣本級，以便四個復(fù)合時間樣本被同時處理。0084來自iFFT單元519a的時域數(shù)據(jù)進入發(fā)送器單元521。發(fā)送器單元包括有限沖激響應(yīng)濾波器FIR和射頻發(fā)送器，且使用一根或多根天線523a、523b輻射信息。發(fā)送器單元521還包括上變頻混頻器、放大器及與射頻發(fā)送器相關(guān)的該類組件。與射頻發(fā)送器相關(guān)的上變頻混頻器和放大器的實例可在2005年11月3日提出申請的美國專利申請11/267,829中找到，其公開已參考文獻形式并入本文。0085FIR濾波器可能能夠同時對4個復(fù)合時間樣本進行運算。在FIR濾波器中被濾波后，基帶信號使用未顯示的數(shù)模變換器DAC被轉(zhuǎn)換到模擬域。0086在發(fā)送器單元521中，信號被上變頻到通帶、放大，并通過發(fā)送天線523a被輻射。根據(jù)由MAC501提供的時間頻率碼數(shù)，跳頻被執(zhí)行。0087總之，編碼器從MAC接收比特流并使用錯誤校正碼(例如存儲器6的巻積碼)編碼比特流。編碼器被定時在例如66兆赫茲。根據(jù)MAC提供的速率選擇表示，編碼器使用選擇的碼率(例如1/3碼率、1/2碼率、5/8碼率、3/4碼率或4/5碼率)編碼比特流。編碼的比特流被符號交織器交織，然后被分割成兩個單獨的比特流，每個比特流接收間隔的OFDM符號的比特。分割比特流允許以降低的時鐘頻率(例如264兆赫茲而不是528兆赫茲)執(zhí)行進一步的處理，諸如單音交織、映射及逆快速傅里葉變換。每個單獨的比特流分別被單音交織并映射。映射方案可以是QPSK、DCM或16QAM方案，每個方案的使用基于MAC提供的速率選擇信號。在映射后，每個信號被單獨分組成，例如，形成一個OFDM符號的128個子載波，且使用例如128-點iFFT從頻域變換到時域。在iFFT后，將信號由時間-樣本級的因子4并行化用于FIR濾波，使用時鐘頻率264兆赫茲而不是1056兆赫茲，例如，優(yōu)選地，使用4x多相濾波器完成FIR濾波。0088如圖5的標(biāo)記表示的，以第二編碼器511b開始的第二路徑被開啟，用于速率組4中的數(shù)據(jù)。沿著第二路徑的組件、第二符號交織器513b和第三和第四單音交織器515c、515d的運行方式類似于開始于第一編碼器511a的第一路徑中的組件。0089圖6是根據(jù)本發(fā)明的各方面的接收器600的方塊圖。包括射頻接收器和信號處理器的一個或多個接收器單元233a、233b通過天線631a、631b接收信號。射頻接收器放大由天線接收的信號，且將該信號下變頻到基帶。0090如上所述，接收器天線631a、631b接收的信號被放大，且從通帶下變頻到基帶。接收的信號強度表示RSSI信號被提供給基帶，以執(zhí)行自動增益控制AGC。跳頻根據(jù)相關(guān)的MAC645提供的時間-頻率碼數(shù)被執(zhí)行。此外，接收器600的描述首先只沿著低數(shù)據(jù)速率信號的處理路徑，該信號只使用發(fā)送器500處的第一編碼器511a。0091一個或多個信號處理器被包括在接收器單元233a中，且被用于包檢測、幀同步、自動增益控制及將時間域樣本流分成偶和奇OFDM符號。假定模數(shù)變換被定頻在528兆赫茲，信號處理器將定頻在有2x并行的264兆赫茲。模數(shù)轉(zhuǎn)換之后，信號處理器基于已知的前導(dǎo)碼序列使用互相關(guān)、自動相關(guān)和信號能量計算檢測包頭(beginningofthepacket)。在前導(dǎo)過程中，通過來自模擬射頻的RSSI信號的模數(shù)轉(zhuǎn)換版本^AGC被執(zhí)行。在包括低噪聲放大器(LNA)、混頻器、可編程增益放大器(PGA)的第一粗自動增益控制AGC(CAGC)和只使用PGA的第二細自動增益控制AGC(FAGC)中，AGC包括對低噪聲放大器(LNA)、混頻器和可編程增益放大器(PGA)的增益設(shè)置的計算。包被檢測后，重疊-相加單元移除時域中OFDM符號的空前綴，并將該時域信號調(diào)整(align)/分成偶和奇OFDM符號。至此，OFDM符號級上的2x并行被實現(xiàn)，且具有偶和奇OFDM符號的并行處理鏈。0092接收器單元233a的信號處理器部件獲得時間-對齊抽樣流(時域)，且恢復(fù)要傳遞給接收器MAC645的信息(數(shù)據(jù))比特。由信號處理器執(zhí)行的數(shù)據(jù)處理被定時為CLK264兆赫茲；OFDM符號級上的2x并行被實現(xiàn)，且具有用于偶和奇OFDM符號的并行處理鏈。因此，信號處理器提供兩個時域符號流的一個給第一處理鏈614，而提供兩個時域符號流的另一個給第二處理鏈616。相對于只使用單處理鏈所需的時鐘速率，并行運行的兩個處理鏈614、616的使用允許以降低的時鐘速率處理。在一些實施例中，將符號分割成并行符號流，其發(fā)生在信號處理器的重疊-相加單元移除空前綴(可以被實現(xiàn)為空后綴)后。0093每個處理鏈對偶符號或奇符號的操作可以采取6步。第一步，兩個并行128-點FFT單元635a或635b中的一個將信號從時域變換到頻域。第二步，信道估計使用前導(dǎo)碼的最后6個OFDM符號(信道估計符號)估計每個子載波的信道系數(shù)。第三步，相位估計使用嵌入的導(dǎo)頻單音(12個子載波)估計相位偏移。第四步，信道和相位估計被用于補償多徑衰落信道的效應(yīng)和相位/頻率偏移。第五步，在QPSK/DCM解映射前，使用頻率和/或共軛對稱去擴展或解擴展。第六步，QPSK/DCM解映射637a、637b恢復(fù)編碼比特的軟可靠性比特估計。0094解映射器恢復(fù)流的編碼比特的軟可靠性比特估計，且單音去交織器單音去交織該比特流。解映射器使用相關(guān)接收器MAC645指示的方案解映射信息。0095在FFT單元之后，處理鏈可以包括用于執(zhí)行信道估計的電路和用于執(zhí)行相位估計的電路，其結(jié)果用于補償多徑衰落信道和相位/頻率偏置。此外，每個處理鏈還可以包括在解映射器解映射之前執(zhí)行頻率和/或共軛對稱去擴展的電路。這些類型的電路被稱為并行最大比合并MRC單元。0096FFT單元的輸出被位于解映射器637a、637b之前的兩個MRC單元636a、636b接收。這兩個MRC單元636a、636b執(zhí)行通常被稱為最大比合并的程序。兩個發(fā)送天線223a、223b可以以兩個空間極化方向進行輻射。在最大比合并期間，在信道估計/校正、相位估計/校正、且變換到頻域之后，來自兩根接收天線631a、631b的信號在MRC636a、636b中被相干地相加在一起。該過程提高了接收信號的魯棒性，因為兩個接收信號在相同的子載波頻率上都經(jīng)歷相同的衰落變得更加不可能。因此，接收信號彼此互相支持。為了方便，將FFT單元的輸出表示為偶或奇符號，F(xiàn)FT單元的輸出提供的偶符號由第一MRC單元636a接收，F(xiàn)FT單元的輸出提供的奇符號由第二MRC單元636b接收。因此，每個MRC單元接收與不同天線接收的信號相同的信號表示。每個MRC單元執(zhí)行分集組合功能(diversitycombiningflmction)，優(yōu)選對信號求和，且通過使用它們各自的信噪比加權(quán)每個要求和的信號實現(xiàn)求和。因此，每個MRC單元從一根天線中接收其一些輸入，從另一天線接收其余輸入。例如，MRC636a通過接收單元233a和FFT單元635a從天線631a接收輸入，和通過接收器單元233b和FFT單元635c從天線631b接收輸入。0097解映射637a、637b之后，偶符號的軟比特估計被單音去交織器639a去交織，奇符號的軟比特估計被637b去交織。偶614OFDM符號流和奇215OFDM符號流的編碼比特在符號去交織器641a中被合并。在符號去交織后，編碼比特被解刪截或去刪截且輸送給第一維特比解碼器643a。應(yīng)當(dāng)注意，解刪截和合并數(shù)據(jù)流及為維特比解碼器分割數(shù)據(jù)塊可能未必被認(rèn)為由符號去交織器執(zhí)行，但為了便利的目的被圖解說明為圖6所示。0098當(dāng)較高速率的數(shù)據(jù)由發(fā)送器500發(fā)送時，接收器600可以不只是使用第一維特比解碼器643a解碼數(shù)據(jù)。例如，解碼可以使用兩個并行單元維特比解碼器643a、643b以高數(shù)據(jù)速率被實現(xiàn)，所述解碼器作用于去交織器641a的輸出的不同部分。0099提供給兩個并行維特比解碼器643a、643b的數(shù)據(jù)具有局部重疊窗口，特別是對于數(shù)據(jù)已使用單個編碼器被編碼的實施例。由于每個解碼器643a、643b的數(shù)據(jù)塊包括和提供給另一個解碼器643b、643a的數(shù)據(jù)塊一樣的比特，這些局部重疊窗口被用于例如預(yù)同步和后期同步維特比解碼器。00100總之，在接收器運行期間，天線接收的信號被放大且下變頻到基帶。根據(jù)相關(guān)MAC指示的時頻模式，下變頻可以以跳頻的方式被執(zhí)行?；鶐盘栍杀恍盘柼幚砥魈幚?，執(zhí)行諸如包檢測、幀同步、自動增益控制確定功能和通常由信號處理器執(zhí)行的其他功能。信號處理器將時域樣本流分成兩個流，每個流包括產(chǎn)生偶和奇符號流的間隔的OFDM符號。在該實現(xiàn)中，信號處理器可以主要或完全合并并行處理流，從模數(shù)轉(zhuǎn)換電路接收的數(shù)據(jù)被分成被單獨操作的兩個流，間隔的OFDM被每個并行處理流處理。但是，此外，時域內(nèi)的并行化可以在包檢測及空前綴(可以是后綴)移除之后被執(zhí)行。每個并行流被提供給單獨處理鏈，該處理鏈包括例如FFT單元、解映射器和單音去交織器。每個處理鏈單獨將其各自信號從時域轉(zhuǎn)換到頻域，解映射OFDM符號以獲得軟比特估計，及使用單音去交織器去交織。假定接收器的模數(shù)變換器ADC被定頻在528兆赫茲，則每個處理鏈將被定頻在264兆赫茲。由每個提供間隔的OFDM符號的單獨處理鏈提供的比特被符號去交織器合并且去交織。去交織比特被并行維特比解碼器解碼。00101如圖6的標(biāo)記所示，第二維特比解碼器643b被開啟用于速率組3和4中的數(shù)據(jù)，而從第三和第四單音去交織器639c、639d開始的第二路徑被開啟用于速率組4中的數(shù)據(jù)。第二路徑包括第二符號去交織器641b和第二對第三和第四維特比解碼器643c和643d。第二路徑的運行類似于開始于第一和第二單音去交織器639a、639b的路徑。00102對于包括從640兆比特每秒到1024兆比特每秒的高數(shù)據(jù)速率模式的組4，在發(fā)送器500中，第二編碼鏈被開啟并由對應(yīng)的來自MAC501的輸入緩沖器的更高數(shù)據(jù)速率驅(qū)動。第二編碼鏈包括第二編碼器511b、第二符號交織器513b和第二對單音交織器515c、515d。第二映射器517b使用16QAM調(diào)制，其中每個16QAM符號的兩比特源于開始于第一編碼器51la的數(shù)據(jù)流，每個16QAM符號的兩比特源于開始于第二編碼器511b的數(shù)據(jù)流。源于第一編碼器5Ua的2比特在16QAM符號的I-信道上，是復(fù)數(shù)星座圖16QAM符號的實部。源于第二編碼器511b的2比特在16QAM符號的Q-信道上，是星座圖16QAM符號的虛部。00103對應(yīng)地，在接收器500中，解映射器637a、637b使用16QAM解映射。解映射器637a、637b中的每個將到來的數(shù)據(jù)流分成兩個流，從而導(dǎo)致四個數(shù)據(jù)流。該四個數(shù)據(jù)流被分成兩對。一對驅(qū)動第一與第二單音去交織器639a、63%，第一符號去交織器641a和第一與第二維特比解碼器643a、643b。另一對驅(qū)動第三與第四單音去交織器639c、639d，第二符號去交織器641b和第三與第四維特比解碼器643c、643d。00104表1顯示對應(yīng)每個數(shù)據(jù)速率的碼率。碼率R被定義為輸入信息比特k與輸出編碼比特n的比率，即R=k/n。刪截可被用于獲得多個高于編碼使用的速率即母碼率的不同碼率。根據(jù)預(yù)定義的刪截模式，在編碼器中，編碼比特從輸出比特流中省略。對應(yīng)地，在解碼器中解刪截被執(zhí)行。在解刪截過程中，短語"don'tcare"輸入被插在被省略比特的位置。在軟輸入解碼中，解刪截通常被實現(xiàn)為在省略比特的位置簡單地插入零振幅值。00105通過向母碼率添加刪截，表l中所示的碼率可以被實現(xiàn)。00106對于數(shù)據(jù)速率為512兆比特每秒的速率組3，產(chǎn)生4/5碼率的刪截被使用。每5個輸入比特被編碼成5個編碼比特，該5個編碼比特被刪截從而產(chǎn)生4個編碼比特被發(fā)送器發(fā)送。在接收器中，4個編碼比特被去刪截從而產(chǎn)生5個輸入比特。00107表1顯示去交織器的編碼長度和數(shù)據(jù)長度，該去交織器用于每個碼率的每個速率組和每個數(shù)據(jù)速率。例如，對于速率組l中包含的數(shù)據(jù)速率53.3兆比特每秒和碼率1/3，輸入符號交織器513a的每個信息比特或數(shù)據(jù)比特被交織成3個編碼比特，而輸入去交織器的641a的每3個編碼比特被去交織回1比特數(shù)據(jù)或信息。因此，如果去交織器641a的編碼長度是300比特，則去交織器641a的數(shù)據(jù)長度將是300*(1/3)=100比特。另舉一例，對于速率組3中的數(shù)據(jù)速率400兆比特每秒和碼率5/8，每5個信息比特被交織成8個編碼比特，而輸入去交織器641a、641b的每8個編碼比特產(chǎn)生5比特數(shù)據(jù)或信息。因此，如果去交織器641a、641b的編碼長度是1200比特，則去交織器的數(shù)據(jù)長度將是1200*(5/8)=750比特。00108表l還顯示了符號去交織器641a、641b的去交織器長度和對于速率組1到4每個組的每個去交織器，每個維特比解碼器643a、643b、643c、643d處理的ACS步驟的數(shù)目。00109如以上關(guān)于圖5和圖6所述，對于速率組1和2，只有發(fā)送器500的一個單音交織器515a和接收器600的一個維特比解碼器643a被使用。結(jié)果，圖1只顯示了對于速率組1和2，第一維特比解碼器643a的相互作用。00110對于速率組3，除為速率組1和2工作的那些裝置外，發(fā)送器500的第二單音交織器515b和接收器600的第二維特比解碼器641b被幵啟。結(jié)果，表1顯示了對于速率組3，第一和第二維特比解碼器643a、643b的相互作用。00111對于速率組4，發(fā)送器500中的第二編碼器51lb和與其相關(guān)的第三和第四單音交織器515c、515d被開啟。在接收器600中，除為速率組l、2和3的工作那些裝置外，第三和第四維特比解碼器641c、641d被開啟。結(jié)果，表1顯示了對于速率組4，所有4個維特比解碼器643a、643b、643c、643d的相互作用。00112圖2A的結(jié)構(gòu)還可以被用于顯示速率組1和2中的數(shù)據(jù)從第一符號去交織器641a到第一維特比解碼器643a的數(shù)據(jù)流程，及速率組3和4中的數(shù)據(jù)到第一和第二維特比解碼器643a、643b的數(shù)據(jù)流程。如上所述，每個維特比解碼器643a、643b、643c、643d支持的最大數(shù)據(jù)速率被ACS單元的時鐘頻率限定。例如，在ACS單元的完全并行實現(xiàn)中，時鐘頻率為330兆赫茲，最大輸出被限定在最大330兆比特每秒(對于根值2或基數(shù)2的比特0和1)。因此，保持低于330兆比特每秒的表1中的速率組1和2可由單一維特比解碼器使用ACS時鐘頻率330兆赫茲支持。00113如表1所示，對于速率組3中的數(shù)據(jù)，除第一維特比解碼器643a外^第二維特比解碼器643b進入線上投入使用(comesonline)。00114在使用兩個維特比解碼器的實現(xiàn)中，例如，對于速率組3中的數(shù)據(jù)速率，兩個維特比解碼器并行運行在接收碼字的不同片斷(fragment)上。在本發(fā)明的系統(tǒng)中，符號去交織器被用作維特比解碼器的輸入緩沖器。對于表1所示的速率組3中的數(shù)據(jù)速率，兩個維特比解碼器并行運行在1200編碼比特的去交織器長度上，每個維特比解碼器解碼來自去交織器一半尺寸的信息比特并填充共同的維特比輸出緩沖器的一部分。00115圖2B的結(jié)構(gòu)還可以被用于顯示從第二符號去交織器641b到第三與第四維特比解碼器643c、643d的數(shù)據(jù)流程。如表1所示，對于速率組4中的數(shù)據(jù)，除第一和第二維特比解碼器643a、643b外，第三和第四維特比解碼器643c、643d也投入使用。因此，對于速率組4，兩對維特比解碼器643a、643b和643c、643d都并行解碼，在來自第一符號去交織器641a和第二符號去交織器641b的兩個獨立數(shù)據(jù)流上工作。如上所示，當(dāng)圖2B的維特比解碼器運行時，圖2A和2B中的所有四個維特比解碼器643a、643b、—643c、和643d正在運行。00116表1列出了對于每個維特比解碼器，每個去交織器對應(yīng)的ACS步驟的數(shù)目。對于速率組1和2，只有一個維特比解碼器643a正被使用時，每個去交織器對應(yīng)的每個維特比解碼器執(zhí)行的ACS步驟的數(shù)目等于以比特計的去交織器數(shù)據(jù)速率。例如，對于53.3兆比特每秒的數(shù)據(jù)速率和100比特的去交織器或解交織器信息長度，每個去交織器對應(yīng)的第一維特比解碼器643a的ACS步驟的數(shù)目也是100步。對于一個以上的維特比解碼器被使用的速率組3和4，為每個回溯長度且在解碼器產(chǎn)生解碼數(shù)據(jù)流之前執(zhí)行的ACS步驟的數(shù)目等于去交織器的數(shù)據(jù)長度比特的一半。00117表1表示對于速率組4，每個去交織器的去交織編碼長度和數(shù)據(jù)長度是速率組3的去交織器的編碼長度和數(shù)據(jù)長度的兩倍。但是，如圖5和圖6所示，對于以數(shù)據(jù)速率4進行的通信，額外的一對去交織器被使用。因此，對于速率組4，去交織器長度顯示為2x1200或2x600，這表示兩個去交織器每個的長度為1200比特或600比特。因此，對應(yīng)每個去交織器的ACS步驟的數(shù)目是兩個去交織器中每個的數(shù)據(jù)長度的一半，且保持等于速率組3中每個去交織器對應(yīng)的ACS步驟的數(shù)目。00118盡管參照一些具體實施例對本發(fā)明進行了描述，但應(yīng)當(dāng)認(rèn)識到本發(fā)明包括此公開及其非實質(zhì)性變體支持的權(quán)利要求及其等同物。<table>tableseeoriginaldocumentpage32</column></row><table>權(quán)利要求1.一個去交織器和解碼器系統(tǒng)，包括用于去交織數(shù)據(jù)的去交織器，所述去交織器包括用于存儲去交織數(shù)據(jù)的多個存儲體；和用于解碼所述去交織數(shù)據(jù)的多個維特比解碼器，所述維特比解碼器每個被配置成在分開的時間訪問單獨的存儲體，其中每個維特比解碼器采取的用于解碼所述去交織數(shù)據(jù)的解碼步驟數(shù)目等于以比特計的所述去交織器的數(shù)據(jù)長度。2.—個數(shù)據(jù)解碼系統(tǒng)，包括用于去交織解調(diào)數(shù)據(jù)的第一去交織器；和被配置成并行運行以解碼去交織數(shù)據(jù)的第一對維特比解碼器，其中所述第一對維特比解碼器包括第一維特比解碼器和第二維特比解碼器。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)解碼系統(tǒng)，其進一步包括用于去交織所述解調(diào)數(shù)據(jù)的第二去交織器；和并行運行以解碼去交織數(shù)據(jù)的第二對維特比解碼器，其中所述第一去交織器被配置成提供所述去交織數(shù)據(jù)給所述第一對維特比解碼器，而所述第二去交織器被配置成提供所述去交織數(shù)據(jù)給所述第二對維特比解碼器。4.根據(jù)權(quán)利要求2所述的數(shù)據(jù)通信系統(tǒng)，其中所述去交織器包括第一半去交織器；和第二半去交織器，其中，所述第一半去交織器和所述第二半去交織器每個包括第一、第二、第三和第四存儲體。5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)通信系統(tǒng)，其中所述第一、所述第二、所述第三和所述第四存儲體的每個存儲五十個字，每個字包括三十比特數(shù)據(jù)。6.根據(jù)權(quán)利要求2所述的數(shù)據(jù)通信系統(tǒng)，其中所述第一半去交織器和第二半去交織器以乒乓的方式將來自所述第一解映射器的數(shù)據(jù)傳輸給所述第一對維特比解碼器包括-當(dāng)所述第一半去交織器正發(fā)送數(shù)據(jù)給所述第一對維特比解碼器時，所述第二半去交織器接收來自所述解映射器的數(shù)據(jù)；及當(dāng)所述第二半去交織器正發(fā)送數(shù)據(jù)給所述第一對維特比解碼器時，所述第一半去交織器接收來自所述解映射器的數(shù)據(jù)。7.根據(jù)權(quán)利要求2所述的數(shù)據(jù)通信系統(tǒng)，其中到達所述第一編碼器并以從1/3、1/2、1/3、1/2和5/8中選擇的碼率被編碼的數(shù)據(jù)分別產(chǎn)生對應(yīng)1200比特的去交織器編碼長度的600比特、750比特、900比特和％0比特的去交織器數(shù)據(jù)長度。8.—種通過并行實現(xiàn)解碼器加快解碼速度的方法，其中每個解碼器對從緩沖器接收的碼字的不同片斷進行操作，所述方法包括將所述緩沖器分成存儲體，每個存儲體存儲多個碼字，所述存儲體被分成存儲體分組，所述碼字依串行的順序填充所述存儲體，所述串行順序連續(xù)地填充同一存儲體分組內(nèi)的不同存儲體；將所述碼字存儲在存儲體的第一分組中；在第一階段中，并行執(zhí)行使用第一解碼器解碼所述碼字的第一片斷和使用第二解碼器解碼所述碼字的第二片斷；在所述第一階段中，將更多碼字存儲在存儲體的第二分組中；及在第二階段中，并行執(zhí)行使用所述第一解碼器解碼更多碼字的第一片斷和使用所述第二解碼器解碼更多碼字的第二片斷。9.一種由一對解碼器訪問被分成第一緩沖器部分和第二緩沖器部分的緩沖器存儲器的方法，所述方法包括在第一階段中在所述一對解碼器接收來自所述第一緩沖器部分的數(shù)據(jù)；在所述第一階段中在所述一對解碼器解碼數(shù)據(jù)；在第二階段中在所述一對解碼器接收來自所述第二緩沖器部分的更多數(shù)據(jù)；及在所述第二階段中在所述一對解碼器解碼更多數(shù)據(jù)，其中所述第一緩沖器部分以相對所述一對解碼器中每個解碼器的解碼速率更高的速率接收所述數(shù)據(jù)，及其中所述第二緩沖器部分以相對所述一對解碼器中每個解碼器的解碼速率更高的速率接收所述更多數(shù)據(jù)。10.—種通過并行運行的一對解碼器之間的數(shù)據(jù)重疊處理并行解碼碼字的方法，所述方法包括通過提供由第一解碼器解碼的碼字第一分組的末端部分給第二解碼器來預(yù)同步所述第二解碼器；及通過提供由第二解碼器解碼的碼字第二分組的開始部分給所述第一解碼器來后期同步所述第一解碼器，其中所述第一分組的末端部分被所述第二解碼器接收，同時，所述第一分組的開始部分被所述第一解碼器接收，其中所述第二分組的開始部分被所述第一解碼器接收，同時，所述第二分組的末端部分被所述第二解碼器接收，其中所述第一分組的開始部分和所述第一分組的末端部分被存儲在不同存儲體中，及其中所述第二分組的開始部分和所述第二分組的末端部分被存儲在不同存儲體中。11.根據(jù)權(quán)利要求10所述的方法其中所述第一解碼器和所述第二解碼器是維特比解碼器，其中所述預(yù)同步提高所述第二解碼器的路徑量度，及其中所述后期同步完成所述第一解碼器的回溯操作。12.—種提供數(shù)據(jù)給對連續(xù)提供的數(shù)據(jù)并行進行操作的各解碼器的方法，所述方法包括在多個存儲體之間分割所述數(shù)據(jù)；提供所述數(shù)據(jù)的第一分組給所述解碼器的第一個；提供所述數(shù)據(jù)的第二分組給所述解碼器的第二個；及提供所述數(shù)據(jù)的第三分組給所述解碼器的第一個和第二個，其中所述第一分組被提供給所述解碼器的第一個，同時，所述第三分組被提供給所述解碼器的第二個，其中所述第二分組被提供給所述解碼器的第二個，同時，所述第三分組被提供給所述解碼器的第一個，其中所述第一分組和第二分組被存儲在互斥的存儲體中，及其中所述第三分組在存儲所述第一分組的存儲體和存儲所述第二分組的存儲體之間被分割。全文摘要一對并行維特比解碼器使用窗口塊式數(shù)據(jù)以320兆比特每秒以上的速率解碼數(shù)據(jù)。給所述解碼器輸送數(shù)據(jù)的去交織器的存儲體運行，使一些存儲體接收數(shù)據(jù)而其他存儲體發(fā)送數(shù)據(jù)給所述解碼器。每對解碼器的并行輸入流重疊所述解碼器的幾個回溯長度，致使在輸入流的末端輸入到第一解碼器的數(shù)據(jù)與在輸入流的開頭輸入到同一對解碼器的第二解碼器的數(shù)據(jù)相同。然后，所述第一解碼器能夠?qū)⑵渎窂搅慷扰c所述第二解碼器后期同步，而所述第二解碼器能夠?qū)⑵渎窂搅慷扰c所述第一解碼器預(yù)同步。所述去交織器數(shù)據(jù)長度是回溯長度的整數(shù)倍，或只有輸入到第一交織器第一塊的數(shù)據(jù)被填充。文檔編號G06F13/00GK101268452SQ200680034682公開日2008年9月17日申請日期2006年7月21日優(yōu)先權(quán)日2005年7月21日發(fā)明者F·史,M·阿爾騰塔什,R·H·馬哈德帕,R·顏,S·坦恩布林克,T·艾圖爾申請人:偉俄內(nèi)克斯研究公司