專利名稱：對(duì)情形敏感的存儲(chǔ)器性能的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及可重新編程的非易失性存儲(chǔ)器系統(tǒng)及其操作，且更具體來(lái)說(shuō)涉 及優(yōu)化編程性能的技術(shù)。
技術(shù)背景可重新編程的非易失性存儲(chǔ)器產(chǎn)品在商業(yè)上是成功的，且如今廣泛可用，特別是 采用小形態(tài)因數(shù)卡的形式，例如CompactFlash卡(CF)、安全數(shù)字卡(SD)、多媒體 卡(MMC)和記憶棒卡，其由包含SanDisk公司在內(nèi)的各種廠商生產(chǎn)。此類(lèi)卡通常使 用快閃電可擦除可編程只讀存儲(chǔ)器(EEPROM)存儲(chǔ)器單元的陣列。快閃EEPROM存 儲(chǔ)器單元陣列通常生產(chǎn)為NOR陣列或NAND陣列。NOR陣列在典型的NOR陣列中，存儲(chǔ)器單元連接在鄰近的位線源極與漏極擴(kuò)散之間，所述 擴(kuò)散在列的方向上延伸，其中控制柵極連接到沿著單元的行延伸的字線。 一個(gè)典型的 存儲(chǔ)器單元具有源極與漏極擴(kuò)散之間的"分裂溝道"。單元的電荷存儲(chǔ)元件位于溝道的一個(gè)部分上，且字線(也稱為控制柵極)位于另一溝道部分上且位于電荷存儲(chǔ)元件上。 這有效地形成具有兩個(gè)串聯(lián)的晶體管的單元， 一個(gè)(存儲(chǔ)器晶體管)具有電荷存儲(chǔ)元 件上的電荷量與控制可流動(dòng)穿過(guò)其溝道的部分的電流量的字線上的電壓的組合，且另 一個(gè)(選擇晶體管)具有單獨(dú)充當(dāng)其柵極的字線。字線在電荷存儲(chǔ)元件的行上延伸。 第5,070，032號(hào)、第5,095,344號(hào)、第5,315,541號(hào)、第5,343,063號(hào)和第5,661,053號(hào)美 國(guó)專利以及1999年1月27日申請(qǐng)的共同待決的第09/239,073號(hào)美國(guó)專利申請(qǐng)案中給 出了此種單元的實(shí)例、其在存儲(chǔ)器系統(tǒng)中的使用及其制造方法。修改這個(gè)分裂溝道快閃EEPROM單元會(huì)添加位于電荷存儲(chǔ)元件與字線之間的導(dǎo) 引柵極。陣列的每個(gè)導(dǎo)引柵極在電荷存儲(chǔ)元件的一個(gè)列上垂直于字線而延伸。效果是 使得字線無(wú)須在讀取或編程選定單元時(shí)同時(shí)執(zhí)行兩種功能。這兩種功能是(1)充當(dāng)選 擇晶體管的柵極，因而需要用適當(dāng)?shù)碾妷簛?lái)接通和關(guān)斷選擇晶體管，和(2)通過(guò)字線 與電荷存儲(chǔ)元件之間的電場(chǎng)(電容性)耦合將電荷存儲(chǔ)元件的電壓驅(qū)動(dòng)到所需水平。 通常難以用單個(gè)電壓以最佳方式執(zhí)行這兩種功能。通過(guò)添加導(dǎo)引柵極，字線只需要執(zhí) 行功能(1)，而添加的導(dǎo)引柵極執(zhí)行功能(2)。舉例來(lái)說(shuō)，在第5,313,421和6,222,762號(hào)美國(guó)專利中描述了在快閃EEPROM陣列中使用導(dǎo)引柵極。存在各種用于通過(guò)柵極介質(zhì)從襯底向浮動(dòng)?xùn)艠O存儲(chǔ)元件上注射電子的編程技術(shù)。 Brown與Brewer編輯的書(shū)"Nonvolatile Semiconductor Memory Technology" (IEEE Press, 1.2節(jié)，第9-25頁(yè)(1998))中描述了最常見(jiàn)的編程機(jī)制。 一種稱為溝道"熱電 子注射"(1.2.3節(jié))的技術(shù)將電子從單元的溝道注射到浮動(dòng)?xùn)艠O的鄰近于單元漏極的 區(qū)中。另一種稱為"源極側(cè)注射"(1.2.4節(jié))的技術(shù)以在溝道的遠(yuǎn)離漏極的區(qū)中創(chuàng)造 電子注射的條件的方式，沿著存儲(chǔ)器單元溝道的長(zhǎng)度控制襯底表面電勢(shì)。Kamiya等人 的文章"EPROM Cell with High Gate Injection Efficiency"(IEDM Technical Digest, 1982， 第74i_744頁(yè))和第4,622,656號(hào)和第5，313,421號(hào)美國(guó)專利中也描述了源極側(cè)注射。在上述兩種類(lèi)型的NOR存儲(chǔ)器單元陣列兩者中使用兩種從電荷存儲(chǔ)元件中移除 電荷以擦除存儲(chǔ)器單元的技術(shù)。 一種是通過(guò)向源極、漏極和其它柵極施加適當(dāng)電壓來(lái) 擦除到襯底，所述電壓導(dǎo)致電子隧穿存儲(chǔ)元件與襯底之間的介電層的一部分。另一擦 除技術(shù)是將電子穿過(guò)位于存儲(chǔ)元件與另一柵極之間的隧道介電層從存儲(chǔ)元件轉(zhuǎn)移到另 一柵極。在上述第一類(lèi)型的單元中，為此目的提供第三擦除柵極。在上述第二類(lèi)型的 單元中，由于使用了導(dǎo)引柵極而已經(jīng)具有三個(gè)柵極，將電荷存儲(chǔ)元件擦除到字線，而 無(wú)需添加第四個(gè)柵極。雖然此后者技術(shù)又添加了字線執(zhí)行的第二個(gè)功能，但這些功能 是在不同時(shí)間執(zhí)行的，因而無(wú)須因兩種功能而作出折衷。當(dāng)利用任一擦除技術(shù)時(shí)，將 大量存儲(chǔ)器單元分組在一起以便以"快閃"的方式同時(shí)擦除。在一種方法中，所述群 組包含足夠的存儲(chǔ)器單元，以便存儲(chǔ)存儲(chǔ)在磁盤(pán)扇區(qū)中的用戶數(shù)據(jù)的量(即512字節(jié)) 加上一些額外開(kāi)銷(xiāo)數(shù)據(jù)。在另一種方法中，每個(gè)群組中含有足夠的單元以保持幾千字 節(jié)的用戶數(shù)據(jù)，其等于許多磁盤(pán)扇區(qū)的數(shù)據(jù)量。第5，297，148號(hào)美國(guó)專利中描述了多區(qū) 塊擦除、缺陷管理和其它快閃EEPROM系統(tǒng)特征。與大多全部集成電路應(yīng)用中一樣，快閃EEPROM系統(tǒng)也存在縮小實(shí)施某種集成電 路功能所需的硅襯底面積的壓力。始終需要增加可存儲(chǔ)在給定的硅襯底面積中的數(shù)字 數(shù)據(jù)的量，以便增加給定大小的存儲(chǔ)卡和其它類(lèi)型的封裝的存儲(chǔ)容量，或者既增加容 量又減少大小。 一種增加數(shù)據(jù)的存儲(chǔ)密度的方式是每個(gè)存儲(chǔ)器單元存儲(chǔ)一個(gè)以上數(shù)據(jù) 位。通過(guò)將存儲(chǔ)元件電荷電平電壓范圍的窗口劃分成兩種以上狀態(tài)來(lái)實(shí)現(xiàn)這種效果。 使用四個(gè)此種狀態(tài)允許每個(gè)單元存儲(chǔ)兩個(gè)數(shù)據(jù)位，使用八個(gè)狀態(tài)允許每個(gè)單元存儲(chǔ)三 個(gè)數(shù)據(jù)位，依此類(lèi)推。第5,043,940號(hào)和第5,172,338號(hào)美國(guó)專利中描述了多狀態(tài)快閃 EEPROM結(jié)構(gòu)和操作。另一種類(lèi)型的存儲(chǔ)器單元包含兩個(gè)存儲(chǔ)元件，其也可在每個(gè)存儲(chǔ)元件上以多個(gè)狀態(tài)操作。在這種類(lèi)型的單元中，兩個(gè)存儲(chǔ)元件包含在其位于源極與漏極擴(kuò)散之間的溝 道上，且二者之間具有選擇晶體管。沿著存儲(chǔ)元件的每個(gè)列包含導(dǎo)引柵極，且在其上 沿著存儲(chǔ)元件的每個(gè)行提供字線。當(dāng)存取給定存儲(chǔ)元件以進(jìn)行讀取或編程時(shí)，將含有 所關(guān)注存儲(chǔ)元件的單元的另一存儲(chǔ)元件上的導(dǎo)引柵極提高得足夠高，以便接通另一存 儲(chǔ)元件下的溝道，而不論其上面存在何種電荷電平。這有效地消除了其它存儲(chǔ)元件作 為在讀取或編程同一存儲(chǔ)器單元中的所關(guān)注存儲(chǔ)元件的因素。舉例來(lái)說(shuō)，流動(dòng)穿過(guò)單 元的可用來(lái)讀取其狀態(tài)的電流量接著是所關(guān)注存儲(chǔ)元件而不是同一單元中的其它存儲(chǔ) 元件上的電荷量的函數(shù)。第5,712,180號(hào)、第6,103,573號(hào)和第6,151,248號(hào)美國(guó)專利中 描述了這種單元陣列結(jié)構(gòu)和操作技術(shù)的實(shí)例。 NAND陣歹U另一種快閃EEPROM結(jié)構(gòu)利用NAND陣列，其中例如16或32的兩個(gè)以上存儲(chǔ) 器單元的串聯(lián)串連同各個(gè)位線之間的一個(gè)或一個(gè)以上選擇晶體管以及參考電勢(shì)連接以形成單元的列。字線在大量這些列內(nèi)的單元上延伸。通過(guò)促使串中的其余單元硬接通 以使得流動(dòng)穿過(guò)串的電流取決于存儲(chǔ)在所尋址的單元中的電荷電平，來(lái)在編程期間讀 取和核實(shí)列內(nèi)的各個(gè)單元。NAND結(jié)構(gòu)陣列及其作為存儲(chǔ)器系統(tǒng)的一部分的操作的實(shí) 例參看第5,570,315號(hào)、第5,774,397號(hào)和第6,046,935號(hào)美國(guó)專利。在以上引用的專利和文章中論述的當(dāng)前快閃EEPROM陣列的電荷存儲(chǔ)元件最常 見(jiàn)的是導(dǎo)電浮動(dòng)?xùn)艠O，通常由摻雜的多晶硅材料形成?？捎糜诳扉WEEPROM系統(tǒng)的另 一種類(lèi)型的存儲(chǔ)器單元利用不導(dǎo)電的介電材料代替導(dǎo)電的浮動(dòng)?xùn)艠O來(lái)以非易失性方式 存儲(chǔ)電荷。在Chan等人的文章"A True Single-Transistor Oxide-Nitride-Oxide EEPROM Device" (IEEE Electron Device Letters, EDL-8巻，第3期，1987年3月，第93-95頁(yè)) 中描述了此單元。由氧化硅、氮化硅和二氧化硅(ONO)形成的三層電介質(zhì)夾在導(dǎo)電 性控制柵極與存儲(chǔ)器單元溝道上方的半導(dǎo)電襯底的表面之間。通過(guò)將電子從單元溝道 注射到氮化物中(電子在此處被捕獲和存儲(chǔ)在有限的區(qū)中)來(lái)編程單元。這個(gè)存儲(chǔ)的 電荷接著以可檢測(cè)到的方式改變單元的溝道的一部分的閾值電壓。通過(guò)將熱電子注射 到氮化物中來(lái)擦除單元。也參看Nozaki等人的"A 1-Mb EEPROM with MONOS Memory Cell for Semiconductor Disk Application" (IEEE Journal of Solid-State Circuits, 26期， 第4號(hào)，1991年4月，第497-501頁(yè))，其描述了分裂柵極配置的類(lèi)似單元，其中摻雜 的多晶硅柵極在存儲(chǔ)器單元溝道的一部分上延伸，以便形成單獨(dú)的選擇晶體管。第5,851,881號(hào)美國(guó)專利描述了使用彼此鄰近地定位在存儲(chǔ)器單元溝道上的兩個(gè) 存儲(chǔ)元件的使用， 一個(gè)是此介電元件，且另一個(gè)是導(dǎo)電性浮動(dòng)?xùn)艠O。存儲(chǔ)兩個(gè)數(shù)據(jù)位，一個(gè)在介電元件中，且另一個(gè)在浮動(dòng)?xùn)艠O中。通過(guò)將兩個(gè)柵極中的每一者編程成兩種 不同的電荷電平范圍之一，將存儲(chǔ)器單元編程成四種不同的閾值電平組合之一，其代 表四種存儲(chǔ)狀態(tài)之一。Eitan等人的"NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell" (IEEE Electron Device Letters, 21巻，第11期，2000年11月，第543-545頁(yè))中已 經(jīng)描述了另一種利用介電存儲(chǔ)元件在每個(gè)單元中存儲(chǔ)兩個(gè)位的方法。ONO介電層在源 極與漏極擴(kuò)散之間的溝道上延伸。 一個(gè)數(shù)據(jù)位的電荷定位在鄰近于漏極的介電層中， 且另一個(gè)數(shù)據(jù)位的電荷定位在鄰近于源極的介電層中。通過(guò)單獨(dú)讀取電介質(zhì)內(nèi)的空間 上隔開(kāi)的電荷存儲(chǔ)區(qū)的二態(tài)來(lái)獲得多狀態(tài)數(shù)據(jù)存儲(chǔ)。大擦除區(qū)塊將典型非易失性快閃陣列的存儲(chǔ)器單元?jiǎng)澐殖梢黄鸩脸碾x散的單元區(qū)塊。也就 是說(shuō)，區(qū)塊是擦除單位。每個(gè)區(qū)塊通常存儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)頁(yè)，頁(yè)是編程和讀取 的單位，但是可在單個(gè)操作中編程或讀取一個(gè)以上頁(yè)。每個(gè)頁(yè)通常存儲(chǔ)一個(gè)或一個(gè)以 上數(shù)據(jù)扇區(qū)，扇區(qū)的大小由主機(jī)系統(tǒng)界定。 一個(gè)實(shí)例是一個(gè)扇區(qū)中有512字節(jié)的用戶 數(shù)據(jù)，接下來(lái)是由磁盤(pán)驅(qū)動(dòng)器建立的標(biāo)準(zhǔn)，加上關(guān)于用戶數(shù)據(jù)和/或存儲(chǔ)所述用戶數(shù)據(jù) 的區(qū)塊的某一數(shù)目字節(jié)的額外開(kāi)銷(xiāo)信息。有時(shí)必須擦除區(qū)塊以便將其釋放以用于寫(xiě)入操作。在此情況下，先將待擦除的區(qū) 塊(原始區(qū)塊)內(nèi)的數(shù)據(jù)的有效頁(yè)合并和復(fù)制到另一區(qū)塊(更新區(qū)塊)，然后擦除原始 區(qū)塊。這個(gè)過(guò)程稱為"垃圾收集"。在垃圾收集期間，將來(lái)自原始區(qū)塊的剩余的有效數(shù) 據(jù)頁(yè)從原始區(qū)塊復(fù)制到更新區(qū)塊。 一旦完成復(fù)制操作，便擦除原始區(qū)塊，且接著更新 區(qū)塊變成原始區(qū)塊。此種存儲(chǔ)器系統(tǒng)的操作是性能方面與可靠性和功率消耗方面之間的折衷。存儲(chǔ)器 的操作參數(shù)被選擇以使得允許有足夠的時(shí)間用于所有既定操作。如果時(shí)間容許量過(guò)高 且存儲(chǔ)器緩慢運(yùn)行，則可能導(dǎo)致超時(shí)或低性能情形；而如果時(shí)間容許量過(guò)短且存儲(chǔ)器 快速運(yùn)行，則可靠性和功率消耗將受到影響。 一旦就主機(jī)側(cè)的選定超時(shí)達(dá)成一致，便 將卡的性能設(shè)計(jì)成足以使所有既定操作均可在所分配的時(shí)間內(nèi)執(zhí)行的水平。為了設(shè)計(jì) 成較高的性能水平，要付出可靠性較低、功率消耗較大或者通常是兩者皆有的代價(jià)。在實(shí)現(xiàn)更大的塊的結(jié)構(gòu)的過(guò)程中，導(dǎo)致超時(shí)的罕見(jiàn)的系統(tǒng)情形的可能性增大。實(shí) 例將包含特別復(fù)雜的垃圾收集或編程錯(cuò)誤。在編程時(shí)間較長(zhǎng)的多狀態(tài)存儲(chǔ)器中，尤其 會(huì)出現(xiàn)這種情況?？赏ㄟ^(guò)改進(jìn)編程時(shí)間以適應(yīng)這些非常情形來(lái)處理這個(gè)問(wèn)題，但代價(jià) 是對(duì)于絕大多數(shù)正常操作情形來(lái)說(shuō)可靠性較差或功率使用較高。相反，其它操作需要的時(shí)間遠(yuǎn)遠(yuǎn)少于所分配的時(shí)間，或者是具有可靠性問(wèn)題的情形。在這些情況下，系統(tǒng)以高于必要的功率消耗或低于必要的可靠性模式操作。發(fā)明內(nèi)容一般來(lái)說(shuō)，本發(fā)明提供一種非易失性存儲(chǔ)器系統(tǒng)，其根據(jù)一個(gè)或一個(gè)以上系統(tǒng)相 關(guān)情形調(diào)適其性能。如果發(fā)生所述存儲(chǔ)器將需要多于所分配的時(shí)間來(lái)完成操作的情形， 則存儲(chǔ)器可從其正常操作模式切換到高性能模式，以便足夠迅速地完成所述操作。這 允許卡避免超時(shí)問(wèn)題，同時(shí)將減少編程時(shí)間的可靠性問(wèn)題最小化。此種高等待時(shí)間操 作的檢測(cè)可用于編程和數(shù)據(jù)重新定位兩種操作。舉例來(lái)說(shuō)，在垃圾收集操作期間，如 果發(fā)生錯(cuò)誤或需要重新定位特別大量的數(shù)據(jù)，則可減少對(duì)所述數(shù)據(jù)執(zhí)行的錯(cuò)誤檢測(cè)和 校正操作的量。作為另一實(shí)例，為了提高此情形中的編程速度，可提高系統(tǒng)的時(shí)鐘速 率，或可更改編程脈沖的特征(例如大小或持續(xù)時(shí)間)。相反，如果出現(xiàn)可靠性可能成問(wèn)題的情形(例如部分頁(yè)編程)，則控制器可切換到 高可靠性模式。特殊的高可靠性序列的實(shí)例可包含使用較高級(jí)的ECC、較慢的時(shí)鐘速 率或破壞性較低的編程序列。在任一情況下， 一旦觸發(fā)系統(tǒng)的操作情形已經(jīng)返回到正 常，存儲(chǔ)器便回復(fù)到正常操作。示范性實(shí)施例是基于固件可編程性能。本發(fā)明的額外方面、特征和優(yōu)點(diǎn)包含在對(duì)具體代表性實(shí)施例的以下描述中，所述 描述應(yīng)當(dāng)結(jié)合下圖來(lái)理解。


圖1是可實(shí)施本發(fā)明的第一非易失性存儲(chǔ)器系統(tǒng)的方框圖。 圖2是可實(shí)施本發(fā)明的第一非易失性存儲(chǔ)器系統(tǒng)的方框圖。 圖3展示芯片上復(fù)制優(yōu)化的實(shí)例。 圖4展示編程優(yōu)化的實(shí)例。
具體實(shí)施方式
圖1是可實(shí)施本發(fā)明的第一非易失性存儲(chǔ)器系統(tǒng)的方框圖。大量可單獨(dú)尋址的存 儲(chǔ)器單元11布置成行和列的規(guī)則陣列，但是單元的其它物理布置當(dāng)然是可能的。這個(gè) 系統(tǒng)特別適合于NOR類(lèi)型的陣列11，所述類(lèi)型如上文在背景技術(shù)和并入本文中的參 考內(nèi)容中所述。本文中指示為沿著單元陣列11的列延伸的位線通過(guò)線路15與位線解 碼器和驅(qū)動(dòng)器電路13電連接。本描述內(nèi)容中指示為沿著單元陣列U的行延伸的字線 通過(guò)線路17電連接到字線解碼器和驅(qū)動(dòng)器電路19。沿著陣列11中的存儲(chǔ)器單元的列 延伸的導(dǎo)引柵極通過(guò)線路23電連接到導(dǎo)引柵極解碼器和驅(qū)動(dòng)器電路21。解碼器13、19和21中的每一者通過(guò)總線25從存儲(chǔ)器控制器27接收存儲(chǔ)器單元地址。解碼器和 驅(qū)動(dòng)電路也通過(guò)各自的控制和狀態(tài)信號(hào)線29、 31和33連接到控制器27。施加到導(dǎo)引 柵極和位線的電壓通過(guò)總線22協(xié)調(diào)，所述總線22將解碼器和驅(qū)動(dòng)器電路13與21互 連?？刂破靼鞣N類(lèi)型的寄存器和其它存儲(chǔ)器，其中包含易失性隨機(jī)存取存儲(chǔ)器 (RAM) 28。控制器27可通過(guò)線路35連接到主機(jī)裝置(未圖示)。主機(jī)可以是個(gè)人計(jì)算機(jī)、筆 記本計(jì)算機(jī)、數(shù)碼相機(jī)、音頻播放器、各種其它手持電子裝置等。圖1的存儲(chǔ)器系統(tǒng) 一般將實(shí)施在根據(jù)若干現(xiàn)存的物理和電氣標(biāo)準(zhǔn)之一的卡中，所述標(biāo)準(zhǔn)例如是PCMCIA、 CompactFlashTM協(xié)會(huì)、MMCTM協(xié)會(huì)等中的一者。當(dāng)采用卡的格式時(shí)，線路35在卡上的 連接件中終止，所述連接件與主機(jī)裝置的互補(bǔ)連接件介接。許多卡的電接口遵守ATA 標(biāo)準(zhǔn)，其中存儲(chǔ)器系統(tǒng)在主機(jī)看來(lái)仿佛是磁盤(pán)驅(qū)動(dòng)器。也存在其它存儲(chǔ)卡接口標(biāo)準(zhǔn)。 作為對(duì)卡的格式的替代，圖1所示的類(lèi)型的存儲(chǔ)器系統(tǒng)可永久地嵌入在主機(jī)裝置中。解碼器和驅(qū)動(dòng)器電路13、 19和21在陣列11中其相應(yīng)線路中產(chǎn)生適當(dāng)電壓以執(zhí)行 編程、讀取和擦除功能，所述相應(yīng)線路是根據(jù)各自的控制和狀態(tài)線29、 31和33中的 控制信號(hào)通過(guò)總線25尋址的。陣列11通過(guò)相同的控制和狀態(tài)線29、 31和33向控制 器27提供任何狀態(tài)信號(hào)，其中包含電壓電平和其它陣列參數(shù)。電路13內(nèi)的多個(gè)讀出 放大器接收指示陣列11內(nèi)的所尋址存儲(chǔ)器單元的狀態(tài)的電流或電壓電平，并在讀取操 作期間通過(guò)線路41向控制器27提供關(guān)于那些狀態(tài)的信息。通常使用大量讀出放大器， 以便能夠并行讀取大量存儲(chǔ)器單元的狀態(tài)。在讀取和編程操作期間，通常通過(guò)電路19 一次尋址一個(gè)單元行，以便存取所尋址行中由電路13和21選擇的若干單元。在擦除 操作期間，許多行中的每一者中的所有單元通常均一起尋址以作為用于同時(shí)擦除的區(qū) 塊。在上文背景技術(shù)的NOR陣列一節(jié)中識(shí)別的專利和文章中且在轉(zhuǎn)讓給本申請(qǐng)案受 讓者SanDisk公司的其它專利中進(jìn)一步描述了例如圖1中所說(shuō)明的存儲(chǔ)器系統(tǒng)的操作。 此外，2001年2月26日申請(qǐng)的第09/793,370號(hào)美國(guó)專利申請(qǐng)案描述了一種數(shù)據(jù)編程 方法，該申請(qǐng)案在此以引用的形式并入本文中。圖2是其中可實(shí)施本發(fā)明的另一非易失性存儲(chǔ)器系統(tǒng)的方框圖。存儲(chǔ)器單元陣列 1包含多個(gè)布置成矩陣的存儲(chǔ)器單元M，所述矩陣由列控制電路2、行控制電路3、 c 源極控制電路4和c-p阱控制電路5控制。存儲(chǔ)器單元陣列1可以是NAND類(lèi)型的， 所述類(lèi)型在上文中在背景技術(shù)和以引用的形式并入本文中的參考內(nèi)容中有所描述?？?制電路2連接到存儲(chǔ)器單元陣列1的位線(BL)以用于讀取存儲(chǔ)在存儲(chǔ)器單元(M)中的數(shù)據(jù)，以用于在編程操作期間確定存儲(chǔ)器單元(M)的狀態(tài)，并用于控制位線(BL) 的電勢(shì)電平以促進(jìn)編程或抑制編程。行控制電路3連接到字線(WL)以選擇字線(WL) 之一、施加讀取電壓、施加與列控制電路2所控制的位線電勢(shì)電平組合的編程電壓， 并施加與形成存儲(chǔ)器單元(M)的p型區(qū)的電壓耦合的擦除電壓。c源極控制電路4 控制連接到存儲(chǔ)器單元(M)的共用源極線(圖2中標(biāo)記為"c源極")。c-p阱控制電 路5控制c-p阱電壓。存儲(chǔ)在存儲(chǔ)器單元(M)中的數(shù)據(jù)由列控制電路2讀出，且經(jīng)由I/O線和數(shù)據(jù)輸 入/輸出緩沖器6輸出到外部I/O線。將待存儲(chǔ)在存儲(chǔ)器單元中的編程數(shù)據(jù)經(jīng)由外部I/O 線輸入到數(shù)據(jù)輸入/輸出緩沖器6，并傳遞到列控制電路2。外部I/0線連接到控制器 43?？刂破?3包含各種類(lèi)型的寄存器和其它存儲(chǔ)器，通常是易失性隨機(jī)存取存儲(chǔ)器 (RAM) 50。將用于控制快閃存儲(chǔ)器裝置的命令數(shù)據(jù)輸入到命令電路7，所述命令電路7連接 到與控制器43連接的外部控制線。命令數(shù)據(jù)通知快閃存儲(chǔ)器請(qǐng)求哪個(gè)操作。將輸入命 令傳遞到狀態(tài)機(jī)8，其控制列控制電路2、行控制電路3、 c源極控制電路4、 c-p阱控 制電路5和數(shù)據(jù)輸入/輸出緩沖器6。狀態(tài)機(jī)8可輸出快閃存儲(chǔ)器的狀態(tài)數(shù)據(jù)，例如 READY/BUSY或PASS/FAIL。狀態(tài)機(jī)8還包含若干寄存器和其它易失性隨機(jī)存取存儲(chǔ) 器45?？刂破?3與主機(jī)系統(tǒng)連接或可與其連接，所述主機(jī)系統(tǒng)例如是個(gè)人計(jì)算機(jī)、數(shù)碼 相機(jī)或個(gè)人數(shù)字助理。主機(jī)起始例如向存儲(chǔ)器陣列1存儲(chǔ)數(shù)據(jù)或從其讀取數(shù)據(jù)等命令， 并分別提供或接收此類(lèi)數(shù)據(jù)?？刂破鲗⒋祟?lèi)命令轉(zhuǎn)換成可由命令電路7解譯和執(zhí)行的 命令信號(hào)?？刂破鬟€通常含有用于正被寫(xiě)入到存儲(chǔ)器陣列或從中讀取的用戶數(shù)據(jù)的緩 沖存儲(chǔ)器。典型的存儲(chǔ)器系統(tǒng)包含一個(gè)包含控制器43的集成電路芯片47以及一個(gè)或 一個(gè)以上集成電路芯片49，其每一者含有存儲(chǔ)器陣列和相關(guān)聯(lián)的控制、輸入/輸出和狀 態(tài)機(jī)電路。當(dāng)然，趨勢(shì)是將系統(tǒng)的存儲(chǔ)器陣列和控制器電路集成在一個(gè)或一個(gè)以上集 成電路芯片上。圖1和2的存儲(chǔ)器系統(tǒng)中的任一者可嵌入以作為主機(jī)系統(tǒng)的一部分，或者可包含 在存儲(chǔ)卡中，所述存儲(chǔ)卡可以可移除的形式插入到主機(jī)系統(tǒng)的相配的插槽中。此卡可 包含整個(gè)存儲(chǔ)器系統(tǒng)，或者控制器和存儲(chǔ)器陣列連同相關(guān)聯(lián)的外圍電路可在單獨(dú)的卡 中提供。舉例來(lái)說(shuō)，在第5,887,145號(hào)美國(guó)專利中描述了若干卡的實(shí)施方案，該專利的 全文以引用的方式明確并入本文中。根據(jù)本發(fā)明的主要方面，存儲(chǔ)器使其性能適應(yīng)一個(gè)或一個(gè)以上系統(tǒng)相關(guān)情形。舉例來(lái)說(shuō)，如果發(fā)生所述存儲(chǔ)器將需要多于所分配的時(shí)間來(lái)完成操作的情形，則存儲(chǔ)器 可從其正常操作模式切換到高性能模式，以便足夠迅速地完成所述操作。這允許卡避 免超時(shí)問(wèn)題，同時(shí)將減少編程時(shí)間的可靠性問(wèn)題最小化。相反，如果出現(xiàn)可靠性可能 成問(wèn)題的情形，則可切換到高可靠性模式；舉例來(lái)說(shuō)，這可減少部分編程導(dǎo)致的編程 千擾問(wèn)題。在任一情況下， 一旦觸發(fā)系統(tǒng)情形已經(jīng)返回到正常，存儲(chǔ)器便回復(fù)到正常 操作。示范性實(shí)施例是基于固件可編程性能。固件將發(fā)出特殊命令序列以在嚴(yán)重的超時(shí)環(huán)境期間進(jìn)入快速編程/低耐久性模式。 在其它時(shí)候，將不使用這個(gè)模式，而將使用較慢/高耐久性模式。這將顯著減少因編程 時(shí)間與耐久性之間的折衷而導(dǎo)致的裝置設(shè)計(jì)中的設(shè)計(jì)工作?；パa(bǔ)的方面是在部分頁(yè)編 程和可能導(dǎo)致可靠性問(wèn)題的其他情形期間使用較慢的方法來(lái)減少干擾效應(yīng)。更具體來(lái)說(shuō)，本發(fā)明解決例如由于較大的區(qū)塊大小(由技術(shù)驅(qū)使)導(dǎo)致的地址問(wèn) 題、垃圾收集期間的編程時(shí)間和主機(jī)接口等待時(shí)間問(wèn)題等問(wèn)題。舉例來(lái)說(shuō)，SD卡的規(guī) 范規(guī)定250ms的超時(shí)。執(zhí)行垃圾收集的時(shí)間通常是TSR=(數(shù)據(jù)傳遞時(shí)間*垃圾收集的扇區(qū))+ (編程時(shí)間+讀取時(shí)間)* (垃圾收集的扇區(qū))/并行度+擦除時(shí)間這三個(gè)組分中的第二個(gè)組分通常是最大的部分。第6,266,273號(hào)美國(guó)專利和在2004年5月13日申請(qǐng)的第10/846,289號(hào)美國(guó)專利申請(qǐng)案、在2004年8月9日申請(qǐng)的第 10/915,039號(hào)美國(guó)專利申請(qǐng)案和在2004年12月21日申請(qǐng)的第11/022,350號(hào)美國(guó)專利 申請(qǐng)案中論述了數(shù)據(jù)重新定位和垃圾收集的各種方面。(雖然因?yàn)闅v史原因?qū)?shù)據(jù)重新定位操作稱為芯片上復(fù)制，但更一般來(lái)說(shuō)，重新定位可能是針對(duì)另一芯片或同一芯 片上的子陣列(平面)。這在2004年12月21日申請(qǐng)的共同待決的第11/022,462號(hào)美 國(guó)專利申請(qǐng)案中進(jìn)一步描述。)可采用各種方法來(lái)減少這個(gè)時(shí)間，這對(duì)于避免高等待時(shí)間問(wèn)題來(lái)說(shuō)是至關(guān)重要的。 通常其屬于若干類(lèi)別1. 減少的數(shù)據(jù)傳遞或數(shù)據(jù)傳遞時(shí)間，2. 減少編程時(shí)間，3. 提高的并行度所有這些技術(shù)均試圖抵消增加經(jīng)受同時(shí)進(jìn)行的垃圾收集的扇區(qū)數(shù)目的趨勢(shì)。通常， 前兩個(gè)會(huì)影響到可靠性，因?yàn)槠渫ǔＩ婕八俣扰c可靠性之間的折衷。2004年7月28 日申請(qǐng)的美國(guó)專利申請(qǐng)案10/901,849和2004年12月21日申請(qǐng)的美國(guó)專利申請(qǐng)案 11/022,350中描述了減少數(shù)據(jù)傳遞量的方法，所述數(shù)據(jù)傳遞例如是因芯片上復(fù)制和相關(guān)聯(lián)的數(shù)據(jù)采樣而導(dǎo)致的數(shù)據(jù)傳遞。通常通過(guò)裝置設(shè)計(jì)和優(yōu)化來(lái)減少編程時(shí)間，例如 背景技術(shù)中提到的各種參考內(nèi)容中所描述的，與用于提高并行度的方法一樣。然而，從系統(tǒng)角度來(lái)看，最差情況的垃圾收集沒(méi)有典型的垃圾收集那樣常見(jiàn)。本 發(fā)明利用這個(gè)事實(shí)且只在需要時(shí)執(zhí)行一些影響到可靠性的優(yōu)化。系統(tǒng)可一直檢測(cè)其何 時(shí)處于高等待時(shí)間情形，且可按照需要觸發(fā)這些方法。通過(guò)只在這些時(shí)候執(zhí)行影響到 可靠性的優(yōu)化，會(huì)在改進(jìn)總體可靠性的同時(shí)避免超時(shí)?？稍诖鎯?chǔ)器系統(tǒng)操作期間充當(dāng)觸發(fā)事件的系統(tǒng)相關(guān)情形的實(shí)例包含1. 命令需要超過(guò)閾值數(shù)目扇區(qū)的垃圾收集。2. 編程錯(cuò)誤導(dǎo)致錯(cuò)誤垃圾收集。3. 在垃圾收集操作期間發(fā)生編程錯(cuò)誤，其需要后續(xù)的額外的垃圾收集。 數(shù)據(jù)重新定位可能相對(duì)耗時(shí)，特別是如果對(duì)數(shù)據(jù)進(jìn)行檢驗(yàn)和校正的話。對(duì)于大多此種垃圾收集，分配了足夠的時(shí)間；然而，如果通常大量的數(shù)據(jù)需要移動(dòng)，則可能導(dǎo) 致超時(shí)。即使被重新定位的扇區(qū)數(shù)目低于這個(gè)閾值，如果垃圾收集是編程錯(cuò)誤的結(jié)果 或在重新定位期間發(fā)生編程，則所有組合操作的額外時(shí)間仍可能超出閾值。特別是在 通常要求較長(zhǎng)編程時(shí)間的多狀態(tài)存儲(chǔ)器中，此種情形可能導(dǎo)致超時(shí)情形的危險(xiǎn)。如果 控制器檢測(cè)到這些情形中的任一者即將發(fā)生或已經(jīng)發(fā)生，則存儲(chǔ)器可切換到較高性能 的模式。根據(jù)本發(fā)明的各種實(shí)施例，有若干單獨(dú)或組合的優(yōu)化是可能的。這些可能性包含1. 減少對(duì)芯片上復(fù)制的ECC數(shù)據(jù)采樣，甚至可能沒(méi)有。2. 在特殊模式下使用對(duì)存儲(chǔ)器不同的命令序列，以便利用快速編程序列或減少功 率消耗。舉例來(lái)說(shuō)，如果在低功率模式下，系統(tǒng)可使用無(wú)寫(xiě)入緩存編程序列來(lái)減少功 率消耗。3. 修改存儲(chǔ)器參數(shù)，以便相對(duì)于正常的編程參數(shù)加速編程時(shí)間。4. 擴(kuò)展到以二態(tài)寫(xiě)入以用于快速操作。2004年12月21日申請(qǐng)的美國(guó)專利申請(qǐng)案11/022,350描述這樣的技術(shù)其中基于 采樣或其它方法，不是在每次傳遞期間均檢驗(yàn)ECC數(shù)據(jù)，而是只針對(duì)一些傳遞進(jìn)行檢 驗(yàn)。為了在時(shí)間緊要的情形中提高性能，可使用這種機(jī)制，且可減少甚至跳過(guò)ECC檢 驗(yàn)。至于修改存儲(chǔ)器參數(shù)(例如在背景技術(shù)中提到的關(guān)于NAND存儲(chǔ)器陣列的參考內(nèi) 容中描述的那些)，實(shí)例可包含更改編程脈沖大小或持續(xù)時(shí)間，或驗(yàn)證技術(shù)。在2004 年7月6日申請(qǐng)的第10/886,302號(hào)美國(guó)專利申請(qǐng)案和第5,930,167號(hào)專利中提供了可以 二態(tài)模式(用于提高的速度或可靠性)或多狀態(tài)模式(用于較高的存儲(chǔ)密度)操作的存儲(chǔ)器的細(xì)節(jié)；雖然用途略有不同，但這些方法可適于本發(fā)明。這些和其它用以改進(jìn) 性能的方式可單獨(dú)或組合使用，其中更加優(yōu)選的技術(shù)可能視應(yīng)用而不同。此外，其可 用分級(jí)方式來(lái)組合，以便提供若干等級(jí)的提高的性能，以便只有在最極端的情況下才 調(diào)用更有力的技術(shù)。圖3展示芯片上復(fù)制優(yōu)化的實(shí)例。示范性芯片上復(fù)制過(guò)程開(kāi)始于301處，其中步 驟303確定是否存在與高等待時(shí)間操作相關(guān)聯(lián)的系統(tǒng)相關(guān)情形。典型高等待時(shí)間事件 的實(shí)例包含完全垃圾收集、編程期間的錯(cuò)誤、垃圾收集期間的錯(cuò)誤或所描述的其它各 種觸發(fā)事件。如果發(fā)現(xiàn)此情形，存儲(chǔ)器便在步驟305中切換到這樣一種模式其中減少或縮減芯片上復(fù)制(OCC)操作中的ECC檢驗(yàn)，以便提高速度。舉例來(lái)說(shuō)，可提高 關(guān)于何時(shí)校正ECC錯(cuò)誤(例如在復(fù)制或?qū)懭牒笞x取期間)的閾值。也可能將數(shù)據(jù)傳遞(或其它長(zhǎng)等待時(shí)間操作)分布在傳遞之間的若干繁忙周期中。 這類(lèi)在若干循環(huán)中重新調(diào)度或分布操作可能有助于改善高等待時(shí)間操作，所述操作是 步驟305的操作或下文相對(duì)于圖4所論述的步驟405的操作。返回圖3，如果沒(méi)有即將發(fā)生的高等待時(shí)間操作的指示，則步驟307可檢驗(yàn)可能 的可靠性問(wèn)題。高可靠性問(wèn)題的實(shí)例包含部分頁(yè)編程或低電壓情形。如果沒(méi)有與可靠 性問(wèn)題相關(guān)聯(lián)的系統(tǒng)相關(guān)情形，則在309處使用正常的編程序列。如果確定可靠性情 形，則在步驟311處可改為使用特殊序列。改進(jìn)可靠性的方法的實(shí)例包含降低關(guān)于何 時(shí)校正ECC錯(cuò)誤的閾值或通過(guò)較大數(shù)量的較小編程步驟來(lái)增加編程時(shí)間。圖3的示范性實(shí)施例包含針對(duì)高等待時(shí)間操作和高可靠性情形兩者優(yōu)化的芯片上 復(fù)制。這些是獨(dú)立的方面，且過(guò)程不需要具有步驟303和307兩者。舉例來(lái)說(shuō)，可消 除高可靠性問(wèn)題的確定，從而移除步驟307 (和步驟311)，且使得來(lái)自303的"否" 路徑直接去往309。或者，可消除步驟303 (和步驟305)，流程直接從301去往307。 在實(shí)際的實(shí)施方案中，可能會(huì)出現(xiàn)這樣的系統(tǒng)性使用的情況其將導(dǎo)致連續(xù)或至少長(zhǎng) 期地使用經(jīng)優(yōu)化的數(shù)據(jù)重新定位。在此種情況下，優(yōu)選包含用以確保最終以某一時(shí)間 間隔來(lái)檢驗(yàn)數(shù)據(jù)的ECC的機(jī)制。存儲(chǔ)器可依據(jù)實(shí)施方案而以若干不同方式返回其正常操作模式。舉例來(lái)說(shuō)，可能 需要針對(duì)每個(gè)循環(huán)指定特殊模式、特殊模式限于特定命令序列的持續(xù)時(shí)間、命令用來(lái) 返回正常模式或這些情況的某一組合。圖4展示基于與系統(tǒng)操作有關(guān)的相關(guān)情形來(lái)優(yōu)化編程的實(shí)施例的實(shí)例，其中各種 分支與圖3的分支相似。步驟403和407分別確定是否存在高等待時(shí)間操作或可靠性 問(wèn)題，其中這些情形的實(shí)例與芯片上復(fù)制情況中的一樣。如果存在具有超時(shí)風(fēng)險(xiǎn)的高等待時(shí)間情形，則可采用快速編程序列(步驟405)，可能是以可靠性、功率消耗或這 兩者為代價(jià)。如果系統(tǒng)的情形指示高等待時(shí)間不成問(wèn)題，但可靠性可能成問(wèn)題，則可 利用較高可靠性的程序序列(步驟411)。(雖然是在可靠性方面呈現(xiàn)的，但如果有充足的時(shí)間，可類(lèi)似地實(shí)施利用較低功率的模式的情況，其可或可不與高可靠性序列相同)。當(dāng)既沒(méi)有可靠性問(wèn)題也沒(méi)有超時(shí)風(fēng)險(xiǎn)時(shí)，可使用正常的編程序列(步驟409)。可能需要補(bǔ)償更差的可靠性序列的系統(tǒng)相關(guān)情形的一個(gè)特定實(shí)例是部分編程。部 分編程是由于干擾機(jī)制而更難優(yōu)化的NAND參數(shù)之一。然而，從系統(tǒng)的角度來(lái)看，系 統(tǒng)知道何時(shí)需要部分編程序列。在此情況下可使用特殊的緩慢或低干擾機(jī)制。在有些 情況下，NAND存儲(chǔ)器本身可能能夠檢測(cè)到這個(gè)序列并將其自身優(yōu)化，而不是需要單 獨(dú)的命令序列。有若干用于在步驟405中加速存儲(chǔ)器的可能的實(shí)施例，所述實(shí)施例可單獨(dú)或組合 使用。 一個(gè)實(shí)施方案是改變存儲(chǔ)器上的時(shí)鐘速度；例如，以30MHz操作的較低功率系 統(tǒng)可切換到60MHz,且標(biāo)準(zhǔn)的60MHz系統(tǒng)可改為更快的時(shí)鐘。在其它實(shí)施方案中， 可切換編程脈沖的特性(持續(xù)時(shí)間、步距等)。(相反，在步驟411的特殊可靠性序列 中，所有這些種類(lèi)的改變可在另一方向上切換。)在并入有寫(xiě)入后讀取以確保正確寫(xiě)入數(shù)據(jù)的系統(tǒng)中，可在快速模式中跳過(guò)這個(gè)步 驟。在緊要情形下，可縮減用來(lái)改進(jìn)存儲(chǔ)器可靠性的擦洗操作(例如第5,532,962號(hào)美 國(guó)專利中描述的那些操作)和損耗均衡操作。此外，可以功率消耗為代價(jià)來(lái)修改電壓 調(diào)節(jié)器或其它電源以便實(shí)現(xiàn)改進(jìn)的速度/可靠性，例如在高電流或低電流模式之間切 換。許多用于特殊的高可靠性編程序列的實(shí)施方案是上文針對(duì)步驟405所描述的實(shí)施 方案的反操作。這些實(shí)施方案包含添加寫(xiě)入后讀取或其它此類(lèi)系統(tǒng)特征、修改電壓調(diào) 節(jié)器或其它電源以實(shí)現(xiàn)改進(jìn)的可靠性對(duì)功率消耗、改變編程脈沖的特性等。依據(jù)所使用的存儲(chǔ)器的特定特性，可能需要解決各種實(shí)施問(wèn)題。舉例來(lái)說(shuō)，改變 寫(xiě)入特性(改為較快或較慢)可能會(huì)改變數(shù)據(jù)狀態(tài)的分布并影響數(shù)據(jù)的回讀。當(dāng)可能 出現(xiàn)這些問(wèn)題時(shí)，系統(tǒng)優(yōu)選具有按照需要在讀取過(guò)程期間追蹤或檢測(cè)不同的寫(xiě)入條件 的機(jī)制。這可包含在數(shù)據(jù)回讀期間更改讀取裕度(或使用"巨大的"讀取序列)。雖然此處單獨(dú)展示圖3和圖4的實(shí)施例，但所述兩個(gè)實(shí)施例連同其變化形式可組 合；舉例來(lái)說(shuō)，在出現(xiàn)高等待時(shí)間情形的芯片上復(fù)制操作中，與步驟305的芯片上復(fù) 制相關(guān)聯(lián)的編程可采用步驟405的快速編程序列。此外，與圖3—樣，圖4包含針對(duì) 高等待時(shí)間操作和高可靠性情形的優(yōu)化。與之前一樣，這些是獨(dú)立的方面。此外，雖然步驟305和405涉及單個(gè)高性能模式，但更一般來(lái)說(shuō)，可使用若干分 級(jí)的高性能模式。依據(jù)情形的嚴(yán)重性，可選擇適當(dāng)?shù)男阅苣Ｊ?。?lèi)似地，可在步驟311 和411中使用若干經(jīng)分級(jí)等級(jí)的增加的可靠性。與上述其它方面一樣，可用硬件、軟 件或在優(yōu)選實(shí)施例中通過(guò)可編程的固件來(lái)實(shí)施這些各種方面。以上呈現(xiàn)了用于改進(jìn)存儲(chǔ)器系統(tǒng)的性能的各種技術(shù)。2004年7月28日申請(qǐng)的第 10/901,849號(hào)美國(guó)專利申請(qǐng)案和2004年7月6日申請(qǐng)的第10/886,302號(hào)美國(guó)專利申請(qǐng) 案(兩者均在上文中提到)中描述了用于改進(jìn)性能的若干其它技術(shù)。這些應(yīng)用的各種 方面是互補(bǔ)的且可組合。雖然已經(jīng)相對(duì)于特定示范性實(shí)施例描述了本發(fā)明的各個(gè)方面，但將了解，本發(fā)明 在所附權(quán)利要求書(shū)的完整范圍內(nèi)受到保護(hù)。上文識(shí)別的專利、專利申請(qǐng)案、文章和書(shū)刊部分的全文在此全部以這些引用的形 式明確并入此背景技術(shù)中。
權(quán)利要求
1. 一種存儲(chǔ)器系統(tǒng)，其包括存儲(chǔ)器，其具有可重寫(xiě)的數(shù)據(jù)存儲(chǔ)部分；以及控制器，其用于管理存儲(chǔ)在所述存儲(chǔ)器中的數(shù)據(jù)，并控制所述存儲(chǔ)器系統(tǒng)與所述存儲(chǔ)器系統(tǒng)所連接到的主機(jī)之間的數(shù)據(jù)傳遞，其中所述控制器一般以第一性能水平操作所述存儲(chǔ)器，且響應(yīng)于系統(tǒng)相關(guān)情形以不同的第二性能水平操作所述存儲(chǔ)器。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平的性能高于所述第一 性能水平的性能。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其中所述控制器響應(yīng)于高等待時(shí)間情形而以 所述第二性能水平操作所述存儲(chǔ)器。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中所述高等待時(shí)間情形是編程期間的錯(cuò)誤。 5.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中所述高等待時(shí)間情形是數(shù)據(jù)重新定位操作期間的錯(cuò)誤。
6.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中所述高等待時(shí)間情形是垃圾收集操作。 7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)， 其中所述第二性能水平使用等級(jí)比所述第一性能水平低的錯(cuò)誤檢測(cè)和校正。 8.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)， 其中所述第二性能水平使用比所述第一性能水平快的編程序列。 9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器系統(tǒng)， 其中所述第二性能水平使用比所述第一性能水平快的時(shí)鐘速度。 10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器系統(tǒng)， 其中所述第二性能水平使用持續(xù)時(shí)間比所述第一性能水平長(zhǎng)的編程脈沖。 11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器系統(tǒng)， 其中所述第二性能水平使用振幅比所述第一性能水平大的編程脈沖。 12.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，
13.其中所述控制器響應(yīng)于額外的系統(tǒng)相關(guān)情形 而以第三性能水平額外地操作所述存儲(chǔ)器，其中所述第三性能水平的可靠性大于 所述第一性能水平的可靠性。
14.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平的可靠性大于所述第 一性能水平的可靠性。14.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述系統(tǒng)相關(guān)情形是部分頁(yè)編程。
15.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述系統(tǒng)相關(guān)情形是低電壓條件。
16.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平利用程度比所述第-性能水平高的錯(cuò)誤檢測(cè)和校正。
17.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平利用比所述第-性能水平慢的編程序列。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平利用比所述第-性能水平慢的時(shí)鐘速率。
19.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平利用持續(xù)時(shí)間比所述第-性能水平短的編程脈沖。
20.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其中所述第二性能水平使用具有較小振幅的編程脈沖。
21.-種操作存儲(chǔ)器系統(tǒng)的方法，所述存儲(chǔ)器系統(tǒng)包括具有可重寫(xiě)的數(shù)據(jù)存儲(chǔ)部分的存儲(chǔ)器以及用于管理存儲(chǔ)在所述存儲(chǔ)器中的數(shù)據(jù)并控制所述存儲(chǔ)器系統(tǒng)與所述存儲(chǔ)器系統(tǒng)所連接到的主機(jī)之間的數(shù)據(jù)傳遞的控制器，所述方法包括以第-性能水平操作所述存儲(chǔ)器；由所述控制器確定系統(tǒng)相關(guān)情形；以及響應(yīng)于所述確定系統(tǒng)相關(guān)情形，以不同于所述第-性能水平的第二性能水平操作所述存儲(chǔ)器。
22.根據(jù)權(quán)利要求21所述的方法，其中所述第二性能水平的性能高于所述第-性能水平的性能。
23.根據(jù)權(quán)利要求22所述的方法，其中所述控制器響應(yīng)于高等待時(shí)間情形而以所述第二性能水平操作所述存儲(chǔ)器。
24.根據(jù)權(quán)利要求23所述的方法，其中所述高等待時(shí)間情形是編程期間的錯(cuò)誤。
25.根據(jù)權(quán)利要求23所述的方法，其中所述高等待時(shí)間情形是數(shù)據(jù)重新定位操作期間的錯(cuò)誤。
26.根據(jù)權(quán)利要求23所述的方法，其中所述高等待時(shí)間情形是垃圾收集操作。
27.根據(jù)權(quán)利要求22所述的方法，其中所述第二性能水平使用等級(jí)比所述第-性能水平低的錯(cuò)誤檢測(cè)和校正。
28.根據(jù)權(quán)利要求22所述的方法，其中所述第二性能水平使用比所述第-性能水平快的編程序列。
29. 根據(jù)權(quán)利要求28所述的方法，其中所述第二性能水平使用比所述第一性能水平快的時(shí)鐘速度。
30. 根據(jù)權(quán)利要求29所述的方法，其中所述第二性能水平使用持續(xù)時(shí)間比所述第一 性能水平長(zhǎng)的編程脈沖。
31. 根據(jù)權(quán)利要求29所述的方法，其中所述第二性能水平使用振幅比所述第一性能 水平大的編程脈沖。
32. 根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括通過(guò)所述控制器確定額外的系統(tǒng)相關(guān)情形；以及響應(yīng)于所述確定額外的系統(tǒng)相關(guān)情形，響應(yīng)于額外的系統(tǒng)相關(guān)情形以第三性能 水平操作所述存儲(chǔ)器，其中所述第三性能水平的可靠性高于所述第一性能水平。
33. 根據(jù)權(quán)利要求21所述的方法，其中所述第二性能水平的可靠性高于所述第一性 能水平的可靠性。
34. 根據(jù)權(quán)利要求21所述的方法，其中所述系統(tǒng)相關(guān)情形是部分頁(yè)編程。
35. 根據(jù)權(quán)利要求21所述的方法，其中所述系統(tǒng)相關(guān)情形是低電壓條件。
36. 根據(jù)權(quán)利要求21所述的方法，其中所述第二性能水平利用程度比所述第一性能 水平高的錯(cuò)誤檢測(cè)和校正。
37. 根據(jù)權(quán)利要求21所述的方法，其中所述第二性能水平利用比所述第一性能水平 慢的編程序列。
38. 根據(jù)權(quán)利要求37所述的方法，其中所述第二性能水平利用比所述第一性能水平 慢的時(shí)鐘速率。
39. 根據(jù)權(quán)利要求37所述的方法，其中所述第二性能水平利用持續(xù)時(shí)間比所述第一 性能水平短的編程脈沖。
40. 根據(jù)權(quán)利要求37所述的方法，其中所述第二性能水平使用具有較小振幅的編程脈 沖。根據(jù)PCT第19條(1)款的聲明 依照PCT第1.9條(1)款和第46.4條規(guī)定，在此遞交附上的替換權(quán)利要求書(shū) 來(lái)替換起初提交的權(quán)利要求書(shū)。此信函是根據(jù)PCT第46.5條規(guī)定所寫(xiě)，且權(quán)利 要求書(shū)的帶有標(biāo)記的副本用于指出被替換頁(yè)與替換頁(yè)之間的差異。
全文摘要
本發(fā)明提供一種非易失性存儲(chǔ)器系統(tǒng)，其使其性能適應(yīng)一個(gè)或一個(gè)以上系統(tǒng)相關(guān)情形。如果發(fā)生存儲(chǔ)器將需要多于所分配的時(shí)間來(lái)完成操作的情形，則所述存儲(chǔ)器可從其正常操作模式切換到高性能模式，以便足夠迅速地完成所述操作。相反，如果出現(xiàn)可靠性可成為問(wèn)題的情形(例如部分頁(yè)編程)，則控制器可切換到高可靠性模式。在任一情況下，一旦觸發(fā)的系統(tǒng)情形已經(jīng)返回正常，所述存儲(chǔ)器便回復(fù)到正常操作。對(duì)這些情形的檢測(cè)可用于編程和數(shù)據(jù)重新定位兩種操作。示范性實(shí)施例是基于固件可編程的性能。
文檔編號(hào)G06F13/16GK101268453SQ200680034366
公開(kāi)日2008年9月17日 申請(qǐng)日期2006年7月18日 優(yōu)先權(quán)日2005年8月2日
發(fā)明者卡洛斯·岡薩雷斯, 安德魯·湯姆林 申請(qǐng)人:桑迪士克股份有限公司