專利名稱：在運行和休眠模式中存儲數(shù)據(jù)的電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理系統(tǒng)領(lǐng)域。本發(fā)明尤其涉及允許在運行和休 眠模式中存儲信號值的電路以及操作該電路的方法。
背景技術(shù)：
在許多電路中，特別是在那些依賴遠(yuǎn)程電源如電池的電路中，保 持電路的低功耗是很重要的。在解決運行電路效率問題的同時，人們 還把注意力轉(zhuǎn)到降低靜態(tài)功耗，即，由于在電路不執(zhí)行操作期間發(fā)生 的功率泄漏而導(dǎo)致的功率損失。 一種解決方法是，為電路提供休眠模 式，從而在這些不運行期間有效降低功耗。為了減少在這些休眠階段
的功率泄漏，現(xiàn)在許多電路設(shè)計利用功率門控(power gating)來幫 助使休眠模式處在特別低泄漏狀態(tài)。該功率門控是通過在標(biāo)準(zhǔn)單元器 件與建立"虛擬"Vdd軌(rail)的Vdd之間插入功率晶體管，或者 通過在標(biāo)準(zhǔn)單元器件與建立"虛擬"Vss軌的Vss之間插入功率晶體管 來實現(xiàn)的。為了進(jìn)入低泄漏模式，功率晶體管被關(guān)斷，并且該設(shè)計的 泄漏受到功率晶體管的泄漏的限制。由于功率晶體管可以被做到高 Vt,并且由于功率晶體管的寬度可以比電路中的有源器件的寬度小得 多，因此可以大大減少漏電流。因此，當(dāng)功率晶體管被關(guān)斷時，在其 輸出端的虛擬功率軌大致浮置到另一個功率軌，并且電路被斷電
(power down )。
盡管這大大節(jié)省了功率，但也引起了電路內(nèi)的狀態(tài)損失。如果希 望在休眠模式期間電路保持狀態(tài)，則必須在該設(shè)計內(nèi)使用數(shù)據(jù)保持
(retention)電路，如專用數(shù)據(jù)保持觸發(fā)器。這種操作模式允許所存 儲的信號值安全地保持在該電路的一'J、部分中，而該電路的其余部分 被斷電以便減少泄漏。當(dāng)恢復(fù)功率時，恢復(fù)所保存的信號值并且操作 繼續(xù)。 一種支持這樣的數(shù)據(jù)保持的方式是，對觸發(fā)器添加氣球鎖存器
(balloon latch)，使得信號值能被傳輸?shù)骄哂凶约旱碾娫吹臍馇蜴i 存器中，然后將該電源從觸發(fā)器其余部分中移除。這種方式的缺點是，
氣球鎖存器額外占據(jù)了相當(dāng)大的電路面積。
還提出了，具有相關(guān)掃描單元的敏感放大器觸發(fā)器和混合鎖存觸 發(fā)器在操作的斷電模式期間重新使用掃描單元來進(jìn)行數(shù)據(jù)保持，所述 掃描單元根據(jù)電平敏感掃描設(shè)計方法運行。盡管該方式減少了與提供 數(shù)據(jù)保持能力相關(guān)的電路開銷的增加，但它需要控制敏感放大器觸發(fā) 器或混合鎖存觸發(fā)器的三個時鐘信號，并且它們在速度、功耗和其他 因素方面都有公知的缺點。

發(fā)明內(nèi)容
本發(fā)明的第一方面提供一種存儲信號值的電路，所述電路包括 時鐘信號輸入端，可操作來接收時鐘信號；多個鎖存器，由所述時鐘 信號定時；由所述時鐘信號定時的至少一個三態(tài)器件，所述至少一個 三態(tài)器件布置在至少一個存儲鎖存器的輸入端，所述至少一個存儲鎖 存器是所述多個鎖存器中的至少一個，所述至少一個三態(tài)器件可操作 來響應(yīng)于預(yù)定時鐘信號值，有選擇地隔離所述至少一個存儲鎖存器的 所述輸入端；其中到所述電路的電力供應(yīng)被配置成使得，響應(yīng)于休眠 信號而減少所述電路的至少一部分兩端的電壓差，使得所述電路的所 述部分被斷電；維持所述至少一個存儲鎖存器兩端的電壓差；以及所 述三態(tài)器件接收的時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器 的所述輸入端被隔離。
本發(fā)明認(rèn)識到與電路進(jìn)入休眠模式有關(guān)的數(shù)據(jù)丟失的問題，并且 提供對該問題的一流解決方案，該解決方案要求很少的額外電路或控 制信號。該電路被配置成利用休眠信號來控制電路的至少一部分、但 不是至少一個存儲鎖存器斷電。因此，通過不用與電路的至少一部分 相同的方式控制存儲鎖存器的電力，至少一個存儲鎖存器在電路進(jìn)入 休眠模式時不會丟失電力或狀態(tài)。此外，該電路被布置成使得三態(tài)器 件接收的時鐘信號保持在預(yù)定值，使得存儲鎖存器的輸入端被隔離。 這不僅確保鎖存器不循環(huán)和丟失存儲的數(shù)據(jù)，還確保鎖存器的輸入端 被三態(tài)器件隔離，從而停止或者至少阻礙從該鎖存器泄漏數(shù)據(jù)。因此， 通過簡單地在該電路的所選部分中保持電力，并且^_用休眠信號和已 經(jīng)輸入到該電路的時鐘信號來控制這些部分的隔離，提供了休眠模式 中的數(shù)據(jù)保持，而不需要額外的控制信號或額外的存儲鎖存器。
在某些實施例中，時鐘信號是由不是該電路一部分的時鐘分發(fā)裝 置控制的，即，該時鐘分發(fā)裝置是芯片外部的，而在其他實施例中， 所述電路還包括時鐘信號分發(fā)裝置，其可操作來向所述多個鎖存器和 所述至少一個三態(tài)器件分發(fā)所述時鐘信號，所述時鐘信號分發(fā)裝置包
括休眠信號輸入端，可操作來接收休眠信號；其中響應(yīng)于所述至少一 個休眠信號，所述時鐘信號分發(fā)裝置可操作來將所述時鐘信號保持在 所述預(yù)定值，使得所述存儲鎖存器的所述輸入端被隔離。
在某些實施例中，所述時鐘分發(fā)裝置包括多個組件，時鐘信號通 過所述多個組件傳播，并且所述電路可操作來響應(yīng)于所述休眠信號， 減少在所述休眠信號輸入端的時鐘信號傳播方向上游的、所述時鐘信 號分發(fā)裝置的所述組件兩端的電壓差，使得所述組件被斷電，并且維 持所述休眠信號輸入端下游的所述組件兩端的電壓差。
盡管重要的是時鐘信號分發(fā)裝置在休眠模式期間保持一些電力輸 入，從而它能保持在預(yù)定值并且隔離存儲鎖存器的輸入端，但電力并 不需要提供到整個時鐘分發(fā)裝置，而是僅僅提供到休眠信號輸入端的 下游部分就可以了。因此，在功率消耗比較重要的情況下，該電路可 以設(shè)計成使得時鐘分發(fā)裝置的大部分可以被斷電，這能大大節(jié)省與時 鐘分發(fā)裝置相關(guān)的功率。
盡管電壓調(diào)節(jié)器可以在電路外部，但在某些實施例中，所述電路 可以包括電壓調(diào)節(jié)器，其可操作來控制提供到所述電路的各部分的電 壓電平，所述電壓調(diào)節(jié)器可操作來接收休眠信號，并且響應(yīng)于所述休 眠信號來減少所述電路的至少一部分兩端的電壓差，使得所述電路的 所述部分被斷電；以及保持所述至少一個存儲鎖存器兩端的電壓差。
應(yīng)當(dāng)注意，盡管時鐘信號和電壓電平可以由一個休眠信號控制， 但在某些實施例中，它們可以由分離的信號控制。
至于電壓調(diào)節(jié)器，它可以是用于控制提供給該電路的功率的任何 裝置，因此，它可以是例如，受控的電源或NFET和/或PFET功率晶體 管。此外，可以使用控制在任一或兩個功率軌上的電壓電平的電壓調(diào) 節(jié)器。
優(yōu)選的，該電路電路還包括多個三態(tài)器件，所述多個鎖存器包括 至少一個主鎖存器和至少一個從鎖存器，三態(tài)器件被布置在所述至少 一個主鎖存器和所述至少一個從鎖存器的各個輸入端，所述時鐘信號
分發(fā)裝置可操作來將所述時鐘信號分發(fā)給所述多個三態(tài)器件，使得響 應(yīng)于具有所述預(yù)定值的所述時鐘信號，所述至少一個主鎖存器或所述 至少一個從鎖存器的所述各個輸入端被隔離。
盡管在最簡單的實施例中，只需要一個三態(tài)器件來隔離存儲鎖存 器的輸入端從而阻止該鎖存器的數(shù)據(jù)丟失，但在更復(fù)雜的實施例中， 除了在時鐘周期外，需要另外的三態(tài)器件來阻止鎖存器之間的數(shù)據(jù)傳 輸。在某些實施例中，使用主和從鎖存器。在其他實施例中，使用分 開的、具有邏輯的鎖存器以及它們之間的至少一個三態(tài)器件。
盡管所述存儲鎖存器可以包括主鎖存器或某個其他電路組件，但 存儲鎖存器最好包括所述從鎖存器。
盡管保持鎖存器可以形成在復(fù)位觸發(fā)器內(nèi)，但如果這樣的話，就
存在需要解決的其它潛在問題。該潛在問題涉及這種可能性復(fù)位信 號在進(jìn)入或離開休眠模式時被無意激活，使得保持鎖存器被復(fù)位，并 且它應(yīng)當(dāng)保持的數(shù)據(jù)丟失。因此，在利用復(fù)位觸發(fā)器的本發(fā)明的實施 例中，可以使用包括一個、兩個或更多額外晶體管的阻斷器件，用來 在休眠模式期間阻斷復(fù)位信號以免影響保持鎖存器。用第一休眠信號 控制該阻斷器件，第一休眠信號在第二休眠信號之前被激活，這確保 復(fù)位信號^皮阻斷，同時電路的該部分?jǐn)嚯姟?br> 對于置位主從觸發(fā)器可能發(fā)生類似的問題，因此本發(fā)明的實施例 提供這樣的電路，其中所述主從觸發(fā)器包括置位主從觸發(fā)器，所述保 持鎖存器包括阻斷器件，所述阻斷器件可操作來接收所述第一休眠信 號和置位信號，并且可操作來響應(yīng)于所述第一休眠信號的接收，阻斷
所述置位信號并防止它置位所述保持鎖存器的狀態(tài)。
也可以使用一般由額外晶體管形成的阻斷器件來防止這些置位信 號改變存儲在保持鎖存器中的數(shù)據(jù)。
有利的是，所述電路可操作來響應(yīng)于施加在所述電路兩端的電壓 差而被加電，所述電路還包括功率晶體管，所述功率晶體管布置為使 得所述電壓差被施加在串聯(lián)的所述功率晶體管與所述電路的所述部分 兩端，所述功率晶體管可操作來接收所述休眠信號，并且可操作來響 應(yīng)于所述休眠信號被關(guān)斷，使得響應(yīng)于所述休眠信號，所述電路的所 述部分兩端的電壓差減少，并且所述電路的所述部分凈皮斷電。
盡管可以以各種不同方式來將電路未用于數(shù)據(jù)存儲的部分?jǐn)嚯姡?br> 但最好使用一個或多個功率晶體管來響應(yīng)于休眠信號將電路斷電。由 于功率晶體管可以做成具有高閾值電壓，并且由于功率晶體管的寬度
可以做得比該設(shè)計中的有源器件的寬度小得多，因此通過使用功率晶 體管可以大大減少漏電流。此外，功率晶體管易于控制，施加到柵極 的休眠信號或反相休眠信號用來將其關(guān)斷。
在某些實施例中，所述存儲鎖存器包括具有高閾值電壓的器件。 由于存儲鎖存器在休眠模式期間未被斷電，因此有利的是它泄漏 盡可能少的功率。因此，在鎖存器內(nèi)使用高閾值電壓器件將有助于減 少功率泄漏。盡管這種器件具有速度慢的缺點，但如果在設(shè)計中功率 泄漏較重要的話就可以使用它們，而在速度更關(guān)鍵的設(shè)計中可以選擇 其他更快的器件。
在某些實施例中，所述至少一個三態(tài)器件包括具有高閾值電壓的 器件。
在存儲鎖存器的輸入端使用具有高閾值電壓的三態(tài)器件，這減少 了泄漏，從而減少了功率消耗。
在優(yōu)選實施例中，所述時鐘信號分發(fā)裝置包括具有時鐘信號輸入 端和休眠信號輸入端的邏輯門。
在休眠模式期間將時鐘信號保持在某個預(yù)定值是很重要的，而這 可以用構(gòu)建簡單且便宜的時鐘分發(fā)裝置來實現(xiàn)。例如，可以使用這樣 的時鐘分發(fā)裝置，其包括邏輯門，該邏輯門可操作來響應(yīng)于休眠信號 依據(jù)三態(tài)器件的性質(zhì)而保持時鐘信號高或低。
盡管三態(tài)器件可以采用多種不同形式，但它們最好包括傳輸門， 所述傳輸門可操作來響應(yīng)于一個時鐘信號值而接收和發(fā)送輸入信號， 以及響應(yīng)于具有所述預(yù)定值的所述時鐘信號而顯示高阻抗。
在某些實施例中，所述電路還包括操作數(shù)據(jù)路徑，可操作來存 儲操作信號值，并且包括操作數(shù)據(jù)路徑主鎖存器，由操作時鐘信號 定時；和操作數(shù)據(jù)路徑從鎖存器，由所述操作時鐘信號定時；診斷數(shù) 據(jù)路徑，可操作來存儲診斷信號值，并且包括診斷數(shù)據(jù)路徑主鎖存 器，由診斷時鐘信號定時；和診斷數(shù)據(jù)路徑從鎖存器，由所述診斷時 鐘信號定時；所述診斷數(shù)據(jù)路徑從鎖存器和所述操作路徑從鎖存器作 為共享鎖存器提供，它既是所述操作數(shù)據(jù)路徑也是所述診斷數(shù)據(jù)路徑 的一部分。 本發(fā)明實施例的電路尤其可應(yīng)用到具有數(shù)據(jù)和掃描輸入端的觸發(fā)器。
優(yōu)選的，所述共享鎖存器包括所述存儲鎖存器。
如前面所討論的，使用從鎖存器作為存儲鎖存器是方便的。此外， 使用共享鎖存器作為存儲鎖存器可以是高效的。
在某些實施例中，所述電路包括布置在所述電路的輸入端的復(fù)用 器，所述復(fù)用器可操作來接收掃描輸入和數(shù)據(jù)輸入，所述掃描或數(shù)據(jù) 輸入響應(yīng)于控制信號而被選擇。
在器件的輸入端使用復(fù)用器，這允許通過該系統(tǒng)為診斷數(shù)據(jù)和操 作數(shù)據(jù)定時，而不需要單獨的掃描路徑。這種系統(tǒng)的缺點是，復(fù)用器 出現(xiàn)在操作路徑上，因此將影響關(guān)鍵路徑。因此，是否以這種方式使 用復(fù)用器取決于器件速度的重要性。
在某些實施例中，所述電路還包括多個部分，每一個部分包括至 少一個存儲鎖存器。
本發(fā)明的實施例可以用來控制電路的各獨立部分，每個部分具有 它們自己的存儲鎖存器，使得可以將不同的部分置入休眠模式并保持 數(shù)據(jù)，同時其他部分運行。
在某些實施例中，所述電路還包括多個部分，每一個部分包括至 少一個存儲鎖存器，所述時鐘信號分發(fā)裝置包括可操作來接收多個休 眠信號的休眠信號輸入端，并且所述電壓調(diào)節(jié)器包括可操作來接收多
個休眠信號的休眠信號輸入端；其中響應(yīng)于輸入到所述時鐘分發(fā)裝置 和所述電壓調(diào)節(jié)器的所述多個休眠信號之一，所述時鐘信號分發(fā)裝置 可操作來將送往所述各部分之一中的存儲鎖存器的所述時鐘信號保持 在所述預(yù)定值，使得所述存儲鎖存器的所述輸入端被隔離，并且所述 電壓調(diào)節(jié)器可操作來減少所述電路的所述至少一個部分兩端的電壓 差，使得所述電路的所述部分被斷電；以及維持所述存儲鎖存器兩端 的電壓差；以及響應(yīng)于所述多個休眠信號中的另一個，所述時鐘信號 分發(fā)裝置可操作來將送往所述各部分中的另 一個部分中的另 一存儲鎖 存器的所述時鐘信號保持在所述預(yù)定值，使得所述另一存儲鎖存器的 所述輸入端被隔離，并且所述電壓調(diào)節(jié)器可操作來減少所述電路的所 述另一部分兩端的電壓差，4吏得所述電路的所述另一部分被斷電；以 及維持所述另一存儲鎖存器兩端的電壓差。
在電路包括電壓調(diào)節(jié)器和時鐘分發(fā)裝置并且各個部分單獨地受控 的情況下，該電壓調(diào)節(jié)器和時鐘分發(fā)裝置由多個休眠信號控制，該多 個休眠信號可以將不同的部分置入休眠中，同時維持各個存儲鎖存器 兩端的電壓電平并使用時鐘信號來隔離各個存儲鎖存器。
本發(fā)明的另一方面提供一種在電路的一部分被斷電的時候在所述
電路內(nèi)存儲信號值的方法，所述方法包括以下步驟在時鐘信號輸入
端接收時鐘信號；將所述時鐘信號分發(fā)到多個鎖存器和至少一個三態(tài)
器件的時鐘輸入端，所述至少一個三態(tài)器件布置在所述多個鎖存器中 的至少一個鎖存器的輸入端，所述至少一個三態(tài)器件可操作來響應(yīng)于
預(yù)定時鐘信號值，有選擇地隔離所述至少一個鎖存器的所述輸入端； 響應(yīng)于接收的休眠信號減少所述電路的至少一部分兩端的電壓差， 使得所述電路的所述部分被斷電；維持至少一個存儲鎖存器兩端的電 壓差，所述至少 一個存儲鎖存器是所述多個鎖存器中的所述至少一個 鎖存器；以及將所述時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存 器的所述輸入端被隔離。
本發(fā)明的另一方面提供一種用于存儲信號值的數(shù)據(jù)處理裝置，所 述裝置包括時鐘信號輸入裝置，用來接收時鐘信號；多個鎖存器裝 置，由所述時鐘信號定時；由所述時鐘信號定時的至少一個三態(tài)裝置， 所述至少一個三態(tài)裝置布置在至少一個存儲鎖存器裝置的輸入端，所 述至少 一個存儲鎖存器裝置是所述多個鎖存器裝置中的至少 一個，所 述至少一個三態(tài)裝置可操作來響應(yīng)于預(yù)定時鐘信號值，有選擇地隔離 所述至少一個存儲鎖存器的所述輸入端；其中對應(yīng)于所述電路的電力 供應(yīng)裝置被配置成使得響應(yīng)于休眠信號減少所述數(shù)據(jù)處理裝置的至 少一部分兩端的電壓差，使得所述數(shù)據(jù)處理裝置的所述部分被斷電； 維持所述至少一個存儲鎖存器裝置兩端的電壓差；以及所述三態(tài)裝置 接收的時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器裝置的所述 輸入端凈皮隔離。
在某些實施例中，所述主從觸發(fā)器包括復(fù)位主從觸發(fā)器，所述保 持鎖存器包括兩個晶體管，該晶體管可操作來接收所述第一休眠信號 和復(fù)位信號，并且可操作來響應(yīng)于所述第一休眠信號的接收，阻斷所 述復(fù)位信號，并且防止它復(fù)位所述保持鎖存器的狀態(tài)。
通過下面結(jié)合附圖對說明性實施例的詳細(xì)描述，本發(fā)明的上述和其他目的、特征和優(yōu)點將變得清楚。


圖1示出根據(jù)本發(fā)明實施例的電路；
圖2示出根據(jù)本發(fā)明實施例的復(fù)用的數(shù)據(jù)保持觸發(fā)器；
圖3示出根據(jù)本發(fā)明實施例的定時掃描觸發(fā)器；
圖4示意性示出根據(jù)本發(fā)明實施例的電路；
圖5示意性示出根據(jù)本發(fā)明實施例的、具有外部時鐘分發(fā)裝置和
電壓調(diào)節(jié)器的電路；
圖6示意性示出根據(jù)本發(fā)明實施例的、具有可操作來接收若干休
眠信號的若干部分以及具有若干數(shù)據(jù)保持部分的電路；
圖7示出根據(jù)本發(fā)明實施例的、具有復(fù)位保持鎖存器的電路；
圖8示出圖7的復(fù)位保持鎖存器的組成晶體管；以及
圖9示出根據(jù)本發(fā)明實施例的置位保持鎖存器的組成晶體管。
具體實施例方式
圖1的電路示出根據(jù)本發(fā)明實施例的、可操作來在休眠模式期間 保持狀態(tài)的電路。該電路包括串聯(lián)的兩個鎖存器10、 20，每一個在其 輸入端具有三態(tài)器件30、 32。三態(tài)器件30、 32在該實施例中是傳輸 門，盡管也可以使用其他三態(tài)器件，如三態(tài)反相器或三態(tài)邏輯。
在該器件中示出的鎖存器IO—該實施例中的主鎖存器，包括在該 鎖存器10與低電壓軌Vss之間的功率晶體管40。這意味著響應(yīng)于功率 晶體管40的柵極處的休眠信號，功率晶體管40關(guān)斷，并且功率晶體 管的輸出浮置到Vdd，因此減少了鎖存器10兩端的電壓降，并且鎖存 器10被斷電，并將丟失狀態(tài)。
從鎖存器20未通過功率晶體管連接到Vss，因此它不會被休眠信 號斷電，因此從鎖存器20仍保持其狀態(tài)。
盡管在圖1中功率晶體管40顯示在單元內(nèi)，但它也可以在單元外 部。如果它在單元外部，則功率晶體管40控制為芯片上的鎖存器10 供電的功率軌。將功率晶體管放在單元外部的優(yōu)點是，它可以控制對 不止一個單元的供電，這減少了所需要的功率晶體管的總寬度。
三態(tài)器件和鎖存器由時鐘信號定時。圖1示出時鐘信號在輸入到 各個組件之前所經(jīng)過的電路?？梢钥闯?，時鐘信號最初與反相休眠信
號NAND(與非)。因此，響應(yīng)于休眠信號變高，輸入到該器件的時鐘 信號將保持低。這意味著，三態(tài)器件32響應(yīng)于休眠信號將鎖存器20 與鎖存器10隔離開，而且盡管鎖存器IO被斷電，鎖存器20也不會丟 失狀態(tài)。當(dāng)功率晶體管被再次接通時，時鐘保持低，同時從鎖存器中 保持的數(shù)據(jù)在輸出端Q被傳播出去，可能傳播到另一個主鎖存器。當(dāng) 發(fā)生這種情況時，時鐘被重啟。
因此可以看出，設(shè)計了一種能夠在鎖存器中保持狀態(tài)、而不需要 額外組件或狀態(tài)保存路徑的器件。
圖2所示的數(shù)據(jù)保持觸發(fā)器具有復(fù)用在一起的掃描輸入端36和數(shù) 據(jù)輸入端38，使得響應(yīng)于在這兩個輸入信號線的各自一個信號線上提 供給三態(tài)反相器42和44的掃描使能信號，選擇掃描輸入端36或數(shù)據(jù) 輸入端38。所選擇的輸入信號然后通過傳輸門50路由到鎖存器60。 另一傳輸門70位于鎖存器60與另一鎖存器80之間。鎖存器60通常 稱為主鎖存器，鎖存器80稱為從鎖存器。
在該電路中，如圖l的電路中一樣，主鎖存器60通過功率晶體管 (未示出)連接到電壓軌Vss之——Vss (即，主鎖存器60連接到虛 擬Vss)，使得當(dāng)休眠信號被斷言(assert)時，該鎖存器被斷電， 因此可以節(jié)省功率。在該實施例中，所示的所有組件都連接到虛擬Vss (即，通過功率晶體管連接到Vss )，除了那些標(biāo)記為由Vss提供的以 外。可以看出，主鎖存器80未通過功率晶體管連接到電壓軌，因此主 鎖存器80繼續(xù)接收電力，并且不會響應(yīng)于休眠信號而丟失狀態(tài)。當(dāng)然 存在著與該鎖存器保持其功率而不切換到休眠模式有關(guān)的功率損失， 但這是在保持狀態(tài)與節(jié)省更多功率之間的一個好的折衷。
為了減少功率損失，盡管不允許該鎖存器進(jìn)入休眠模式，但該鎖 存器可以是HVt器件，即，具有高閾值電壓的器件。這減少了漏電流 并且節(jié)省了功率。然而在速度上有損失，因此是否使用這樣的HVt器 件取決于功率節(jié)省和速度要求。鎖存器80的輸入端處的三態(tài)器件70 也可以是HVt器件，因為這有助于隔離鎖存器并減少泄漏。
在操作中，在進(jìn)入休眠模式之前，時鐘分發(fā)裝置的部分在控制之 后保持低，并且不浮置到不同的值。在分發(fā)到觸發(fā)器的時鐘中的邏輯 連接到Vss，并且不通過功率晶體管連接。這確保時鐘信號在休眠模式
期間保持低。當(dāng)時鐘輸入設(shè)置到零時，bclk也保持在零，從而通過傳 輸門70將從鎖存器與主鎖存器隔離開。包括從鎖存器80的反相器和 反饋三態(tài)反相器如上所述連接到Vss，以確保它們在休眠模式期間保持 狀態(tài)。當(dāng)時鐘停止在零之后，功率晶體管(未示出)可以關(guān)斷，這將 導(dǎo)致虛擬Vss軌向上浮置到Vdd。時鐘信號可以由單獨提供給功率晶體 管的休眠信號控制，以確保該時鐘信號在功率晶體管被關(guān)斷之前停 止，或者它們可以由相同的信號來控制，其中在源自功率晶體管的控 制線中加入延遲。應(yīng)當(dāng)注意，在使用延遲的情況下，當(dāng)進(jìn)入休眠模式 時，需要在控制功率晶體管的休眠信號中加入延遲，但當(dāng)退出休眠模 式時，需要將延遲施加到控制時鐘分發(fā)的休眠信號。這確保在移除功 率之前保持狀態(tài)，并且在恢復(fù)狀態(tài)之前恢復(fù)功率。由于clk輸入為O, 因此在連接到clk的反相器52中的醒OS將被關(guān)斷，因此反相器52不 需要連到Vss。連接到用于產(chǎn)生bclk的反相器52的另一反相器54將 需要連到Vss，因此在該反相器中可以選擇使用高閾值器件。當(dāng)退出休 眠模式時，功率晶體管被接通，這在幾個周期中將虛擬Vss軌向下帶 回到Vss。在虛擬Vss返回到大約Vss之后，保持在從鎖存器中的數(shù) 據(jù)向下游傳播，即，在Q處將該數(shù)據(jù)輸出到可能另一主鎖存器。在此 時間內(nèi)，時鐘保持在零。處理器然后可以繼續(xù)正常操作。
圖3示出根據(jù)本發(fā)明實施例的定時掃描保持觸發(fā)器。定時掃描保 持觸發(fā)器包括分離的掃描和數(shù)據(jù)路徑92、 94。這與圖2的復(fù)用設(shè)計相 比的優(yōu)點是掃描路徑92不在正常操作路徑內(nèi)，并且這樣也沒有減緩作 為關(guān)鍵路徑的該操作路徑94。該實施例示出掃描路徑92上的主鎖存器 90、操作數(shù)據(jù)路徑94上的主鎖存器IOO和這兩條路徑中的共享從鎖存 器IIO。在該實施例中，使用共享從鎖存器iio作為數(shù)據(jù)保持鎖存器。
在進(jìn)入休眠模式之前，時鐘停止在零，CLK和SCLK輸入設(shè)置到零。 分發(fā)到觸發(fā)器的時鐘中的邏輯的至少一部分必需連接到Vss，以確保在 休眠模式期間時鐘輸入保持在零。實際上休眠信號輸入的時鐘分發(fā)邏 輯下游的部分需要保持功率，但上游部分可以被斷電。在CLK和SCLK 輸入設(shè)置為零的情況下，BCLK和BSCLK將保持在零，從而將從鎖存器 110與主鎖存器90、 100隔離，并且啟動從鎖存器中的反饋路徑。包 括從鎖存器110的兩個三態(tài)反相器都連接到Vss，以確保它們在休眠模 式期間保持狀態(tài)。在時鐘停止在零之后，功率晶體管可以被關(guān)斷，這
將導(dǎo)致虛擬Vss軌向上浮置到Vdd，從而關(guān)斷主鎖存器90、 100。由于 時鐘CLK輸入為0，并且SCLK為零，因此在連接到CLK和SCLK的反 相器96、 98中的NMOS器件將被關(guān)斷，它們不需要連到Vss。如參照 圖2所說明的，所有連到Vss的器件可以被做成高閾值電壓器件。這 以CLK增加Q倍為代價減少了功率泄漏。
當(dāng)退出休眠模式時，功率晶體管被接通，這在幾個周期中將虛擬 Vss軌向下帶回到Vss。在虛擬Vss返回到Vss之后，保持在從鎖存器 中的數(shù)據(jù)向下游傳播到下一主鎖存器。在此時間內(nèi)，時鐘保持在零。 處理器然后可以繼續(xù)正常操作。
圖4示意性示出根據(jù)本發(fā)明實施例的電路5。該電路包括具有休眠 信號輸入端的時鐘分發(fā)裝置120、狀態(tài)保持部分130(典型地是鎖存器， 如圖3的鎖存器110)、電壓調(diào)節(jié)器140和電路部分150。時鐘分發(fā)裝 置將時鐘信號發(fā)送到電路的各個部分以及狀態(tài)保持部分130。發(fā)送到狀 態(tài)保持部分130的時鐘信號與輸入到時鐘分發(fā)裝置的sleepl信號 NAND(與非)，使得該時鐘信號能響應(yīng)于sleepl信號而保持在恒定值。 控制發(fā)送到電路的不同部分的電壓信號的電壓調(diào)節(jié)器140還接收休眠 信號sleep2。在所示出的實施例中，兩個休眠信號是不同的信號。這 并不是必要的，在某些實施例中，這些信號可以是相同的。如果是這 樣的話，則發(fā)送到電壓調(diào)節(jié)器140的休眠信號將具有內(nèi)置入其中的延 遲，使得該休眠信號在時鐘信號的休眠信號之后到達(dá)。這使時鐘信號 能在該電路被置入休眠模式之前將存儲鎖存器隔離。
在圖4所示的實施例中，響應(yīng)于sleepl信號，時鐘分發(fā)裝置120 將停止時鐘信號，從而隔離狀態(tài)保持部分130。然后響應(yīng)于sleep2信 號，電壓調(diào)節(jié)器減少發(fā)送到電路的部分150的電壓，但保持發(fā)送到狀 態(tài)保持部分130的電壓。因此狀態(tài)保持部分130保持其狀態(tài)，同時電 路的其余部分休眠。應(yīng)當(dāng)注意，盡管在該實施例中，將電壓調(diào)節(jié)器作 為模塊在芯片上示意性示出，但實際中它可以是在芯片外，或者可以 物理上遍布整個芯片。類似地，狀態(tài)保持部分和時鐘分發(fā)裝置可以物 理上遍布整個芯片。
圖5示意性示出與圖4類似的電路5，除了這種情況一時鐘分發(fā)裝 置120和電壓調(diào)節(jié)器140位于芯片外部。該電路與圖4的電路按照相 同的方式工作。
圖6示意性示出電路5，具有可操作來接收休眠信號的若干部分 150A、 150B和若干數(shù)據(jù)保持部分130A、 130B。在該電路中，可以響應(yīng) 于不同的休眠信號，將電路的不同部分在不同時間置入休眠模式。每 個部分具有它自己的數(shù)據(jù)保持部分，該數(shù)據(jù)保持部分可操作來在這些 休眠模式期間保持狀態(tài)。
圖7示出與圖1類似的電路，只是保持鎖存器60包括復(fù)位鎖存器。 如果保持鎖存器是置位或復(fù)位觸發(fā)器內(nèi)的鎖存器，那么休眠模式期間 的數(shù)據(jù)保持可能是特別困難的。這是因為當(dāng)加電時，必須特別小心使 存儲數(shù)據(jù)的鎖存器在該數(shù)據(jù)被提取之前不被置位或復(fù)位，否則該數(shù)據(jù) 可能在加電時丟失，于是該數(shù)據(jù)的保持就將沒有價值。因此，通常這 些鎖存器不用于數(shù)據(jù)保持。在圖7的電路中，通過為從鎖存器或保持 鎖存器20在到NAND門63的復(fù)位信號輸入端上提供額外的邏輯61， 解決了該問題。該邏輯61將反相復(fù)位信號nrst與休眠信號sleep進(jìn) 行OR (或)，從而確保保持鎖存器60不會在進(jìn)入或退出休眠模式時意 外地復(fù)位。
圖8示出晶體管形式的門66。具體地說，加入兩個在自己的輸入 端接收休眠信號的休眠晶體管65和67，足以阻止復(fù)位信號在休眠模式 期間變高，并且將NAND門63轉(zhuǎn)換成OAI12 66。
圖9以晶體管形式示出置位觸發(fā)器的相應(yīng)實施例，其中保持鎖存 器70包括置位鎖存器。在該置位觸發(fā)器中，NOR (或非)門與從鎖存 器70的三態(tài)反相器并聯(lián)。從鎖存器70對應(yīng)于圖6的復(fù)位觸發(fā)器的從 鎖存器60，用于置位觸發(fā)器。加入兩個nret FET 75和77，這將置位 觸發(fā)器的NOR門轉(zhuǎn)換成A0I12門70。這些加入的晶體管75和77與復(fù) 位觸發(fā)器的晶體管65和67 —樣操作，來阻止置位信號在休眠模式期 間被斷言。
盡管這里參照附圖詳細(xì)描述了本發(fā)明的說明性實施例，但應(yīng)當(dāng)理 解，本發(fā)明不限于這些具體實施例，并且本領(lǐng)域技術(shù)人員在不背離權(quán) 利要求書限定的本發(fā)明范圍和宗旨的前提下可以對其進(jìn)行各種改變和 修改。例如，可以將從屬權(quán)利要求的特征與獨立權(quán)利要求的特征進(jìn)行 各種組合，而不背離本發(fā)明的范圍。
權(quán)利要求
1.一種存儲信號值的電路，所述電路包括時鐘信號輸入端，可操作來接收時鐘信號；多個鎖存器，由所述時鐘信號定時；由所述時鐘信號定時的至少一個三態(tài)器件，所述至少一個三態(tài)器件布置在至少一個存儲鎖存器的輸入端，所述至少一個存儲鎖存器是所述多個鎖存器中的至少一個，所述至少一個三態(tài)器件可操作來響應(yīng)于預(yù)定時鐘信號值，有選擇地隔離所述至少一個存儲鎖存器的所述輸入端；其中提供給所述電路的電力被配置成使得響應(yīng)于休眠信號減少所述電路的至少一部分兩端的電壓差，使得所述電路的所述部分被斷電；維持所述至少一個存儲鎖存器兩端的電壓差；以及所述三態(tài)器件接收的時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器的所述輸入端被隔離。
2. 如權(quán)利要求l所述的電路，所述電路還包括 時鐘信號分發(fā)裝置，可操作來向所述多個鎖存器和所述至少一個三態(tài)器件分發(fā)所述時鐘信號，所述時鐘信號分發(fā)裝置包括可操作來接 收休眠信號的休眠信號輸入端；其中響應(yīng)于所述休眠信號，所述時鐘信號分發(fā)裝置可操作來將所述時 鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器的所述輸入端被隔 離。
3. 如權(quán)利要求2所述的電路，其中，所述時鐘信號分發(fā)裝置包括 多個組件，時鐘信號通過所述多個組件傳播，所述電路可操作來響應(yīng) 于所述休眠信號，減少在所述休眠信號輸入端的時鐘信號傳播方向上 游的、所述時鐘信號分發(fā)裝置的所述組件兩端的電壓差，使得所述組 件被斷電，并且維持所述休眠信號輸入端下游的所述組件兩端的電壓 差。
4. 如任一前面權(quán)利要求所述的電路，所述電路包括電壓調(diào)節(jié)器， 其可操作來控制提供到所述電路的各部分的電壓電平，所述電壓調(diào)節(jié) 器可操作來接收休眠信號，并且響應(yīng)于所述休眠信號來減少所述電路 的至少一部分兩端的電壓差，使得所述電路的所述部分被斷電；以及 保持所述至少一個存儲鎖存器兩端的電壓差。
5. 如任一前面權(quán)利要求所述的電路，所述電路還包括多個三態(tài)器 件，并且其中所述多個鎖存器包括至少一個主鎖存器和至少一個從鎖 存器，三態(tài)器件布置在所述至少一個主鎖存器和所述至少一個從鎖存 器的各個輸入端，所述時鐘信號分發(fā)裝置可操作來將所述時鐘信號分 發(fā)給所述多個三態(tài)器件，使得響應(yīng)于具有所述預(yù)定值的所述時鐘信 號，所述至少一個主鎖存器或所述至少一個從鎖存器的所述各個輸入 端凈皮隔離。
6. 如權(quán)利要求5所述的電路，其中所述存儲鎖存器包括所述從鎖 存器。
7. 如權(quán)利要求5或6所述的電路，其中所述主從觸發(fā)器包括復(fù)位 主從觸發(fā)器，所述保持鎖存器包括兩個晶體管，所述兩個晶體管可操 作來接收所述第一休眠信號和復(fù)位信號，并且可操作來響應(yīng)于所述第 一休眠信號的接收，阻斷所述復(fù)位信號并防止該復(fù)位信號復(fù)位所述保 持鎖存器的狀態(tài)。
8. 如權(quán)利要求5或6所述的電路，其中所述主從觸發(fā)器包括置位 主從觸發(fā)器，所述保持鎖存器包括兩個晶體管，所述兩個晶體管可操 作來接收所述第一休眠信號和置位信號，并且可操作來響應(yīng)于所述第 一休眠信號的接收，阻斷所述置位信號并防止該置位信號置位所述保 持鎖存器的狀態(tài)。
9. 如任一前面權(quán)利要求所述的電路，所述電路可操作來響應(yīng)于施 加在所述電路兩端的電壓差而被加電，所述電路還包括功率晶體管， 所述功率晶體管布置成使得所述電壓差施加在串聯(lián)的所述功率晶體管和所述電路的所述部分兩端，所述功率晶體管可操作來接收所述休眠 信號，并且可操作來響應(yīng)于所述休眠信號被關(guān)斷，使得響應(yīng)于所述休 眠信號，所述電路的所述部分兩端的電壓差減少，并且所述電路的所 述部分纟皮斷電。
10. 如任一前面權(quán)利要求所述的電路，其中所述存儲鎖存器包括 具有高閾值電壓的器件。
11. 如任一前面權(quán)利要求所述的電路，其中所述至少一個三態(tài)器 件包括具有高閾值電壓的器件。
12. 如任一前面權(quán)利要求所述的電路，其中所述時鐘信號分發(fā)裝 置包括具有時鐘信號輸入端和休眠信號輸入端的邏輯門。
13. 如任一前面權(quán)利要求所述的電路，其中，所述至少一個三態(tài) 器件包括傳輸門，所述傳輸門可操作來響應(yīng)于一個時鐘信號值而接收 和發(fā)送輸入信號，以及響應(yīng)于具有所述預(yù)定值的所述時鐘信號而顯示 高阻抗。
14. 如任一前面權(quán)利要求所述的電路，所述電路還包括 操作數(shù)據(jù)路徑，可操作來存儲操作信號值，并且包括操作數(shù)據(jù)路徑主鎖存器，由操作時鐘信號定時；和 操作數(shù)據(jù)路徑從鎖存器，由所述操作時鐘信號定時； 診斷數(shù)據(jù)路徑，可操作來存儲診斷信號值，并且包括 診斷數(shù)據(jù)路徑主鎖存器，由診斷時鐘信號定時；和 診斷數(shù)據(jù)路徑從鎖存器，由所述診斷時鐘信號定時； 所述診斷數(shù)據(jù)路徑從鎖存器和所述操作路徑從鎖存器作為共享鎖 存器提供，它既是所述操作數(shù)據(jù)路徑也是所述診斷數(shù)據(jù)路徑的一部 分。
15. 如權(quán)利要求14所述的電路，其中所述共享鎖存器包括所述存 儲鎖存器。
16. 如權(quán)利要求1到13中任一權(quán)利要求所述的電路，包括布置在 所述電路的輸入端的復(fù)用器，所述復(fù)用器可操作來接收掃描輸入和數(shù) 據(jù)輸入，所述掃描或數(shù)據(jù)輸入響應(yīng)于控制信號而被選擇。
17. 如任一前面權(quán)利要求所述的電路，所述電路還包括多個部分， 每一個部分包括至少一個存儲鎖存器。
18. 如權(quán)利要求2、或者當(dāng)從屬于權(quán)利要求2時權(quán)利要求1到16 中任一權(quán)利要求所述的電路，所述電路還包括電壓調(diào)節(jié)器，可操作來 控制提供到所述電路的各部分的電壓電平；所述電路包括多個部分，每一個部分包括至少一個存儲鎖存器， 所述時鐘信號分發(fā)裝置包括可操作接收多個休眠信號的休眠信號輸入 端，并且所述電壓調(diào)節(jié)器包括可操作接收多個休眠信號的休眠信號輸 入端；其中響應(yīng)于輸入到所述時鐘分發(fā)裝置和所述電壓調(diào)節(jié)器的所述多個休 眠信號之一，所述時鐘信號分發(fā)裝置可操作來將送往所述各部分之一中的存儲鎖存器的所述時鐘信號保持在所述預(yù)定值，使得所述存儲鎖 存器的所述輸入端被隔離，并且所述電壓調(diào)節(jié)器可操作來減少所述電 路的所述部分中至少一個部分兩端的電壓差，使得所述電路的所述部分被斷電；以及維持所述存儲鎖存器兩端的電壓差；以及響應(yīng)于所述多個休眠信號中的另一個休眠信號，所述時鐘信號分 發(fā)裝置可操作來將送往所述各部分的另 一個部分中的另 一存儲鎖存器 的所述時鐘信號保持在所述預(yù)定值，使得所述另一存儲鎖存器的所述 輸入端被隔離，并且所述電壓調(diào)節(jié)器可操作來減少所述電路的所述另 一部分兩端的電壓差，使得所述電路的所述另一部分被斷電；以及維 持所述另一存儲鎖存器兩端的電壓差。
19. 一種在電路的一部分被斷電的時候在所述電路內(nèi)存儲信號值 的方法，所述方法包括以下步驟 在時鐘信號輸入端接收時鐘信號；將所述時鐘信號分發(fā)到多個鎖存器和至少一個三態(tài)器件的時鐘輸 入端，所述至少一個三態(tài)器件布置在所述多個鎖存器中的至少一個鎖 存器的輸入端，所述至少一個三態(tài)器件可操作來響應(yīng)于預(yù)定時鐘信號 值，有選擇地隔離所述至少一個鎖存器的所述輸入端；響應(yīng)于接收的休眠信號減少所述電路的至少一部分兩端的電壓差，使得所述電路的所述 部分纟皮斷電；維持至少一個存儲鎖存器兩端的電壓差，所述至少一個存儲鎖存 器是所述多個鎖存器中的所述至少一個鎖存器；以及將所述時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器的所述 輸入端凈皮隔離。
20. —種用于存儲信號值的數(shù)據(jù)處理裝置，所述裝置包括 時鐘信號輸入裝置，用來接收時鐘信號； 多個鎖存器裝置，由所述時鐘信號定時；由所述時鐘信號定時的至少一個三態(tài)裝置，所述至少一個三態(tài)裝 置布置在至少一個存儲鎖存器裝置的輸入端，所述至少一個存儲鎖存 器裝置是所述多個鎖存器裝置中的至少一個鎖存器裝置，所述至少一 個三態(tài)裝置可操作來響應(yīng)于預(yù)定時鐘信號值，有選擇地隔離所述至少 一個存儲鎖存器的所述輸入端；其中用于所述電路的電力供應(yīng)裝置配置成使得響應(yīng)于休眠信號 減少所述數(shù)據(jù)處理裝置的至少一部分兩端的電壓差，使得所述數(shù)據(jù)處理裝置的所述部分被斷電；維持所述至少一個存儲鎖存器裝置兩端的電壓差；以及 由所述三態(tài)裝置接收的時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器裝置的所述輸入端被隔離。
全文摘要
本發(fā)明涉及用于在休眠期間存儲信號的電路，該電路的所述實施例包括時鐘信號輸入端，可操作來接收時鐘信號；多個鎖存器，由所述時鐘信號定時；由所述時鐘信號定時的至少一個三態(tài)器件，所述至少一個三態(tài)器件布置在至少一個存儲鎖存器的輸入端，所述至少一個存儲鎖存器是所述多個鎖存器中的至少一個，所述至少一個三態(tài)器件可操作來響應(yīng)于預(yù)定時鐘信號值，有選擇地隔離所述至少一個存儲鎖存器的所述輸入端；時鐘信號分發(fā)裝置，可操作來向所述多個鎖存器和所述至少一個三態(tài)器件分發(fā)所述時鐘信號；其中響應(yīng)于休眠信號，所述電路可操作來減少所述電路的至少一部分兩端的電壓差，使得所述電路的所述部分被斷電；維持至少一個存儲鎖存器兩端的電壓差，所述至少一個存儲鎖存器是所述多個鎖存器中的至少一個鎖存器；所述時鐘信號分發(fā)裝置可操作來將所述時鐘信號保持在所述預(yù)定值，使得所述存儲鎖存器的所述輸入端被隔離。
文檔編號G06F1/32GK101185049SQ200680018359
公開日2008年5月21日 申請日期2006年3月17日 優(yōu)先權(quán)日2005年3月24日
發(fā)明者M·J·金卡德, M·小弗雷德里克 申請人:Arm有限公司