專利名稱：處理單元和處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及安裝在移動(dòng)通信設(shè)備中用于進(jìn)行Viterbi譯碼的ASC(加法、比較和選擇)運(yùn)算的處理單元。
背景技術(shù)：
在移動(dòng)無線電通信網(wǎng)絡(luò)的數(shù)據(jù)通信中，由于頻繁地發(fā)生位差錯(cuò)(bit error)，所以需要執(zhí)行糾錯(cuò)處理。在糾錯(cuò)方法中，有一種通過在接收機(jī)一側(cè)進(jìn)行Viterbi譯碼而對(duì)輸入位中產(chǎn)生的卷積碼進(jìn)行譯碼的方法。在糾錯(cuò)處理中，使用數(shù)字信號(hào)處理器(以下叫做“DSP”)。
Viterbi譯碼重復(fù)諸如加法、比較和選擇等簡(jiǎn)單處理并對(duì)最終的數(shù)據(jù)進(jìn)行追溯(trace-back)處理，從而對(duì)卷積碼實(shí)現(xiàn)最大似然譯碼。
以下將簡(jiǎn)要說明Viterbi譯碼處理。通過對(duì)輸入位及其前面的固定數(shù)目的位進(jìn)行模2加來產(chǎn)生卷積碼。然后，產(chǎn)生的多個(gè)編碼數(shù)據(jù)相應(yīng)于輸入位的一個(gè)位。把對(duì)編碼數(shù)據(jù)有影響的輸入信息位的數(shù)目叫做約束長(zhǎng)度(K)。輸入信息位的數(shù)目等于在模2加中所使用的移位寄存器的級(jí)數(shù)。
由輸入位和先前(K-1)輸入位的狀態(tài)來確定編碼數(shù)據(jù)。當(dāng)輸入新的信息位時(shí)，輸入位的狀態(tài)轉(zhuǎn)變到新的狀態(tài)。由新的輸入位是“0”還是“1”來確定編碼數(shù)據(jù)轉(zhuǎn)變的狀態(tài)。由于各個(gè)(K-1)位為“1”或“0”，所以編碼數(shù)據(jù)轉(zhuǎn)變狀態(tài)的數(shù)目變?yōu)?(K-1)。
在Viterbi譯碼中，觀察接收到的編碼數(shù)據(jù)序列，從所有可獲得的狀態(tài)轉(zhuǎn)變中估計(jì)最可能的狀態(tài)。為此，每當(dāng)編碼數(shù)據(jù)(接收到的數(shù)據(jù)序列)相應(yīng)于信息位的一個(gè)位時(shí)，計(jì)算到該點(diǎn)處每個(gè)狀態(tài)的各個(gè)路徑的信號(hào)間距離(量度(metric))。然后，依次重復(fù)如下操作，即在到達(dá)相同的狀態(tài)的路徑中留下具有較小量度的路徑作為幸存者。
如

圖1的狀態(tài)轉(zhuǎn)變圖所示，在具有約束長(zhǎng)度K的卷積編碼器中，每個(gè)都示出從前一點(diǎn)處的狀態(tài)S[n]和S[n+2(K-2)]中每個(gè)狀態(tài)的狀態(tài)轉(zhuǎn)變的兩個(gè)路徑延伸到某一點(diǎn)處的一個(gè)狀態(tài)S[2n](n＝正整數(shù))。例如，在K＝3的情況下，在n＝1時(shí)，從S[1](狀態(tài)S01)和S[3](狀態(tài)S11)中的每個(gè)狀態(tài)到S[2](狀態(tài)S10)(前兩位按“1”和“0”的順序輸入的狀態(tài))的轉(zhuǎn)變是可能的。此外，在n＝2時(shí)，從S[2](狀態(tài)S10)和S[4](狀態(tài)S00)中的每個(gè)狀態(tài)到S[4](狀態(tài)S00)(由低階的兩位所示的狀態(tài))的轉(zhuǎn)變是可能的。
路徑量度“a”是輸入到狀態(tài)S[2n]的路徑輸出符號(hào)(symbol)和接收到的數(shù)據(jù)序列之間的信號(hào)間距離(分支(metric)量度)與路徑量度“A”之和。路徑量度“A”是到達(dá)前一狀態(tài)處狀態(tài)S[n]的幸存路徑的分支量度的總和。同樣，路徑量度“b”為輸入到狀態(tài)S[2n]的路徑輸出符號(hào)和接收到的數(shù)據(jù)序列之間的信號(hào)間距離(分支量度)“y”與路徑量度“B”之和。路徑量度“B”為到達(dá)前一點(diǎn)處狀態(tài)S[n+2(K-2)]的幸存路徑的分支量度的總和。在Viterbi譯碼中，把輸入到狀態(tài)S[2n]的路徑量度“a”和“b”相互比較，并選中較小的路徑作為幸存路徑。
在Viterbi譯碼中，相對(duì)于每個(gè)點(diǎn)處的2(K-2)狀態(tài)執(zhí)行的每個(gè)處理包括獲得路徑量度的加法、在路徑量度之間進(jìn)行比較和選擇路徑。此外，在選擇路徑時(shí)，留下示出選中哪一個(gè)路徑的歷史作為路徑選擇信號(hào)PS[i]，[I＝0到2(k-2)-1]。
此時(shí)，如果被選中路徑的前一狀態(tài)的下標(biāo)(subscript)(例如，n)小于另一個(gè)未選中路徑的前一狀態(tài)的下標(biāo)(n+2(K-2))，則建立PS[i]＝0。如果下標(biāo)(n)比標(biāo)記(n+2(K-2))大，則建立PS[i]＝1。
在圖1的情況下，由于建立了n＜(n+2(K-2))，所以在a＞b時(shí)選中狀態(tài)S[n+2(K-2)]并建立PS[S2n]＝1，在a≤b時(shí)選中狀態(tài)S[n]并建立PS[S2n]＝0。
然后，在Viterbi譯碼中，對(duì)數(shù)據(jù)進(jìn)行譯碼，同時(shí)根據(jù)路徑選擇信號(hào)追溯到最后幸存的路徑。
以下將說明由于Viterbi譯碼的常規(guī)處理單元TMS320C54x，它是作為一個(gè)例子給出的普通處理單元(由TEXAS INSTRUMENTS所制造，以下叫做“C54x”)。在GSM蜂窩式無線電系統(tǒng)中，把以下給出的公式(1)用作一種卷積碼。
G1(D)＝1+D3+D4G2(D)＝1+D+D3+D4…(1)由圖2所示的蝶形結(jié)構(gòu)的網(wǎng)格圖來表示以上的卷積碼。網(wǎng)格圖示出卷積碼從某一狀態(tài)轉(zhuǎn)變到另一狀態(tài)的情況。我們假設(shè)約束長(zhǎng)度為K。對(duì)每個(gè)符號(hào)部分呈現(xiàn)出狀態(tài)2(K-2)＝16或8的蝶形結(jié)構(gòu)。然后，把兩個(gè)分支輸入每個(gè)狀態(tài)，由ACS運(yùn)算來確定新的路徑量度。
可把分支量度定義為以下的公式(2)。
M＝SD(2*i)*B(J，0)+SD(2*i+1)*B(j，1)…(2)這里SD(2*i)代表軟判決輸入的符號(hào)量度的第一符號(hào)，SD(2*i+1)代表符號(hào)量度的第二符號(hào)。B(J，0)和B(j，1)與由圖3所示的卷積編碼器所產(chǎn)生的代碼一致。
在C54x中，把算術(shù)邏輯部分(以下叫做“ALU”)設(shè)定為雙16位模式，從而以高速來處理蝶形結(jié)構(gòu)。通過根據(jù)DSADT指令來平行地計(jì)算兩個(gè)路徑量度(2*J和2*J+1)和分支量度(M和-M)并根據(jù)CMPS指令來執(zhí)行比較，可獲得對(duì)新路徑量度(j)的確定。通過根據(jù)DSADT指令來平行地計(jì)算兩個(gè)路徑量度和分支量度(M和-M)，可獲得對(duì)新路徑量度(j+8)的確定。把計(jì)算結(jié)果分別存儲(chǔ)在雙精度累加器的高階和低階位中。
CMPS指令把累加器的高階和低階位相比較并把較大的值存儲(chǔ)在存儲(chǔ)器中。此外，每當(dāng)執(zhí)行比較時(shí)，把選中的值寫入16位的過渡寄存器(TRN)。每當(dāng)每個(gè)符號(hào)處理結(jié)束時(shí)，把寫到TRN的內(nèi)容存儲(chǔ)在存儲(chǔ)器中。待存儲(chǔ)在存儲(chǔ)器中的信息用于在追溯處理中搜索適當(dāng)路徑。圖4示出Viterbi譯碼的蝶形運(yùn)算的宏程序。
在訪問宏前把分支量度的值存儲(chǔ)在T寄存器中。圖5示出路徑量度的存儲(chǔ)器映射的一個(gè)例子。
在一個(gè)符號(hào)部分中執(zhí)行8個(gè)蝶形運(yùn)算并獲得16個(gè)新的狀態(tài)。在幾個(gè)部分上重復(fù)地計(jì)算這一系列的處理。在處理結(jié)束后，執(zhí)行追溯，從而從16個(gè)路徑中搜索適當(dāng)?shù)穆窂健亩?，可獲得譯碼位序列。
于是可說明普通DSP C54x的ACS運(yùn)算的機(jī)理。然后，在C54x中，以來自圖4中宏程序例子的4個(gè)機(jī)器周期來實(shí)現(xiàn)對(duì)兩個(gè)路徑量度的更新。
將來，預(yù)期對(duì)非話音通信的需求將不斷增加，這種通信需要高質(zhì)量的發(fā)射而位差錯(cuò)率比話音通信低。作為實(shí)現(xiàn)低的位差錯(cuò)率的裝置，有一種增加Viterbi譯碼的約束長(zhǎng)度K的裝置。
然而，如果把約束長(zhǎng)度K增加相應(yīng)于一位的值，則路徑量度的數(shù)目(狀態(tài)數(shù)目)加倍。為此，在使用DSP的Viterbi譯碼中的運(yùn)算數(shù)目也加倍。一般，非話音通信中的信息量比話音通信中的信息量大。如果信息量增加，則包括ACS運(yùn)算的Viterbi譯碼中的運(yùn)算數(shù)目也增加。使用DSP的運(yùn)算數(shù)目的增加使得難于對(duì)便攜式終端保持長(zhǎng)時(shí)間的電池。
為了減小便攜式終端的尺寸、減少重量和降低成本，近幾年還把通過特殊LSI處理的區(qū)域設(shè)計(jì)成以使用DSP處理的一個(gè)芯片的形式來實(shí)行。
然而，使用DSP的運(yùn)算數(shù)目的增加超過了現(xiàn)有DSP的處理能力，從而使得不可能使用DSP的一個(gè)芯片的形式來實(shí)行。
此外，如果通過增強(qiáng)DSP的功能來增加運(yùn)算數(shù)目，則將使DSP本身的成本增加。結(jié)果，不可能實(shí)行便攜式終端成本的減少。

發(fā)明內(nèi)容
本發(fā)明的第一個(gè)目的是提供一種利用在軟件上的投資小的DSP來有效地處理Viterbi譯碼的ACS運(yùn)算的處理單元。
通過在處理單元中配置兩對(duì)比較部分、一加法部分以及一用于存儲(chǔ)比較結(jié)果的存儲(chǔ)部分以及平行地執(zhí)行ACS運(yùn)算可達(dá)到以上目的。
附圖概述圖1是示出Viterbi譯碼中卷積編碼器狀態(tài)轉(zhuǎn)變的路徑的網(wǎng)格圖；圖2是示出網(wǎng)格圖的蝶形結(jié)構(gòu)的示意圖；圖3是示出由卷積編碼器產(chǎn)生的代碼的一個(gè)例子的示意圖；圖4是示出用于信道編碼的Viterbi運(yùn)算的一個(gè)例子的程序圖；圖5是示出指針控制和路徑量度存儲(chǔ)器一個(gè)例子的示意圖；圖6是示出本發(fā)明第一實(shí)施例的處理單元的結(jié)構(gòu)的方框圖；圖7是示出具有碼率1/2的卷積編碼器一個(gè)例子的方框圖；圖8是示出約束長(zhǎng)度K＝4的蝶形結(jié)構(gòu)的示意圖；圖9是示出本發(fā)明第二實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖10是說明本發(fā)明第二實(shí)施例的處理單元的流水線(pipe line)操作的時(shí)序圖；圖11是示出本發(fā)明第二實(shí)施例的RAM的存儲(chǔ)器訪問操作一個(gè)例子的示意圖；圖12是示出本發(fā)明第三實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖13是示出本發(fā)明第三實(shí)施例的雙端口RAM的存儲(chǔ)器訪問操作一個(gè)例子的示意圖；圖14是示出本發(fā)明第四實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖15是說明本發(fā)明第四實(shí)施例的處理單元的流水線操作的時(shí)序圖；圖16是示出本發(fā)明第五實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖17是示出本發(fā)明第六實(shí)施例的處理單元的ACS運(yùn)算結(jié)果的圖；圖18是示出本發(fā)明第六實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖19是示出本發(fā)明第七實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖20是示出本發(fā)明第八實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖21是示出本發(fā)明第八實(shí)施例的4∶2壓縮器的輸入/輸出視圖；圖22是示出本發(fā)明第九實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖23是示出雙精度AU的進(jìn)位控制的視圖；圖24是示出本發(fā)明第十實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖25是示出本發(fā)明第十一實(shí)施例的處理單元結(jié)構(gòu)的方框圖；圖26是示出本發(fā)明第十二實(shí)施例的移動(dòng)電臺(tái)設(shè)備結(jié)構(gòu)的方框圖；圖27是示出本發(fā)明第十三實(shí)施例的移動(dòng)電臺(tái)設(shè)備結(jié)構(gòu)的方框圖；圖28是示出本發(fā)明第十四實(shí)施例的基站設(shè)備結(jié)構(gòu)的方框圖；以及圖29是示出本發(fā)明第十五實(shí)施例的基站設(shè)備結(jié)構(gòu)的方框圖。
本發(fā)明的較佳實(shí)施方式現(xiàn)在將參考附圖來描述本發(fā)明的實(shí)施例。
(第一實(shí)施例)圖6是示出本發(fā)明第一實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖6中，路徑量度存儲(chǔ)部分1存儲(chǔ)路徑量度，并經(jīng)由總線2執(zhí)行數(shù)據(jù)供應(yīng)和運(yùn)算結(jié)果的轉(zhuǎn)移。分支量度存儲(chǔ)部分3存儲(chǔ)分支量度并經(jīng)由總線4執(zhí)行數(shù)據(jù)供應(yīng)。
比較部分5和9把分別從路徑量度存儲(chǔ)部分1和分量量度存儲(chǔ)部分3分別經(jīng)由總線2和4輸入的數(shù)據(jù)進(jìn)行比較。
加法部分6和10把分別經(jīng)由總線2和4從路徑量度存儲(chǔ)部分1和分支量度存儲(chǔ)部分3讀取的數(shù)據(jù)相加。
比較結(jié)果存儲(chǔ)部分7存儲(chǔ)比較部分5的比較結(jié)果，比較結(jié)果存儲(chǔ)部分11存儲(chǔ)比較部分9的比較結(jié)果。然后，比較結(jié)果存儲(chǔ)部分7和11經(jīng)由總線2把比較結(jié)果轉(zhuǎn)移到路徑量度存儲(chǔ)部分1中。
選擇部分8輸入加法部分6的相加結(jié)果并根據(jù)比較部分5的比較結(jié)果來確定輸出。選擇部分12輸入加法部分10的相加結(jié)果并根據(jù)比較部分9的比較結(jié)果確定輸出。然后，選擇部分8和12經(jīng)由總線13把根據(jù)比較結(jié)果確定的輸出轉(zhuǎn)移到路徑量度存儲(chǔ)部分1。
接著，以下將參考附圖來說明第一實(shí)施例的處理單元的ACS運(yùn)算。在以下說明中，假設(shè)待譯碼的數(shù)據(jù)是經(jīng)圖7的卷積編碼器(其中約束長(zhǎng)度K＝4且碼率為1/2)編碼的數(shù)據(jù)。此外，路徑量度的數(shù)據(jù)類型以及分支量度的數(shù)據(jù)類型是單精度數(shù)據(jù)。然后，在為了方便而把雙精度數(shù)據(jù)設(shè)定為(X，Y)時(shí)，把雙精度數(shù)據(jù)的高階位置設(shè)定為X并把低階位置設(shè)定為Y。
把四個(gè)分支量度分別設(shè)定為BM0、BM1、BM2、BM3。如果所示的狀態(tài)轉(zhuǎn)變使用這些分支量度，則蝶形結(jié)構(gòu)如圖8所示。
這里，應(yīng)注意老狀態(tài)的節(jié)點(diǎn)N0和N1。節(jié)點(diǎn)N0和N1的轉(zhuǎn)移目標(biāo)分別為節(jié)點(diǎn)N’0和N’4。
然后，在從節(jié)點(diǎn)N0轉(zhuǎn)變到節(jié)點(diǎn)N’0時(shí)獲得的的分支量度為BM0，在從節(jié)點(diǎn)N1轉(zhuǎn)變到節(jié)點(diǎn)N’0時(shí)獲得的的分支量度為BM1。此外，在從節(jié)點(diǎn)N0轉(zhuǎn)變到節(jié)點(diǎn)N’4時(shí)獲得的的分支量度為BM1，在從節(jié)點(diǎn)N1轉(zhuǎn)變到節(jié)點(diǎn)N’4時(shí)獲得的的分支量度為BM0。
于是，分別以分支量度BM0和BM1來替換節(jié)點(diǎn)N0的路徑量度PM0和節(jié)點(diǎn)N1的路徑量度PM1，并把這些量度相加。從而，獲得節(jié)點(diǎn)N’0的路徑量度PM‘0以及節(jié)點(diǎn)N’4的路徑量度PM’4。
然后，可把此關(guān)系相應(yīng)于其它節(jié)點(diǎn)對(duì)(節(jié)點(diǎn)對(duì)N2和N3，節(jié)點(diǎn)對(duì)N4和N5，節(jié)點(diǎn)對(duì)N6和N7)。
本發(fā)明的發(fā)明人已注意到此關(guān)系，并發(fā)現(xiàn)可通過平行地處理ACS運(yùn)算來同時(shí)更新兩個(gè)路徑量度并可減少處理時(shí)間。這導(dǎo)致了本發(fā)明。
由比較部分5、加法部分6、比較結(jié)果存儲(chǔ)部分7和選擇部分8來執(zhí)行前半部分中節(jié)點(diǎn)N’0和N’3的ACS運(yùn)算。與此運(yùn)算相平行，由比較部分9、加法部分10、比較結(jié)果存儲(chǔ)部分11和選擇部分12來進(jìn)行后半部分中節(jié)點(diǎn)N’4到N’8的ACS運(yùn)算。以下將具體說明從節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0到N’4的ACS運(yùn)算。
首先，把兩個(gè)路徑量度(PM1，PM0)從路徑量度存儲(chǔ)部分1輸出到總線2。另一方面，把兩個(gè)分支量度(BM1，BM0)從分支量度存儲(chǔ)部分3輸出到總線4。
比較部分5輸入來自總線4的兩個(gè)路徑量度(PM1，PM0)和來自總線4的兩個(gè)分支量度(BM1，BM0)，從而計(jì)算PM1+BM1-PM0-BM0。
加法部分6輸入來自總線2的兩個(gè)路徑量度(PM1，PM0)和來自總線4的兩個(gè)分支量度(BM1，BM0)，從而計(jì)算PM1+BM1以及PM0+BM0。然后，把計(jì)算結(jié)果(作為PM1+BM1，PM0+BM0)輸出到選擇部分8。
選擇部分8輸入最高位(以下叫做“MSB”)PM1+BM1-PM0-BM0，它是比較部分5的比較結(jié)果的代碼位。然后，選擇部分8從MSB的值中選擇把高階PM1+BM1輸出到總線13還是把低階PM0+BM0輸出到總線13。
換句話說，如果建立以下所示的公式(3)，則MSB為0且選擇部分8把低階PM0+BM0作為PM’0輸出到總線13。相反，如果不建立公式(3)，則MSB為1且選擇部分8把高階PM1+BM1作為PM’0輸出到總線13。
PM1+BM1≥PM0+BM0 …(3)此外，同時(shí)把比較部分5的比較結(jié)果MSB存儲(chǔ)在比較結(jié)果存儲(chǔ)部分7中。
比較部分9輸入來自總線2的兩個(gè)路徑量度(PM1，PM0)和來自總線4的兩個(gè)分支量度(BM1，BM0)，從而計(jì)算PM1+BM0-PM0-BM1。
加法部分10輸入來自總線2的兩個(gè)路徑量度(PM1，PM0)和來自總線4的兩個(gè)分支量度(BM1，BM0)，從而計(jì)算PM1+BM0以及PM0+BM1。然后，把計(jì)算結(jié)果(作為PM1+BM0，PM0+BM1)輸出到選擇部分12。
選擇部分12輸入比較部分9的比較結(jié)果的MSB，即PM1+BM0-PM0-BM1。然后，選擇部分12從MSB的值中選擇把高階PM1+BM0輸出到總線13還是把低階PM0+BM1輸出到總線13。
換句話說，如果建立以下所示的公式(4)，則MSB為0且選擇部分12把低階PM0+BM1作為PM’4輸出到總線13。相反，如果不建立公式(4)，則MSB為1且選擇部分12把高階PM1+BM0作為PM’4輸出到總線13。
PM1+BM0≥PM0+BM1 …(4)此外，同時(shí)把比較部分9的比較結(jié)果MSB存儲(chǔ)在比較結(jié)果存儲(chǔ)部分11中。
以同樣的方式對(duì)其它節(jié)點(diǎn)對(duì)進(jìn)行以上處理。結(jié)果，可平行地執(zhí)行使用DSP的Viterbi編碼的ACS運(yùn)算，并可以相對(duì)少的處理量高速地進(jìn)行運(yùn)算處理。
以上實(shí)施例說明了約束長(zhǎng)度K＝4且碼率為1/2的情況。然而，即使約束長(zhǎng)度和碼率是別的值，也可建立以上關(guān)系。因此，適當(dāng)?shù)靥峁┝伺c其相應(yīng)的變化，從而可獲得相同的優(yōu)點(diǎn)。
(第二實(shí)施例)圖9是示出本發(fā)明第二實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖9的處理單元中，把相同的標(biāo)號(hào)加到與圖6的處理單元共同的部分，并省略其描述。
在圖9的處理單元中，由具有四個(gè)存儲(chǔ)單元的RAM14來形成用于存儲(chǔ)路徑量度的存儲(chǔ)部分。
圖9的處理單元適用于圖10所示流水線結(jié)構(gòu)的操作處理。
例如，為了在執(zhí)行指令1中的第n+1個(gè)周期的操作執(zhí)行階段執(zhí)行ACS運(yùn)算，需要把將在第n個(gè)周期的存儲(chǔ)器訪問階段讀取路徑量度的地址預(yù)先提供給RAM14。
假設(shè)RAM14是一個(gè)可連續(xù)讀取偶數(shù)地址和奇數(shù)地址的雙精度可讀RAM。則，如果滿足以下條件(a)和(b)，則只要通過指定偶數(shù)地址就可讀取運(yùn)算中所使用的兩個(gè)路徑量度。
(a)按照偶數(shù)地址和奇數(shù)地址的順序把一個(gè)狀態(tài)的路徑量度存儲(chǔ)在連續(xù)地址處。
(b)把一個(gè)狀態(tài)的路徑量度分成前半部分和后半部分，把每一部分存儲(chǔ)在不同的存儲(chǔ)單元中。
例如，把老狀態(tài)前半部分的路徑量度(圖8中的PM0、PM1、PM2、PM3)存儲(chǔ)在RAM14的存儲(chǔ)單元0中。然后，把老狀態(tài)的后半部分的路徑量度(圖8中的PM4、PM5、PM6、PM7)存儲(chǔ)在存儲(chǔ)單元1中。在此情況下，通過在一個(gè)周期內(nèi)執(zhí)行ACS運(yùn)算來產(chǎn)生兩個(gè)路徑量度，經(jīng)由總線13把這些量度分別存儲(chǔ)在存儲(chǔ)單元2和3中。此時(shí)，把雙精度數(shù)據(jù)從總線13轉(zhuǎn)移，把節(jié)點(diǎn)N’3的路徑量度從節(jié)點(diǎn)N’0存儲(chǔ)在存儲(chǔ)單元2中，并把節(jié)點(diǎn)N’7的路徑量度從節(jié)點(diǎn)N’6存儲(chǔ)在存儲(chǔ)單元3中。
圖11是示出相應(yīng)于圖8的RAM14的存儲(chǔ)器訪問操作一個(gè)例子的示意圖。
在一個(gè)狀態(tài)的ACS運(yùn)算結(jié)束時(shí)，在下一狀態(tài)中，從存儲(chǔ)單元2和3讀取老狀態(tài)的路徑量度，并把新狀態(tài)的路徑量度存儲(chǔ)在存儲(chǔ)單元0和1中。
于是，每當(dāng)一個(gè)狀態(tài)的ACS運(yùn)算結(jié)束時(shí)，把具有四個(gè)存儲(chǔ)單元的RAM14用作存儲(chǔ)路徑量度的存儲(chǔ)部分，切換用于讀取路徑量度的存儲(chǔ)單元對(duì)和用于存儲(chǔ)路徑量度的存儲(chǔ)單元對(duì)。從而，可平行地執(zhí)行使用DSP的Viterbi譯碼的ACS運(yùn)算。
在以上說明中，存儲(chǔ)單元0和1以及存儲(chǔ)單元2和3分別成對(duì)。然而，即便使用其它組合，也可只通過改變將在存儲(chǔ)器訪問階段提供量度中所使用的地址以及將在存儲(chǔ)這些量度中所使用的地址來執(zhí)行類似的操作。此外，在第二實(shí)施例中，由四個(gè)存儲(chǔ)單元來選出RAM14。然而，如果存儲(chǔ)單元的數(shù)目大于四個(gè)，也可執(zhí)行類似的操作。
(第三實(shí)施例)圖12示出本發(fā)明第三實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖12的處理單元中，把相同的標(biāo)號(hào)加到與圖6的處理單元共同的部分并省略其說明。
在圖12的處理單元中，由具有三個(gè)存儲(chǔ)單元的雙RAM15來形成用于存儲(chǔ)路徑量度的存儲(chǔ)部分3。
圖12的處理單元適用于圖10所示流水線結(jié)構(gòu)的操作處理。
由于在圖12的處理單元中，用于存儲(chǔ)路徑量度的存儲(chǔ)部分是雙端口RAM15，所以可以一個(gè)指令來執(zhí)行對(duì)同一存儲(chǔ)單元進(jìn)行讀寫的指定。例如，為了在指令1中第n+1個(gè)周期的操作執(zhí)行階段執(zhí)行ACS運(yùn)算，把在第n個(gè)周期的存儲(chǔ)器訪問階段讀取路徑量度的地址以及寫入此路徑量度地址提供給雙端口RAM15。從而，在第n+1個(gè)周期內(nèi)，可從雙端口RAM15中連續(xù)地讀取一偶數(shù)地址和一奇數(shù)地址，從而執(zhí)行ACS運(yùn)算。此外，可把一路徑量度寫到同一存儲(chǔ)單元。
在第三實(shí)施例的處理單元中，如果滿足以下條件(a)和(b)，則可通過僅指定偶數(shù)地址來讀取在運(yùn)算中所使用的兩個(gè)路徑量度。
(a)按照偶數(shù)地址和奇數(shù)地址的順序把一個(gè)狀態(tài)的路徑量度存儲(chǔ)在連續(xù)地址處。
(b)把一個(gè)狀態(tài)的路徑量度分成前半部分和后半部分，把每一部分存儲(chǔ)在不同的存儲(chǔ)單元中。
例如，把老狀態(tài)前半部分的路徑量度(圖8中的PM0、PM1、PM2、PM3)存儲(chǔ)在雙端口RAM15的存儲(chǔ)單元0中。然后，把老狀態(tài)的后半部分的路徑量度(圖8中的PM4、PM5、PM6、PM7)存儲(chǔ)在存儲(chǔ)單元1中。在此情況下，通過在一個(gè)周期內(nèi)執(zhí)行ACS運(yùn)算來產(chǎn)生兩個(gè)路徑量度，經(jīng)由總線13把這些量度分別存儲(chǔ)在存儲(chǔ)單元0和2中。此時(shí)，總線13轉(zhuǎn)移雙精度數(shù)據(jù)，把節(jié)點(diǎn)N’3的路徑量度從節(jié)點(diǎn)N’0存儲(chǔ)在存儲(chǔ)單元0中，并把節(jié)點(diǎn)N’7的路徑量度從節(jié)點(diǎn)N’4存儲(chǔ)在存儲(chǔ)單元2中。
圖13是示出相應(yīng)于圖8的RAM15的存儲(chǔ)器訪問操作一個(gè)例子的示意圖。
在圖12的處理單元中，當(dāng)一個(gè)狀態(tài)的ACS運(yùn)算結(jié)束時(shí)，只切換存儲(chǔ)單元1和2。然后，可平行地執(zhí)行使用DSP的Viterbi譯碼的ACS運(yùn)算，而不必切換存儲(chǔ)單元0。
在第三實(shí)施例中，由三個(gè)存儲(chǔ)單元來形成雙端口RAM15。然而，如果存儲(chǔ)單元的數(shù)目多于三個(gè)，也可執(zhí)行類似的操作。
(第四實(shí)施例)圖14是示出本發(fā)明第四實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖14的處理單元中，把相同的標(biāo)號(hào)加到與圖6的處理單元共同的部分，并省略其描述。
圖14的處理單元包括用于輸入來自總線2的數(shù)據(jù)以及把數(shù)據(jù)輸出到比較部分5、9和加法部分6、10的輸入寄存器16和17。
圖14的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
例如，為了在執(zhí)行指令1中的第n+2個(gè)周期的操作執(zhí)行階段執(zhí)行ACS運(yùn)算，把將在第n個(gè)周期的存儲(chǔ)器訪問階段讀取路徑量度的地址預(yù)先提供給RAM14。然后，在第n+1的數(shù)據(jù)轉(zhuǎn)移階段，經(jīng)由總線2把來自RAM14的數(shù)據(jù)輸出鎖存到輸入寄存器16和17。
圖15所示的流水線是如此構(gòu)成的，從而在圖10所示流水線的存儲(chǔ)器訪問階段和操作執(zhí)行階段之間插入一數(shù)據(jù)轉(zhuǎn)移階段。換句話說，在操作執(zhí)行階段的起始點(diǎn)，在位于各個(gè)運(yùn)算裝置(比較部分5、9和加法部分6、10)之前的輸入寄存器處確定來自RAM14的數(shù)據(jù)輸出。結(jié)果，可省略轉(zhuǎn)移來自RAM14的數(shù)據(jù)所需的時(shí)間。
因此，依據(jù)本實(shí)施例，可以相對(duì)高的速度平行地執(zhí)行使用DSP的Viterbi譯碼的ACS運(yùn)算。注意，如果把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分，也可執(zhí)行類似的操作。
(第五實(shí)施例)圖16是示出本發(fā)明第五實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖16的處理單元中，把相同的標(biāo)號(hào)加到與圖14的處理單元共同的部分，并省略其描述。
在圖16的處理單元中，與圖14的處理單元相比，還加上了交換電路18。交換電路18直接輸出來自分支量度存儲(chǔ)部分3輸入的數(shù)據(jù)或?qū)⒏唠A位置和低階位置交換后再輸出。
圖16的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
例如，假設(shè)從分支量度存儲(chǔ)器3輸入的數(shù)據(jù)為{BM1，BM0}形式的雙精度數(shù)據(jù)。在此情況下，交換電路18所具有的一個(gè)功能是，通過一指令在把兩個(gè)分支量度的值作為{BM1，BM0}直接輸出還是把高階位置和低階位置交換后作為{BM0，BM1}而輸出之間進(jìn)行切換。
以下將說明使用圖7的卷積編碼器的交換電路18的操作以及在約束長(zhǎng)度K＝4和/碼率為1/2時(shí)圖8的蝶形結(jié)構(gòu)的路徑量度轉(zhuǎn)移狀態(tài)。
如圖17所示，把在從老狀態(tài)的節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0和N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算與在從老狀態(tài)的節(jié)點(diǎn)N6和N7到節(jié)點(diǎn)N’3和N’7的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算相比較。結(jié)果，在這兩個(gè)ACS運(yùn)算中，使用共同的分支量度BM0和BM1且建立了BM0和BM1交換的關(guān)系。
由比較部分5和加法部分6來進(jìn)行在從節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算以及在從節(jié)點(diǎn)N6和N7到節(jié)點(diǎn)N’3的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。另一方面，由比較部分9和加法部分10來進(jìn)行在從節(jié)點(diǎn)N3和N1到節(jié)點(diǎn)N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算以及在從節(jié)點(diǎn)N6和N7到節(jié)點(diǎn)N’7的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。
為此，如果以{BM0，BM1}和{BM1，BM0}的形式把分支量度存儲(chǔ)在分支量度存儲(chǔ)部分3中，則分支量度存儲(chǔ)部分3導(dǎo)致硬件源冗余。
使用交換電路18來解決這種冗余。例如，只以{BM0，BM1}的形式把分支量度存儲(chǔ)在分支量度存儲(chǔ)部分3中。然后，把{BM0，BM1}形式的量度輸入到交換電路18。交換電路18通過一指令交換{BM0，BM1}形式的量度或{BM1，BM0}形式的量度以作為輸出。從而，可消除分支量度存儲(chǔ)部分3的冗余。
使用約束長(zhǎng)度K＝4且碼率為1/2的老狀態(tài)的節(jié)點(diǎn)N0、N1、N6、N7來說明以上實(shí)施例。然而，甚至可使用節(jié)點(diǎn)N2、N3、N4、N5來建立上述關(guān)系。此外，可使用約束長(zhǎng)度K和碼率的其它組合來建立上述關(guān)系。因此，可執(zhí)行類似的操作。此外，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第六實(shí)施例)圖18是示出本發(fā)明第六實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖18的處理單元中，把相同的標(biāo)號(hào)加到與圖16的處理單元共同的部分，并省略其描述。
與圖16的處理單元相比，在圖18的處理單元中，比較部分5包括加法器19、20和比較器21，加法部分6包括加法器22和23。此外，比較部分9包括加法器24、25和比較器26，加法部分10包括加法器27和28。
在圖18中，加法器19和20輸入來自總線4和輸入寄存器16的數(shù)據(jù)并把這些輸入數(shù)據(jù)相加。比較器21輸入加法器19和20的相加結(jié)果并比較相加結(jié)果，然后把比較結(jié)果輸出到比較結(jié)果存儲(chǔ)部分7和選擇部分8。加法器22和23輸入來自總線4和輸入寄存器16的數(shù)據(jù)并把這些數(shù)據(jù)相加，然后把相加結(jié)果輸出到選擇部分8。
加法器24和25輸入來自總線4和輸入寄存器17的數(shù)據(jù)并把這些輸入數(shù)據(jù)相加。比較器26輸入來自加法器24和25的相加結(jié)果并比較相加結(jié)果，然后把比較結(jié)果輸出到比較結(jié)果存儲(chǔ)部分11和選擇部分12。加法器27和28輸入來自總線4和輸入寄存器17的數(shù)據(jù)并把這些輸入數(shù)據(jù)相加，然后把相加結(jié)果輸出到選擇部分12。
圖18的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
接著，將說明第六實(shí)施例的ACS運(yùn)算。將使用圖7的卷積編碼器以及約束長(zhǎng)度K＝4且碼率為1/2的圖8的蝶形結(jié)構(gòu)以及圖17的ACS約束結(jié)果來給出說明。
如圖18所示，從輸入寄存器16和17輸出兩個(gè)量度作為{A，B}，并從交換電路18輸出兩個(gè)量度作為{C，D}。此時(shí)，加法器19輸入路徑量度{A}和分支量度{C}并輸出相加結(jié)果{A+C}。加法器20輸入路徑量度{B}以及分支量度{D}并輸出相加結(jié)果{B+D}。比較器21輸入加法器19的相加結(jié)果{A+C}以及加法器20的相加結(jié)果{B+D}，比較{A+C-(B+D)}，并輸出比較結(jié)果的MSB。加法器22輸入路徑量度{A}和分支量度{C}并輸出相加結(jié)果{A+C}。加法器23輸入路徑量度{B}和分支量度{D}并輸出相加結(jié)果{B+D}。
另一方面，加法器24輸入路徑量度{A}和分支量度{D}并輸出相加結(jié)果{A+D}。加法器25輸入路徑量度{B}和分支量度{C}并輸出相加結(jié)果{B+C}。比較器26輸入加法器24的相加結(jié)果{A+D}以及加法器25的相加結(jié)果{B+C}，比較{A+D-(B+C)}，并輸出比較結(jié)果的MSB。加法器27輸入路徑量度{A}和分支量度{D}并輸出相加結(jié)果{A+D}。加法器28輸入路徑量度{B}和分支量度{C}并輸出相加結(jié)果{B+C}。
通過以上結(jié)構(gòu)和操作，如果把輸入寄存器16和17的兩個(gè)路徑量度設(shè)定為{A，B}＝{PM1，PM0}并把交換電路18的輸出設(shè)定為{C，D}＝{BM1，BM0}，則可實(shí)現(xiàn)在從老狀態(tài)的節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0和N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。
此外，如果把輸入寄存器16和17的兩個(gè)路徑量度設(shè)定為{A，B}＝{PM1，PM0}并把交換電路18的輸出設(shè)定為{C，D}＝{BM0，BM1}，則可實(shí)現(xiàn)在從老狀態(tài)的節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0和N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。
因此，依據(jù)第六實(shí)施例，可由使用DSP的流水線操作可在一個(gè)機(jī)器周期中實(shí)現(xiàn)對(duì)兩個(gè)路徑量度的更新。使用約束長(zhǎng)度K＝4且碼率為1/2的老狀態(tài)的節(jié)點(diǎn)N0、N1、N6、N7來說明以上實(shí)施例。然而，甚至可使用節(jié)點(diǎn)N2、N3、N4、N5來建立上述關(guān)系。此外，可使用約束長(zhǎng)度K和碼率的其它組合來建立上述關(guān)系。因此，可執(zhí)行類似的操作。此外，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第七實(shí)施例)圖19是示出本發(fā)明第七實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖19的處理單元中，把相同的標(biāo)號(hào)加到與圖18的處理單元共同的部分，并省略其描述。
與圖18的處理單元相比，在圖19的處理單元中，替代比較器21而使用算術(shù)邏輯部分(以下叫做“ALU”)29。則，圖19的處理單元包括輸入寄存器30、31、總線32、33、37、38和以及選擇器34和35。
在圖19中，寄存器30經(jīng)由總線37輸入來自RAM14的數(shù)據(jù)。寄存器31經(jīng)由總線38輸入來自RAM14的數(shù)據(jù)?？偩€32和33輸入來自寄存器文件36的數(shù)據(jù)。選擇器34從來自總線32、加法器19和輸入寄存器30的輸入數(shù)據(jù)中選擇一個(gè)輸出。選擇器35從來自總線33、加法器20和輸入寄存器31的輸入數(shù)據(jù)中選擇一個(gè)輸出。ALU29輸入來自選擇器34和35的數(shù)據(jù)并執(zhí)行算術(shù)邏輯運(yùn)算，把算術(shù)邏輯運(yùn)算的結(jié)果輸出到總線13。此外，ALU把算術(shù)邏輯運(yùn)算結(jié)果的MSB輸出到比較結(jié)果存儲(chǔ)部分7和選擇部分8。
圖19的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
在ALU29進(jìn)行ACS運(yùn)算的情況下，選擇器34選擇加法器19的輸出并把選中的輸出輸入到ALU29。選擇器35選擇加法器20的輸出并把選中的輸出輸入到ALU29。然后，ALU29提取輸入兩個(gè)數(shù)據(jù)，并把提取結(jié)果的MSB輸出到比較結(jié)果存儲(chǔ)部分7和選擇部分8。
在ALU29在寄存器和寄存器之間進(jìn)行算術(shù)邏輯運(yùn)算的情況下，選擇器34和35分別選擇總線32和33。然后，把從寄存器文件36輸出到總線32和33的數(shù)據(jù)輸入到ALU39。
此外，在ALU29在寄存器和存儲(chǔ)器之間進(jìn)行算術(shù)邏輯運(yùn)算的情況下，選擇器34和35分別選擇總線32和輸入寄存器31。然后，把從寄存器文件36輸出到總線32的數(shù)據(jù)以及從RAM14經(jīng)由總線38輸出到輸入寄存器31的數(shù)據(jù)輸入到ALU29。
相反，在ALU29在存儲(chǔ)器和寄存器之間進(jìn)行算術(shù)邏輯運(yùn)算的情況下，選擇器34和35分別選擇輸入寄存器30和總線33。然后，把從RAM14經(jīng)由總線37輸出到輸入寄存器30的數(shù)據(jù)以及從寄存器文件36輸出到總線33的數(shù)據(jù)輸入到ALU29。
此外，在ALU29在存儲(chǔ)器和存儲(chǔ)器之間進(jìn)行算術(shù)邏輯運(yùn)算的情況下，選擇器34和35分別選擇輸入寄存器30和31。然后，把從RAM14經(jīng)由總線37和38輸入到輸入寄存器30和31的數(shù)據(jù)輸入到ALU29。
于是，依據(jù)第七實(shí)施例，為了以LSI形式來實(shí)現(xiàn)處理單元，把用于執(zhí)行ACS運(yùn)算的比較器之一用作ALU。從而，可減少芯片面積并可減少制造成本。注意，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第八實(shí)施例)圖20是示出本發(fā)明第八實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖20的處理單元中，把相同的標(biāo)號(hào)加到與圖19的處理單元共同的部分，并省略其描述。
與圖19的處理單元相比，在圖20的處理單元中，由4∶2壓縮器39來形成兩個(gè)加法器19和20，并由4∶2壓縮器40來形成兩個(gè)加法器24和25。在4∶2壓縮器39和40中，把圖21所示相應(yīng)于許多單精度位的單塊串聯(lián)。4∶2壓縮器39和40以比普通全加器更高的速度執(zhí)行加法處理。
在圖20中，4∶2壓縮器39輸入來自總線4和輸入寄存器16的數(shù)據(jù)并把運(yùn)算結(jié)果輸出到選擇器34和35。4∶2壓縮器40輸入來自總線4和輸入寄存器17的數(shù)據(jù)并把運(yùn)算結(jié)果輸出到比較器26。
圖20的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
接著，將說明第八實(shí)施例的ACS運(yùn)算。將使用圖7的卷積編碼器以及約束長(zhǎng)度K＝4且碼率為1/2的圖8的蝶形結(jié)構(gòu)以及圖17的ACS操作結(jié)果來給出說明。
首先，從輸入寄存器16和17輸出兩個(gè)量度作為{A，B}，并從交換電路18輸出兩個(gè)分支量度作為{C，D}。
此時(shí)，4∶2壓縮器39輸入路徑量度{A}和分支量度{C}、路徑量度{B}的反轉(zhuǎn)(reverse){-B}和分支量度D的反轉(zhuǎn){-D}并輸出{A+C}和{B+D}。經(jīng)由選擇器34和35把4∶2壓縮器39的兩個(gè)輸出{A+C}和{B+D}輸入到ALU29而相加。在此情況下，為了實(shí)現(xiàn)兩個(gè)補(bǔ)數(shù)(compl ement){B}和{D}，把“1”輸入到4∶2壓縮器39和ALU 29的最低進(jìn)位輸入。結(jié)果，從ALU 29獲得{A+C-(B+D)}并輸出MSB。
此外，加法器22輸入路徑量度{A}和分支量度{C}并輸出相加結(jié)果{A+C}。同樣，加法器23輸入路徑量度{B}和分支量度{D}并輸出相加結(jié)果{B+D}。
另一方面，4∶2壓縮器40輸入路徑量度{A}和分支量度{D}、路徑量度{B}的反轉(zhuǎn){-B}和分支量度C的反轉(zhuǎn){-C}并輸出{A+C}和{B+D}。經(jīng)由選擇器34和35把4∶2壓縮器40的兩個(gè)輸出{A+C}和{B+C}輸入到比較器26而相加。在此情況下，為了實(shí)現(xiàn)兩個(gè)補(bǔ)數(shù){B}和{C}，把“1”輸入到4∶2壓縮器40和比較器26的最低進(jìn)位輸入。結(jié)果，從比較器26獲得{A+D-(B+C)}并輸出MSB。
此外，加法器27輸入路徑量度{A}和分支量度{D}并輸出相加結(jié)果{A+D}。同樣，加法器28輸入路徑量度{B}和分支量度{C}并輸出相加結(jié)果{B+C}。
通過以上結(jié)構(gòu)和操作，如果把輸入寄存器16和17的兩個(gè)路徑量度{A，B}設(shè)定為{PM1，PM0}并把交換電路18的輸出{C，D}設(shè)定為{BM1，BM0}，則可實(shí)現(xiàn)在從圖17的老狀態(tài)的節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0和N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。
此外，如果把輸入寄存器16和17的兩個(gè)路徑量度{A，B}設(shè)定為{PM1，PM0}并把交換電路18的輸出{C，D}設(shè)定為{BM0，BM1}，則可實(shí)現(xiàn)在從圖17的老狀態(tài)的節(jié)點(diǎn)N0和N1到節(jié)點(diǎn)N’0和N’4的轉(zhuǎn)變時(shí)所執(zhí)行的ACS運(yùn)算。因此，可由使用DSP的流水線操作在一個(gè)機(jī)器周期內(nèi)實(shí)現(xiàn)對(duì)兩個(gè)路徑量度的更新。
于是，依據(jù)第八實(shí)施例，把4∶2壓縮器用作執(zhí)行ACS運(yùn)算的比較部分可實(shí)現(xiàn)比使用兩個(gè)加法器的情況更高速度的運(yùn)算。使用約束長(zhǎng)度K＝4且碼率為1/2的老狀態(tài)的節(jié)點(diǎn)N0、N1、N6、N7來說明以上實(shí)施例。然而，甚至可使用節(jié)點(diǎn)N2、N3、N4、N5來建立上述關(guān)系。此外，可使用約束長(zhǎng)度K和碼率的其它組合來建立上述關(guān)系。因此，可執(zhí)行類似的操作。此外，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第九實(shí)施例)圖22是示出本發(fā)明第九實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖22的處理單元中，把相同的標(biāo)號(hào)加到與圖20的處理單元共同的部分，并省略其描述。
與圖20的處理單元相比，在圖22的處理單元中，把雙精度加法器41和42用作加法部分，且至少一個(gè)加法器使用雙精度AU41。
在圖22中，雙精度AU41輸入來自輸入寄存器16和總線4的雙精度形式的數(shù)據(jù)并執(zhí)行雙精度算術(shù)運(yùn)算。雙精度加法器42輸入來自輸入寄存器17和總線4的雙精度形式的數(shù)據(jù)并執(zhí)行雙精度加法運(yùn)算。雙精度AU41把運(yùn)算結(jié)果輸出到選擇部分8和總線13，把雙精度加法器42的輸出輸出到選擇部分12。
圖22的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
為了在第九實(shí)施例中執(zhí)行ACS運(yùn)算，雙精度AU41從輸入寄存器16以雙精度形式輸入兩個(gè)路徑量度作為{A，B}。然后，雙精度AU41經(jīng)由總線4從交換電路18以雙精度形式輸入兩個(gè)分支量度作為{C，D}并執(zhí)行雙精度加法。此時(shí)，如圖23所示的雙精度AU41強(qiáng)制地使從單精度MSB的位的位置到下一級(jí)的進(jìn)位為零，并同時(shí)執(zhí)行路徑量度和分支量度{A+C，B+D}兩個(gè)加法。
另一方面，雙精度加法器42從輸入寄存器17以雙精度形式輸入兩個(gè)路徑量度作為{A，B}。然后，雙精度加法器42經(jīng)由總線4從交換電路18以雙精度形式輸入兩個(gè)分支量度作為{D，C}。然后，雙精度加法器42強(qiáng)制地使從單精度MSB的位的位置到下一級(jí)的進(jìn)位為零，并同時(shí)執(zhí)行路徑量度和分支量度{A+C，B+D}兩個(gè)加法。
于是，依據(jù)第九實(shí)施例，把雙精度AU 41用作執(zhí)行ACS運(yùn)算的加法部分。在ACS運(yùn)算時(shí)，雙精度AU41強(qiáng)制地使從單精度MSB的位的位置到下一級(jí)的進(jìn)位為零。在雙精度算術(shù)運(yùn)算而不是ACS運(yùn)算時(shí)，增加對(duì)進(jìn)位傳播的控制。從而，例如，在相乘和相加運(yùn)算時(shí)，可把雙精度AU41用作雙精度累加加法器。因此，在以LSI形式來實(shí)現(xiàn)處理單元的情況下，可進(jìn)一步減小芯片面積，并可減少制造成本。注意，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第十實(shí)施例)圖24是示出本發(fā)明第十實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖24的處理單元中，把相同的標(biāo)號(hào)加到與圖22的處理單元共同的部分，并省略其描述。
與圖22的處理單元相比，在圖24的處理單元中，把移位寄存器43和44用作比較結(jié)果存儲(chǔ)部分。
在圖24中，移位寄存器43輸入ALU29的運(yùn)算結(jié)果的MSB繼而輸出到總線2。移位寄存器44輸入比較器26的運(yùn)算結(jié)果的MSB繼而輸出到總線2。
圖24的處理單元適用于圖15所示的流水線結(jié)構(gòu)的操作處理。
為了執(zhí)行第十實(shí)施例中的ACS操作，ALU29的比較結(jié)果的MSB在移位寄存器43中在任何時(shí)候移位。比較器26的比較結(jié)果的MSB在移位寄存器44中在任何時(shí)候移位。從而，可把路徑選擇信號(hào)存儲(chǔ)在RAM14中。在此情況下，路徑選擇信號(hào)示出已選中兩個(gè)路徑中的哪一個(gè)路徑，在ACS運(yùn)算后執(zhí)行追溯中使用該信號(hào)。
例如，在移位寄存器43和移位寄存器44的位寬是單精度數(shù)據(jù)寬度的情況下，可在執(zhí)行相應(yīng)于許多單精度位的ACS運(yùn)算時(shí)存儲(chǔ)路徑選擇信號(hào)。
于是，依據(jù)第十實(shí)施例，把移位寄存器用作執(zhí)行ACS運(yùn)算和存儲(chǔ)比較結(jié)果的存儲(chǔ)裝置。從而，例如，可把移位寄存器用作使用除法系統(tǒng)的移位寄存器的操作指令。因此，在以LSI形式來實(shí)現(xiàn)處理單元的情況下，可進(jìn)一步減小芯片面積，并可減少制造成本。注意，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第十一實(shí)施例)圖25是示出本發(fā)明第十一實(shí)施例的處理單元結(jié)構(gòu)的方框圖。在圖25的處理單元中，把相同的標(biāo)號(hào)加到與圖24的處理單元共同的部分，并省略其描述。
與圖24的處理單元相比，在圖25的處理單元中，輸入寄存器17交換路徑量度數(shù)據(jù)從而將從總線2輸入。然后，4∶2比較器40直接輸入分支量度數(shù)據(jù)而不對(duì)分支量度數(shù)據(jù)進(jìn)行交換，把比較器26的比較結(jié)果的求反(negate)值在移位寄存器44中移位。
圖25的處理單元適用于圖15所示流水線結(jié)構(gòu)的操作處理。
為了在本實(shí)施例中執(zhí)行ACS運(yùn)算，把兩個(gè)路徑量度{A，B}直接輸入到輸入寄存器16作為{A，B}，并在交換狀態(tài)下輸入到輸入寄存器17作為{B，A}。其后，把兩個(gè)分支量度從交換電路18輸入到4∶2壓縮器40作為{C}和{-D}，并把兩個(gè)路徑量度從輸入寄存器17輸入到4∶2壓縮器40作為{B}和{-A}，并輸出{A+B}和{B+C}。
然后，比較器26輸入兩個(gè)輸出{A+B}和{B+C}從而計(jì)算{A+D-B-C}。
另一方面，雙精度加法器42從交換電路18輸入兩個(gè)分支量度作為{C，D}，并從輸入寄存器輸入兩個(gè)路徑量度作為{B，A}。然后，同時(shí)平行地計(jì)算{B+C}和{A+D}，并以{B+C，A+D}的形式輸出到選擇部分12。
然后，把比較結(jié)果的MSB從比較器26輸出到選擇部分12，并把比較結(jié)果的求反值的MSB輸出到移位寄存器44。
于是，依據(jù)第十一實(shí)施例，用于存儲(chǔ)兩個(gè)路徑量度的輸入寄存器之一交換待輸入的數(shù)據(jù)。結(jié)果，由于在運(yùn)算執(zhí)行(EX)階段，在4∶2壓縮器40的輸入處和雙精度加法器42的輸入處所需的交換操作可取消，所以可以較高的速度來執(zhí)行ACS運(yùn)算。注意，即使把雙端口RAM用作存儲(chǔ)路徑量度的存儲(chǔ)部分也可執(zhí)行類似的操作。
(第十二實(shí)施例)圖26是示出第十二實(shí)施例中移動(dòng)電臺(tái)設(shè)備的結(jié)構(gòu)的方框圖。圖26所示的移動(dòng)電臺(tái)設(shè)備45包括用于接收和發(fā)射的天線部分46、具有接收部分48和發(fā)射部分49的無線電部分47、用于執(zhí)行信號(hào)調(diào)制和解調(diào)以及信號(hào)編碼和譯碼的基帶信處理部分50、用于輸出聲音的揚(yáng)聲器58、用于輸入聲音的麥克風(fēng)59、來往于外部裝置輸入/輸出待接收和發(fā)射的數(shù)據(jù)的數(shù)據(jù)輸入/輸出部分60、用于顯示操作狀態(tài)的顯示部分61、諸如10個(gè)按鍵鍵盤等的操作部分62以及用于控制各個(gè)部分的控制部分63。
基帶信號(hào)處理部分50包括用于對(duì)接收到的信號(hào)進(jìn)行解調(diào)的解調(diào)部分51、用于對(duì)發(fā)射的信號(hào)進(jìn)行調(diào)制的調(diào)制部分52以及一個(gè)芯片的DSP53。
DSP53包括由第一到第十一實(shí)施例的任一個(gè)處理單元所形成的Viterbi譯碼部分55、用于對(duì)發(fā)射的信號(hào)進(jìn)行卷積編碼的卷積編碼部分56、用于執(zhí)行話音信號(hào)編碼和譯碼的話音編碼譯碼部分57以及用于控制把接收到的信號(hào)從解調(diào)部分51發(fā)送到Viterbi譯碼部分55的定時(shí)以及把發(fā)射的信號(hào)從卷積編碼部分56發(fā)送到調(diào)制部分52的定時(shí)的定時(shí)控制部分54?？煞謩e由軟件來形成這些裝置。
控制部分63把來自操作部分62的輸入信號(hào)顯示給顯示部分61并接收來自操作部分62的輸入信號(hào)。然后，控制部分63依據(jù)通信順序把用于進(jìn)行呼叫操作的控制信號(hào)輸出到天線部分46、無線電部分47和基帶信號(hào)處理部分50。
如果從移動(dòng)電臺(tái)設(shè)備45發(fā)射話音，則由AD轉(zhuǎn)換器(未示出)對(duì)來自麥克風(fēng)59的話音信號(hào)輸入進(jìn)行AD轉(zhuǎn)換。然后，由話音編碼譯碼部分57對(duì)經(jīng)轉(zhuǎn)換的信號(hào)進(jìn)行編碼，繼而輸出到卷積編碼部分56。如果發(fā)射數(shù)據(jù)，則通過數(shù)據(jù)輸入/輸出部分60把來自外部部分的數(shù)據(jù)輸入輸入到卷積編碼部分56。
對(duì)輸入到卷積編碼部分56的數(shù)據(jù)進(jìn)行卷積編碼，定時(shí)控制部分54對(duì)數(shù)據(jù)進(jìn)行排序并調(diào)節(jié)發(fā)射輸出定時(shí)，從而把數(shù)據(jù)輸出到調(diào)制部分52。對(duì)輸入到調(diào)制部分52的數(shù)據(jù)進(jìn)行數(shù)字調(diào)制和AD轉(zhuǎn)換，并輸出到無線電部分47的發(fā)射部分49。把輸入到發(fā)射部分49的數(shù)據(jù)轉(zhuǎn)換成無線電信號(hào)并作為無線電波輸出天線部分46。
另一方面，為了輸出由移動(dòng)電臺(tái)設(shè)備45接收到的數(shù)據(jù)，由無線電部分47的接收部分48接收天線部分46接收到的無線電波，對(duì)其進(jìn)行AD轉(zhuǎn)換并輸出到基帶信號(hào)處理部分50的解調(diào)部分51。由定時(shí)控制部分54對(duì)經(jīng)解調(diào)部分51解調(diào)的數(shù)據(jù)進(jìn)行排序，其后由Viterbi譯碼部分55對(duì)其進(jìn)行譯碼。
在話音通信的情況下，譯碼數(shù)據(jù)是經(jīng)過話音編碼譯碼部分57譯碼的話音，并被進(jìn)行DA轉(zhuǎn)換，其后作為話音輸出到揚(yáng)聲器58。在數(shù)據(jù)通信的情況下，通過數(shù)據(jù)輸入/輸出部分60把經(jīng)Viterbi譯碼部分55譯碼的數(shù)據(jù)輸出到外部部分。
在第十二實(shí)施例的移動(dòng)他設(shè)備45的情況下，由一個(gè)芯片的DSP53的軟件來形成Viterbi譯碼部分55、卷積編碼部分56、話音編碼譯碼部分57和定時(shí)控制部分54的各個(gè)部分。于是，可以少量的部分來配置移動(dòng)電臺(tái)設(shè)備45。此外，由于以第一到第十一實(shí)施例的任一個(gè)處理單元來形成Viterbi譯碼部分55，所以可以使用DSP53的流水線處理的一個(gè)機(jī)器周期來實(shí)現(xiàn)對(duì)兩個(gè)路徑量度的更新。從而，可以相對(duì)少量的處理來實(shí)現(xiàn)對(duì)使用DSP53的Viterbi譯碼的高速ACS運(yùn)算。
在本實(shí)施例中，示出的解調(diào)部分51和調(diào)制部分52不同于DSP53。然而，可通過DSP53的軟件來形成這些裝置。此外，可把第六實(shí)施例的DSP用作DSP53，可由其它部分來分別形成卷積編碼部分56、話音編碼譯碼部分57和定時(shí)控制部分54。
(第十三實(shí)施例)圖27是示出第十三實(shí)施例中的移動(dòng)基站設(shè)備結(jié)構(gòu)的方框圖。在圖27的移動(dòng)基站設(shè)備45A中，把相同的標(biāo)號(hào)加到與圖26的移動(dòng)電臺(tái)設(shè)備45的部分共同的部分，并省略其說明。
與圖26的移動(dòng)電臺(tái)設(shè)備相比，在圖27的移動(dòng)電臺(tái)設(shè)備45A中，在調(diào)制部分52A中設(shè)置了擴(kuò)展部分65，在解調(diào)部分51A中設(shè)置了解擴(kuò)展部分64，從而形成CDMA通信系統(tǒng)的基帶信號(hào)處理部分50A。在CDMA通信系統(tǒng)的情況下，在某些情況下，定時(shí)控制部分54中還包括RAKE接收部分，在該接收部分中，對(duì)從延遲分布(profile)中選中的多個(gè)搜尋器(finger)進(jìn)行相互調(diào)節(jié)。
于是，在第十三實(shí)施例的移動(dòng)電臺(tái)設(shè)備45A中，在調(diào)制部分51A中設(shè)有解擴(kuò)展部分，在調(diào)制部分52A中設(shè)有擴(kuò)展部分65。從而可把第十三實(shí)施例的移動(dòng)電臺(tái)設(shè)備應(yīng)用于CDMA通信系統(tǒng)。
(第十四實(shí)施例)
圖28是示出第十四實(shí)施例中基站設(shè)備結(jié)構(gòu)的方框圖。
在圖28中，第十四實(shí)施例的基站設(shè)備68包括具有用于接收的天線66和用于發(fā)射的天線67的天線部分46、具有接收部分48和發(fā)射部分49的無線電部分47、用于執(zhí)行信號(hào)調(diào)制和解調(diào)以及信號(hào)編碼和譯碼的基帶信號(hào)處理部分69、來往于電纜網(wǎng)絡(luò)而輸入/輸出待接收和發(fā)射的數(shù)據(jù)的數(shù)據(jù)輸入/輸出部分60以及用于控制各個(gè)部分的控制部分63。
基帶信號(hào)處理部分69包括用于對(duì)接收到的信號(hào)進(jìn)行解調(diào)的解調(diào)部分51、用于對(duì)接收的信號(hào)進(jìn)行調(diào)制的調(diào)制部分52以及一個(gè)芯片的DSP 53A。DSP 53A包括由第一到第十一實(shí)施例的任一個(gè)處理單元所形成的Viterbi譯碼部分55、用于對(duì)發(fā)射的信號(hào)進(jìn)行卷積編碼的卷積編碼部分56以及用于控制把接收到的信號(hào)從解調(diào)部分51發(fā)送到Viterbi譯碼部分55的定時(shí)以及把發(fā)射的信號(hào)從卷積編碼部分56發(fā)送到調(diào)制部分52的定時(shí)的定時(shí)控制部分54。可分別由軟件來形成這些裝置。
在基站設(shè)備68接收到來自電纜網(wǎng)絡(luò)的數(shù)據(jù)時(shí)，通過數(shù)據(jù)輸入/輸出部分60把數(shù)據(jù)輸入到卷積編碼部分56。然后，對(duì)輸入到卷積編碼部分56的數(shù)據(jù)進(jìn)行卷積編碼，定時(shí)控制部分54對(duì)輸入的數(shù)據(jù)進(jìn)行排序并調(diào)節(jié)發(fā)射輸出定時(shí)，從而把數(shù)據(jù)輸出到調(diào)制部分52。由發(fā)射部分49對(duì)輸入到調(diào)制部分52的數(shù)據(jù)進(jìn)行數(shù)字調(diào)制、AD轉(zhuǎn)換并轉(zhuǎn)換成無線電信號(hào)。然后，從天線部分46發(fā)射無線電信號(hào)作為無線電波。
另一方面，如果基站設(shè)備68接收到來自無線電網(wǎng)絡(luò)的數(shù)據(jù)，則接收部分48對(duì)天線部分46接收到的無線電波進(jìn)行AD轉(zhuǎn)換并由基帶信號(hào)處理部分69的解調(diào)部分51進(jìn)行解調(diào)。由定時(shí)控制部分54對(duì)經(jīng)解調(diào)的數(shù)據(jù)進(jìn)行排序，由Viterbi譯碼部分55進(jìn)行譯碼，其后經(jīng)由數(shù)據(jù)輸入/輸出部分60輸出到電纜網(wǎng)絡(luò)。
在第十四實(shí)施例的基站設(shè)備68中，由一個(gè)芯片的DSP 53A的軟件來形成Viterbi譯碼部分55、卷積編碼部分56和定時(shí)控制部分54的各個(gè)部分。于是，可以少量的部分來配置基站設(shè)備68。此外，由于以第一到第十一實(shí)施例的任一個(gè)處理單元來形成Viterbi譯碼部分55，所以可以使用DSP 53A的流水線處理的一個(gè)機(jī)器周期來實(shí)現(xiàn)對(duì)兩個(gè)路徑量度的更新。從而，可以相對(duì)少量的處理來實(shí)現(xiàn)對(duì)使用DSP 53A的Viterbi譯碼的高速ACS運(yùn)算。
在本實(shí)施例中，示出的解調(diào)部分51和調(diào)制部分52不同于DSP 53A。然而，可通過DSP 53A的軟件來形成這些裝置。此外，可把第六實(shí)施例的DSP用作DSP53A，可由其它部分來分別形成卷積編碼部分56、話音編碼譯碼部分57和定時(shí)控制部分54。
(第十五實(shí)施例)圖29是示出第十五實(shí)施例中基站設(shè)備結(jié)構(gòu)的方框圖。在圖29的基站設(shè)備68A中，把相同的標(biāo)號(hào)加到與圖28的基站設(shè)備68的部分共同的部分，并省略其說明。
與圖26的移動(dòng)電臺(tái)設(shè)備45相比，在圖27的移動(dòng)電臺(tái)設(shè)備45A中，在調(diào)制部分52A中設(shè)置了擴(kuò)展部分65，在解調(diào)部分51A中設(shè)置了解擴(kuò)展部分64，從而形成CDMA通信系統(tǒng)的基帶信號(hào)處理部分50A。在CDMA通信系統(tǒng)的情況下，在某些情況下，定時(shí)控制部分54中還包括RAKE接收部分，在該接收部分中，對(duì)從延遲分布中選中的多個(gè)搜尋器進(jìn)行相互調(diào)節(jié)。
于是，在第十五實(shí)施例的基站設(shè)備68A中，在調(diào)制部分51A中設(shè)有解擴(kuò)展部分，在調(diào)制部分52A中設(shè)有擴(kuò)展部分65。從而可把第十五實(shí)施例的移動(dòng)電臺(tái)設(shè)備應(yīng)用于CDMA通信系統(tǒng)。
如上所述，可以使用DSP的流水線處理中的一個(gè)機(jī)器周期來實(shí)現(xiàn)對(duì)兩個(gè)路徑量度進(jìn)行更新。從而，可實(shí)現(xiàn)以相對(duì)少量的處理來進(jìn)行使用DSP的Viterbi譯碼的高速ACS運(yùn)算。這使得可減小便攜式終端的尺寸、減少重量、降低成本以及增加電池的壽命。
權(quán)利要求
1.一種數(shù)字信號(hào)處理器，包括處理單元，被配置成執(zhí)行指令，其中，所述處理單元能執(zhí)行寄存器-寄存器算法邏輯運(yùn)算；所述處理單元確定第一數(shù)據(jù)與第二數(shù)據(jù)的第一最小數(shù)據(jù)，該確定與確定第三數(shù)據(jù)與第四數(shù)據(jù)的第二最小數(shù)據(jù)同時(shí)進(jìn)行；所述處理單元輸出包括所述第一最小數(shù)據(jù)和所述第二最小數(shù)據(jù)的處理數(shù)據(jù)；所述第一最小數(shù)據(jù)的比特長(zhǎng)和所述第二最小數(shù)據(jù)的比特長(zhǎng)分別等于n比特的長(zhǎng)度；以及所述處理數(shù)據(jù)的比特長(zhǎng)等于2n比特的長(zhǎng)度。
2.如權(quán)利要求1所述的數(shù)字信號(hào)處理器，其中，所述數(shù)字信號(hào)處理器通過一個(gè)指令來提供處理數(shù)據(jù)。
3.如權(quán)利要求2所述的數(shù)字信號(hào)處理器，其中，所述數(shù)字信號(hào)處理器在所述第一數(shù)據(jù)等于所述第二數(shù)據(jù)時(shí)提供所述第一數(shù)據(jù)，并在所述第三數(shù)據(jù)等于所述第四數(shù)據(jù)時(shí)提供所述第三數(shù)據(jù)。
4.如權(quán)利要求3所述的數(shù)字信號(hào)處理器，還包括多個(gè)寄存器，用于存儲(chǔ)數(shù)據(jù)，其中，所述多個(gè)寄存器包括第一寄存器和第二寄存器；所述第一寄存器存儲(chǔ)所述第一最小數(shù)據(jù)的確定結(jié)果，所述第二寄存器存儲(chǔ)所述第二最小數(shù)據(jù)的確定結(jié)果。
5.如權(quán)利要求4所述的數(shù)字信號(hào)處理器，其中，所述第一寄存器和所述第二寄存器是移位寄存器。
6.如權(quán)利要求5所述的數(shù)字信號(hào)處理器，其中，所述處理單元能執(zhí)行寄存器-存儲(chǔ)器算法邏輯運(yùn)算。
7.一種數(shù)字信號(hào)處理器，包括處理單元，被配置成執(zhí)行指令，其中，所述處理單元能執(zhí)行寄存器-寄存器算法邏輯運(yùn)算；以及所述處理單元用于在單個(gè)周期中對(duì)第一數(shù)據(jù)與第二數(shù)據(jù)進(jìn)行比較，所述單個(gè)周期還包括第三數(shù)據(jù)與第四數(shù)據(jù)的比較。
8.如權(quán)利要求7所述的數(shù)字信號(hào)處理器，其中，所述處理單元能同時(shí)執(zhí)行第一加法、第二加法、第三加法以及第四加法。
9.如權(quán)利要求8所述的數(shù)字信號(hào)處理器，其中，所述處理單元在單個(gè)周期基于所述第一數(shù)據(jù)與所述第二數(shù)據(jù)的比較結(jié)果輸出所述第一數(shù)據(jù)和所述第二數(shù)據(jù)中的一個(gè)，在該單個(gè)周期還基于所述第三數(shù)據(jù)與所述第四數(shù)據(jù)的比較結(jié)果輸出所述第三數(shù)據(jù)和所述第四數(shù)據(jù)中的一個(gè)；以及所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的所述輸出數(shù)據(jù)被提供作為處理數(shù)據(jù)的高階部分，所述第三數(shù)據(jù)和所述第四數(shù)據(jù)的所述輸出數(shù)據(jù)被提供作為所述處理數(shù)據(jù)的低階部分。
10.如權(quán)利要求9所述的數(shù)字信號(hào)處理器，其中，所述數(shù)字信號(hào)處理器在所述第一數(shù)據(jù)等于所述第二數(shù)據(jù)時(shí)提供所述第一數(shù)據(jù)，在所述第三數(shù)據(jù)等于所述第四數(shù)據(jù)時(shí)提供所述第三數(shù)據(jù)。
11.如權(quán)利要求8所述的數(shù)字信號(hào)處理器，還包括多個(gè)寄存器，用于存儲(chǔ)數(shù)據(jù)，其中，所述多個(gè)寄存器包括第一寄存器和第二寄存器；以及所述第一寄存器存儲(chǔ)所述第一數(shù)據(jù)與所述第二數(shù)據(jù)的比較結(jié)果，所述第二寄存器存儲(chǔ)所述第三數(shù)據(jù)與所述第四數(shù)據(jù)的比較結(jié)果。
12.如權(quán)利要求11所述的數(shù)字信號(hào)處理器，其中，所述處理單元被配置成執(zhí)行寄存器-存儲(chǔ)器算法邏輯運(yùn)算。
13.如權(quán)利要求12所述的數(shù)字信號(hào)處理器，其中，所述第一寄存器和所述第二寄存器是移位寄存器。
全文摘要
從路徑量度存儲(chǔ)裝置1中讀取兩個(gè)路徑量度(PM0，PM1)，從分支量度存儲(chǔ)裝置3中讀取兩個(gè)分支量度(BM0，BM1)。由比較裝置5、加法裝置6、比較結(jié)果存儲(chǔ)裝置7和選擇裝置8使用PM0+MB0和PM1+BM1來執(zhí)行ACS運(yùn)算。與此ACS運(yùn)算平行，由比較裝置9、加法裝置10、比較結(jié)果存儲(chǔ)裝置11和選擇裝置12使用PM0+MB1和PM1+BM0來執(zhí)行ACS運(yùn)算。
文檔編號(hào)G06F11/10GK101018103SQ20061010034
公開日2007年8月15日 申請(qǐng)日期1998年6月29日 優(yōu)先權(quán)日1997年6月30日
發(fā)明者山中隆太郎, 鈴木秀俊, 蕪尾英之, 岡本稔, M·K·斯通 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社