專利名稱：缺陷模擬系統(tǒng)與方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于電路布局設(shè)計(jì)，特別是有關(guān)于電路布局的缺陷模擬的方法和系統(tǒng)。
背景技術(shù)：
近年來(lái)，半導(dǎo)體集成電路(IC)快速發(fā)展，隨著IC材料與設(shè)計(jì)的技術(shù)進(jìn)步，IC產(chǎn)品的電路設(shè)計(jì)也越來(lái)越精細(xì)復(fù)雜。單一IC上可能必須包含數(shù)個(gè)不同的電路裝置。當(dāng)這些電路裝置的大小降至次微米或深次微米的階段，電路受到制程中微粒等的影響也更嚴(yán)重。
依據(jù)傳統(tǒng)的缺陷檢查方法，使用復(fù)雜數(shù)值計(jì)算，來(lái)估計(jì)依據(jù)某一電路布局制程的電路裝置，受到微粒等影響造成缺陷的受害程度。通常，這種分析不但需要復(fù)雜的運(yùn)算，且耗費(fèi)相當(dāng)大的運(yùn)算時(shí)間和資源。
據(jù)此，需要提供一個(gè)系統(tǒng)及方法，用以在電路布局設(shè)計(jì)的階段，能夠有效估算出依據(jù)某一電路布局制程的電路裝置，受到微粒等影響造成缺陷的受害程度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一系統(tǒng)及方法，用以在電路布局設(shè)計(jì)的階段，能夠有效估算出依據(jù)某一電路布局制程的電路裝置，受到微粒等影響造成缺陷的受害程度。
為達(dá)成本發(fā)明上述目的，本發(fā)明提供一種缺陷模擬系統(tǒng)，其包括缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器及處理器。該缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器，其提供一缺陷布局，其包含一預(yù)定數(shù)量的點(diǎn)缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸。該處理器，其比較該缺陷布局?jǐn)?shù)據(jù)和一預(yù)定的包含多個(gè)導(dǎo)線區(qū)域的電路布局，并決定是否該點(diǎn)缺陷中至少一個(gè)位于該導(dǎo)線區(qū)域上。
本發(fā)明所述的缺陷模擬系統(tǒng)，進(jìn)一步包含一缺陷布局?jǐn)?shù)據(jù)庫(kù)，其包含該缺陷布局。
本發(fā)明所述的缺陷模擬系統(tǒng)，該電路布局取自一電路布局?jǐn)?shù)據(jù)庫(kù)，且其中該缺陷布局?jǐn)?shù)據(jù)庫(kù)和該電路布局?jǐn)?shù)據(jù)庫(kù)所存的數(shù)據(jù)為相同或相容格式。
本發(fā)明所述的缺陷模擬系統(tǒng)，該缺陷布局產(chǎn)生器隨機(jī)決定或依據(jù)一預(yù)定規(guī)則決定該點(diǎn)缺陷的位置。
本發(fā)明所述的缺陷模擬系統(tǒng)，該點(diǎn)缺陷的數(shù)量及面積可以為使用者決定。
本發(fā)明所述的缺陷模擬系統(tǒng)，該處理器進(jìn)一步判斷是否該點(diǎn)缺陷中導(dǎo)致導(dǎo)線區(qū)域之間短路(short-circuit)及/或斷路(open-circuit)。
本發(fā)明所述的缺陷模擬系統(tǒng)，該處理器進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局受害程度。
本發(fā)明所述的缺陷模擬系統(tǒng)，該處理器進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局的良率。
本發(fā)明還提供一種缺陷模擬方法。該方法首先提供一缺陷布局?jǐn)?shù)據(jù)，其包含一預(yù)定數(shù)量的缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸。并提供一電路布局，其包含多個(gè)導(dǎo)線區(qū)域。并比較該缺陷布局?jǐn)?shù)據(jù)和該電路布局。繼之，判斷該點(diǎn)缺陷中是否位于該導(dǎo)線區(qū)域上。
本發(fā)明所述的缺陷模擬方法，進(jìn)一步自該缺陷布局?jǐn)?shù)據(jù)庫(kù)中選取一不同的缺陷布局，并重復(fù)這些步驟。
本發(fā)明所述的缺陷模擬方法，該點(diǎn)缺陷的位置為隨機(jī)決定或依據(jù)一預(yù)定規(guī)則決定。
本發(fā)明所述的缺陷模擬方法，該點(diǎn)缺陷的數(shù)量及面積為使用者決定。
本發(fā)明所述的缺陷模擬方法，進(jìn)一步?jīng)Q定是否該缺陷中至少一個(gè)導(dǎo)致導(dǎo)線區(qū)域之間短路(short-circuit)及/或斷路(open-circuit)。
本發(fā)明所述的缺陷模擬方法，進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局受害程度。
本發(fā)明所述的缺陷模擬方法，進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局的良率。
依據(jù)本發(fā)明的缺陷模擬方法可以通過(guò)執(zhí)行一計(jì)算機(jī)程序來(lái)實(shí)現(xiàn)，其中上述計(jì)算機(jī)程序存儲(chǔ)于一存儲(chǔ)介質(zhì)中。


為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖進(jìn)行詳細(xì)說(shuō)明如下圖1是顯示依據(jù)本發(fā)明實(shí)施例的缺陷模擬系統(tǒng)的示意圖。
圖2顯示依據(jù)本發(fā)明實(shí)施例的缺陷模擬方法的流程圖。
圖3A～3C顯示依據(jù)本發(fā)明實(shí)施例的缺陷布局和電路布局比對(duì)分析的示意圖。
具體實(shí)施例方式
為了讓本發(fā)明的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合圖1至圖3A～3C做詳細(xì)說(shuō)明。本發(fā)明說(shuō)明書提供不同的實(shí)施例來(lái)說(shuō)明本發(fā)明不同實(shí)施方式的技術(shù)特征。其中，實(shí)施例中的各元件的配置為說(shuō)明之用，并非用以限制本發(fā)明。且實(shí)施例中附圖標(biāo)記的部分重復(fù)是為了簡(jiǎn)化說(shuō)明，并非意指不同圖1是顯示依據(jù)本發(fā)明實(shí)施例的缺陷模擬系統(tǒng)的示意圖。依據(jù)本發(fā)明實(shí)施例，缺陷模擬系統(tǒng)100與電路布局提供端150連結(jié)實(shí)施。缺陷模擬系統(tǒng)100包含接口101、缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器103、缺陷布局?jǐn)?shù)據(jù)庫(kù)105、及處理器107。電路布局提供端150提供電路布局?jǐn)?shù)據(jù)到缺陷模擬系統(tǒng)100。缺陷模擬系統(tǒng)100通過(guò)接口101和電路布局提供端150連結(jié)。隨機(jī)數(shù)產(chǎn)生器104產(chǎn)生多個(gè)隨機(jī)數(shù)，并將產(chǎn)生的該隨機(jī)數(shù)傳送到缺陷布局產(chǎn)生器103。缺陷布局產(chǎn)生器103依據(jù)該隨機(jī)數(shù)，決定多個(gè)點(diǎn)缺陷在一缺陷布局中分布的位置。缺陷布局產(chǎn)生器103依據(jù)其所決定的點(diǎn)缺陷位置，產(chǎn)生一缺陷布局，其包含一預(yù)定數(shù)量的點(diǎn)缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸。由缺陷布局產(chǎn)生器103所產(chǎn)生的缺陷布局，被儲(chǔ)存在缺陷布局?jǐn)?shù)據(jù)庫(kù)105中，并交由處理器107進(jìn)行處理。處理器107依據(jù)使用者下達(dá)的指令，接收一電路布局?jǐn)?shù)據(jù)的輸入，并比較該缺陷布局和一預(yù)定的包含多個(gè)導(dǎo)線區(qū)域的電路布局。處理器107決定是否該點(diǎn)缺陷中至少一個(gè)位于該導(dǎo)線區(qū)域上，亦即，該點(diǎn)缺陷是否和該導(dǎo)線區(qū)域重迭或接觸。處理器107并決定是否該點(diǎn)缺陷中至少一個(gè)導(dǎo)致導(dǎo)線區(qū)域之間短路(short-circuit)及/或斷路(open-circuit)。
圖2顯示依據(jù)本發(fā)明實(shí)施例缺陷模擬方法的流程圖。圖2所顯示的缺陷模擬方法，是將一電路布局的設(shè)計(jì)數(shù)據(jù)與預(yù)先設(shè)定完成的各個(gè)缺陷布局進(jìn)行比對(duì)，以估算該電路布局在不同密度/不同大小的缺陷存在下，依據(jù)該電路布局所制造的電路裝置，其功能受到影響的程度。
參見圖2，首先提供缺陷布局?jǐn)?shù)據(jù)庫(kù)，其中該缺陷布局?jǐn)?shù)據(jù)庫(kù)中包含多個(gè)缺陷布局的數(shù)據(jù)。在步驟S211中，接收用以界定缺陷數(shù)量和尺寸的數(shù)值數(shù)據(jù)。其中該缺陷尺寸的數(shù)值數(shù)據(jù)可以依據(jù)一預(yù)定規(guī)則決定或由使用者決定，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸。在步驟S213中，產(chǎn)生多個(gè)隨機(jī)數(shù)，其用以界定該缺陷分布的位置。該隨機(jī)數(shù)可以為通過(guò)一偽隨機(jī)數(shù)產(chǎn)生器依據(jù)一預(yù)定的數(shù)學(xué)公式所產(chǎn)生的整數(shù)。該隨機(jī)數(shù)的數(shù)量可以依據(jù)在步驟S211中接收的缺陷數(shù)量而定。在步驟S214中，依據(jù)步驟S213所產(chǎn)生的該隨機(jī)數(shù)決定多個(gè)點(diǎn)缺陷分布位置所在的坐標(biāo)值。繼之，依據(jù)上述坐標(biāo)值及預(yù)定的坐標(biāo)軸，產(chǎn)生包含上述點(diǎn)缺陷的缺陷布局。在步驟S215中，產(chǎn)生缺陷布局，其包含該預(yù)定數(shù)量及尺寸的點(diǎn)缺陷，且其中該點(diǎn)缺陷依據(jù)上述坐標(biāo)位置配置。在步驟S23中，提供電路布局，其包含多個(gè)導(dǎo)線區(qū)域。該電路布局可以由使用者提供，或是從一電路布局?jǐn)?shù)據(jù)庫(kù)中擷取而得。參見圖3A，該電路布局包含多個(gè)導(dǎo)線區(qū)域31。在步驟S25中，比較該缺陷布局和該電路布局。在步驟S27中，決定是否該點(diǎn)缺陷中至少一個(gè)位于該導(dǎo)線區(qū)域上。例如，可以利用簡(jiǎn)單的布林運(yùn)算來(lái)進(jìn)行上述步驟S27的判斷運(yùn)算，而無(wú)須使用傳統(tǒng)的復(fù)雜數(shù)值運(yùn)算。在步驟S28中，決定是否該點(diǎn)缺陷中至少一個(gè)導(dǎo)致導(dǎo)線區(qū)域之間短路(short-circuit)及/或斷路(open-circuit)。參見圖3B，導(dǎo)線區(qū)域31a被點(diǎn)缺陷33a截?cái)唷＿@種被點(diǎn)缺陷截?cái)嗟臓顩r，造成該段導(dǎo)線31a呈現(xiàn)斷路。參見圖3C，導(dǎo)線區(qū)域31b和31c被點(diǎn)缺陷33b橋接起來(lái)。因此在該段導(dǎo)線部分造成短路。
在某些狀況下，除了使用一實(shí)驗(yàn)性的較佳缺陷布局來(lái)進(jìn)行上述方法之外，也可以使用不同的缺陷布局，重復(fù)施行上述步驟。重復(fù)施行上述步驟所得到的結(jié)果，可以一起作為協(xié)助做出工程決策之用。
上述系統(tǒng)和方法可以應(yīng)用于特定尺寸的外來(lái)物質(zhì)或其他缺陷種類，例如物質(zhì)缺失、缺洞、層間介電缺陷或通孔和接觸點(diǎn)的缺陷等。
上述方法所得到的分析結(jié)果，也可以使用在其他方面的應(yīng)用。例如，本發(fā)明的缺陷模擬可以使用于估算一電路布局對(duì)于制造過(guò)程中引入的缺陷的敏感性和受害程度。該敏感性及/或受害程度的估計(jì)數(shù)據(jù)，可以用于估計(jì)該電路布局對(duì)應(yīng)的電路裝置的可能良率，或是進(jìn)行進(jìn)一步的工程研究。本發(fā)明方法所得到的分析結(jié)果，也可以用于估計(jì)在規(guī)劃階段，某一預(yù)定數(shù)量的良好電路晶片所需的成本或需要生產(chǎn)的量。
上述用來(lái)決定電路布局特性的技術(shù)，也可以用于決定用于自動(dòng)集成電路設(shè)計(jì)的特定設(shè)計(jì)環(huán)境的特性。尤其是，上述方法可以用以比較不同設(shè)計(jì)環(huán)境所產(chǎn)生的電路布局的可生產(chǎn)性及其他特性。
本發(fā)明的系統(tǒng)與方法，可以在合理時(shí)間內(nèi)，以一般的計(jì)算機(jī)運(yùn)算資源，完成大型集成電路(例如包含1000000晶體管)的分析。而且，本發(fā)明的實(shí)際運(yùn)用也不以設(shè)計(jì)階層(design hierarchy)的分析為限，其也可以用于電路裝置的尺寸或其設(shè)計(jì)環(huán)境的分析。且本發(fā)明系統(tǒng)可以被一般使用者所使用。
雖然本發(fā)明已通過(guò)較佳實(shí)施例說(shuō)明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100缺陷模擬系統(tǒng)150電路布局提供端101接口103缺陷布局產(chǎn)生器105缺陷布局?jǐn)?shù)據(jù)庫(kù)
107處理器104隨機(jī)數(shù)產(chǎn)生器31導(dǎo)線區(qū)域31a導(dǎo)線區(qū)域33a點(diǎn)缺陷31b導(dǎo)線區(qū)域31c導(dǎo)線區(qū)域
權(quán)利要求
1.一種缺陷模擬方法，其包括提供一缺陷布局?jǐn)?shù)據(jù)庫(kù)，其包含至少一缺陷布局?jǐn)?shù)據(jù)，該缺陷布局包含一預(yù)定數(shù)量的點(diǎn)缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸；從一電路布局?jǐn)?shù)據(jù)庫(kù)擷取一電路布局，其包含多個(gè)導(dǎo)線區(qū)域，且其中該缺陷布局?jǐn)?shù)據(jù)庫(kù)和該電路布局?jǐn)?shù)據(jù)庫(kù)所存的數(shù)據(jù)為相同格式；比較該缺陷布局和該電路布局；以及決定是否該點(diǎn)缺陷中至少一個(gè)位于該導(dǎo)線區(qū)域上。
2.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，進(jìn)一步自該缺陷布局?jǐn)?shù)據(jù)庫(kù)中選取一不同的缺陷布局，并重復(fù)這些步驟。
3.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，該點(diǎn)缺陷的位置為隨機(jī)決定或依據(jù)一預(yù)定規(guī)則決定。
4.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，該點(diǎn)缺陷的數(shù)量及面積為使用者決定。
5.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，進(jìn)一步?jīng)Q定是否該缺陷中至少一個(gè)導(dǎo)致導(dǎo)線區(qū)域之間短路及/或斷路。
6.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局受害程度。
7.根據(jù)權(quán)利要求1所述的缺陷模擬方法，其特征在于，進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局的良率。
8.一種缺陷模擬系統(tǒng)，其包括一缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器，其提供一缺陷布局，其包含一預(yù)定數(shù)量的點(diǎn)缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸；以及一處理器，其比較該缺陷布局?jǐn)?shù)據(jù)和一預(yù)定的包含多個(gè)導(dǎo)線區(qū)域的電路布局，并判斷是否該點(diǎn)缺陷中位于該導(dǎo)線區(qū)域上。
9.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，進(jìn)一步包含一缺陷布局?jǐn)?shù)據(jù)庫(kù)，其包含該缺陷布局。
10.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該電路布局取自一電路布局?jǐn)?shù)據(jù)庫(kù)，且其中該缺陷布局?jǐn)?shù)據(jù)庫(kù)和該電路布局?jǐn)?shù)據(jù)庫(kù)所存的數(shù)據(jù)為相同或相容格式。
11.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該缺陷布局產(chǎn)生器隨機(jī)決定或依據(jù)一預(yù)定規(guī)則決定該點(diǎn)缺陷的位置。
12.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該點(diǎn)缺陷的數(shù)量及面積可以為使用者決定。
13.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該處理器進(jìn)一步判斷是否該點(diǎn)缺陷中導(dǎo)致導(dǎo)線區(qū)域之間短路及/或斷路。
14.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該處理器進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局受害程度。
15.根據(jù)權(quán)利要求8所述的缺陷模擬系統(tǒng)，其特征在于，該處理器進(jìn)一步估算當(dāng)該電路布局上具有該缺陷布局所界定的點(diǎn)缺陷時(shí)，該電路布局的良率。
全文摘要
本發(fā)明提供一種缺陷模擬系統(tǒng)與方法。該缺陷模擬系統(tǒng)包括缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器及處理器。該缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器，其提供一組缺陷布局?jǐn)?shù)據(jù)，其包含一預(yù)定數(shù)量的點(diǎn)缺陷，其中該點(diǎn)缺陷的面積為至少一種預(yù)定尺寸。該處理器，其比較該缺陷布局?jǐn)?shù)據(jù)和一預(yù)定的包含多個(gè)導(dǎo)線區(qū)域的電路布局，并判斷該點(diǎn)缺陷是否位于該導(dǎo)線區(qū)域上。
文檔編號(hào)G06F17/50GK1845107SQ200610072079
公開日2006年10月11日 申請(qǐng)日期2006年4月6日 優(yōu)先權(quán)日2005年4月6日
發(fā)明者顏瑞榮, 傅宗民, 楊穩(wěn)儒 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司