專利名稱：信息處理裝置和方法、存儲控制裝置和方法、記錄介質(zhì)、及程序的制作方法
技術領域：
本發(fā)明涉及信息處理裝置和方法、存儲控制裝置和方法、記錄介質(zhì)、及程序，更具體來說，涉及一種能夠有效并可靠地向存儲器寫入數(shù)據(jù)/從存儲器讀取數(shù)據(jù)的信息處理裝置和方法、存儲控制裝置和方法、記錄介質(zhì)、及程序。
背景技術：
已經(jīng)披露了用于將通過計算機或記錄器的多個端口輸入/輸出的數(shù)據(jù)寫入存儲器/從存儲器讀出的技術。
例如，在日本未審查專利申請公開第2000-299835號中，提出了這樣一種數(shù)據(jù)記錄/再生裝置，其中，在通過將存儲器的輸入/輸出總線的使用時間劃分成預定數(shù)目的分時而得到的時隙中，只將時隙定期分配給需要實時處理的AV數(shù)據(jù)的輸入/輸出端口，而當需要時，將不用于AV數(shù)據(jù)輸入/輸出端口的時隙分配給不需要實時處理的異步數(shù)據(jù)的輸入/輸出端口。

發(fā)明內(nèi)容
近年來，可與計算機或記錄器相連的裝置具有多種類型，并且向/從這種裝置輸入/輸出數(shù)據(jù)的數(shù)據(jù)傳輸速度有很大的變動范圍。因此，要求根據(jù)數(shù)據(jù)傳輸速度來靈活地改變分配給各個端口的存儲器存取時間，從而有效并可靠地向存儲器寫入數(shù)據(jù)/從存儲器讀取數(shù)據(jù)。
然而，已知的計算機或記錄器沒有用于將從外部輸入/輸出的數(shù)據(jù)寫入存儲器/從存儲器讀出、而同時又能靈活地改變分配給各個端口的存儲器存取時間的機構(gòu)。
例如，在作為當前標準計算機內(nèi)部總線規(guī)范的周邊部件互連(PCI)總線規(guī)范中，對于將數(shù)據(jù)從外部輸入計算機的情況，要求數(shù)據(jù)輸入的信號從外部設備發(fā)送(assert)至計算機。響應于此，在計算機向外部設備發(fā)出允許數(shù)據(jù)輸入的允許信號后，外部數(shù)據(jù)輸入開始，數(shù)據(jù)被寫入計算機內(nèi)部的存儲器中。然而，例如，如果計算機內(nèi)的中央處理單元(CPU)使用了存儲器輸入/輸出總線的所有時隙，則無法針對從外部輸入數(shù)據(jù)的請求發(fā)出允許信號。因此，由于用于臨時存儲輸入數(shù)據(jù)的緩存器溢出，因而可能會延遲來自外部的數(shù)據(jù)的寫入或發(fā)生數(shù)據(jù)丟失。
另外，與此類似，例如，對于向外部設備輸出數(shù)據(jù)的情況，如果計算機內(nèi)部的CPU使用了存儲器輸入/輸出總線的所有時隙，則可能使響應于來自外部的數(shù)據(jù)輸出請求而從存儲器讀取數(shù)據(jù)發(fā)生延遲。
舉例來說，當外部設備對例如需要實時處理的運動圖像數(shù)據(jù)或音頻數(shù)據(jù)的實時處理數(shù)據(jù)進行處理時，向存儲器寫入數(shù)據(jù)/從存儲器讀取數(shù)據(jù)中的延遲會導致例如數(shù)據(jù)丟失或超時的錯誤。
因此希望有效并可靠地向/從存儲器寫入/讀取數(shù)據(jù)。
根據(jù)本發(fā)明實施例的、用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和從存儲器中讀出通過端口部輸出的數(shù)據(jù)的存儲控制裝置包括設置裝置，用于根據(jù)通過端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將第一輸入數(shù)據(jù)寫入存儲器的寫入允許時間，并用于根據(jù)通過端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對預定期間設置允許從存儲器讀出第一輸出數(shù)據(jù)的讀取允許時間；以及寫入/讀取控制裝置，用于控制向/從存儲器寫入/讀取數(shù)據(jù)，使得在預定期間里除寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過端口部輸入的第二輸入數(shù)據(jù)寫入存儲器，或?qū)⑼ㄟ^端口部輸出的第二輸出數(shù)據(jù)從存儲器讀出。
端口部可以包括多個端口。第一輸入數(shù)據(jù)可通過第一端口輸入。第一輸出數(shù)據(jù)可通過第一端口輸出。第二輸入數(shù)據(jù)可通過第二端口輸入。第二輸出數(shù)據(jù)可通過第二端口輸出。
第一輸入數(shù)據(jù)和第一輸出數(shù)據(jù)可以是大致實時處理的實時處理數(shù)據(jù)。
第二輸入數(shù)據(jù)和第二輸出數(shù)據(jù)可以是由設置有存儲器的裝置的處理器處理的數(shù)據(jù)。
該寫入/讀取控制裝置可以對預定期間分配寫入允許時間和讀取允許時間，并可以控制向存儲器寫入/從存儲器讀取數(shù)據(jù)，使得第一輸入數(shù)據(jù)在寫入允許時間內(nèi)寫入存儲器，并使第一輸出數(shù)據(jù)在讀取允許時間內(nèi)從存儲器讀出。
該寫入/讀取控制裝置可以控制向存儲器寫入/從存儲器讀取數(shù)據(jù)，使得當沒有要求寫入第一輸入數(shù)據(jù)時，在寫入允許時間內(nèi)，將第二輸入數(shù)據(jù)寫入存儲器或從存儲器中讀出第二輸出數(shù)據(jù)。
該寫入/讀取控制裝置可以控制向存儲器寫入/從存儲器讀取數(shù)據(jù)，使得當沒有要求讀出第一輸出數(shù)據(jù)時，在讀取允許時間內(nèi)，將第二輸入數(shù)據(jù)寫入存儲器或從存儲器中讀出第二輸出數(shù)據(jù)。
該寫入/讀取控制裝置可以將預定期間內(nèi)除寫入允許時間和讀取允許時間之外的時間分配至預定期間的起始部分。
設置裝置可以根據(jù)通過將預定期間劃分為預定數(shù)目的等分時間得到的時隙的數(shù)目來設置寫入允許時間和讀取允許時間。
根據(jù)本發(fā)明實施例的、用于將通過端口部輸入的數(shù)據(jù)寫入存儲器并從存儲器讀出通過端口部輸出的數(shù)據(jù)的存儲控制方法和記錄在記錄介質(zhì)上的第一程序包括以下步驟根據(jù)通過端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將第一輸入數(shù)據(jù)寫入存儲器的寫入允許時間，并根據(jù)通過端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對預定期間設置允許將第一輸出數(shù)據(jù)從存儲器中讀出的讀取允許時間；以及，控制向存儲器寫入/從存儲器讀取數(shù)據(jù)，使得在預定期間里除寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過端口部輸入的第二輸入數(shù)據(jù)寫入存儲器，或?qū)⑼ㄟ^端口部輸出的第二輸出數(shù)據(jù)從存儲器中讀出。
根據(jù)本發(fā)明實施例的信息處理裝置包括存儲器，用于存儲數(shù)據(jù)；設置裝置，用于根據(jù)通過端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將第一輸入數(shù)據(jù)寫入存儲器的寫入允許時間，并根據(jù)通過端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對預定期間設置允許從存儲器讀出第一輸出數(shù)據(jù)的讀取允許時間；以及寫入/讀取控制裝置，用于控制向存儲器寫入/從存儲器讀取數(shù)據(jù)，使得在預定期間里除寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過端口部輸入的第二輸入數(shù)據(jù)寫入存儲器，或?qū)⑼ㄟ^端口部輸出的第二輸出數(shù)據(jù)從存儲器讀出。
該信息處理裝置可以進一步包括圖像處理裝置，用于對從端口部輸出的數(shù)據(jù)執(zhí)行圖像處理，并用于將經(jīng)過圖像處理的數(shù)據(jù)輸入至端口部。
在存儲器控制裝置、存儲控制方法、及記錄在記錄介質(zhì)上的第一程序中，根據(jù)通過端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將第一輸入數(shù)據(jù)寫入存儲器的寫入允許時間，并根據(jù)通過端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對預定期間設置允許將第一輸出數(shù)據(jù)從存儲器讀出的讀取允許時間?？刂葡虼鎯ζ鲗懭?從存儲器讀取數(shù)據(jù)，使得在預定期間里除寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過端口部輸入的第二輸入數(shù)據(jù)寫入存儲器，或?qū)⑼ㄟ^端口部輸出的第二輸出數(shù)據(jù)從存儲器讀出。
如上所述，能夠?qū)?shù)據(jù)寫入存儲器并從存儲器讀出。另外，能夠有效并可靠地執(zhí)行將數(shù)據(jù)寫入存儲器或從存儲器讀出。


圖1示出了根據(jù)本發(fā)明實施例的計算機的框圖；圖2示出了輸入存儲控制器的寫入數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)的例子；圖3示出了輸入存儲控制器的讀取數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)的例子；圖4示出了圖1所示的存儲控制器的功能結(jié)構(gòu)的例子的框圖；圖5示出了通過圖1中的CPU實現(xiàn)的功能結(jié)構(gòu)的一部分的例子的框圖；圖6示出了通過圖1所示的計算機執(zhí)行的數(shù)據(jù)寫入/讀取處理的流程圖；
圖7示出了輸入至存儲控制器的端口的圖像數(shù)據(jù)的例子；圖8示出了輸入至存儲控制器的另一端口的圖像數(shù)據(jù)的例子；圖9示出了從存儲控制器的端口輸出的圖像數(shù)據(jù)的例子；圖10示出了幀結(jié)構(gòu)的例子；圖11示出了輸入至存儲控制器的端口的圖像數(shù)據(jù)的另一例子；圖12示出了從存儲控制器的端口輸出的圖像數(shù)據(jù)的另一例子；以及圖13示出了幀結(jié)構(gòu)的另一例子。
具體實施例方式
圖1示出了根據(jù)本發(fā)明實施例的計算機1。計算機1包括數(shù)據(jù)處理單元11、輸入單元12、輸出單元13、記錄單元14、通信單元15、驅(qū)動器16。執(zhí)行數(shù)據(jù)處理的數(shù)據(jù)處理單元11包括中央處理單元(CPU)21、存儲控制器22、隨機存取存儲器(RAM)23、只讀存儲器(ROM)24。存儲控制器22還包括端口31～33。
CPU 21和存儲控制器22通過總線41和42彼此連接?？偩€42與端口31連接。CPU 21和ROM 24通過總線43彼此連接。CPU 21和輸入/輸出接口17通過總線44彼此連接。存儲控制器22和輸入/輸出接口17通過總線45和46彼此連接。總線45與端口32連接，總線46與端口33連接。存儲控制器22和RAM 23通過總線47、48、和49彼此連接。輸入單元12、輸出單元13、記錄單元14、通信單元15、和驅(qū)動器16通過輸入/輸出接口17彼此連接。
CPU 21通過輸入/輸出接口17和總線44接收由用戶使用輸入單元12輸入的處理指令和數(shù)據(jù)。CPU 21響應于輸入的處理指令，執(zhí)行對應于存儲在ROM 24中的程序或通過輸入/輸出接口17、總線45或46、存儲控制器22、及總線47和48從記錄單元14加載在RAM 23中的程序的各種類型的處理。
另外，CPU 21根據(jù)通過端口32和33輸入/輸出的數(shù)據(jù)傳輸速度，計算針對每個預定期間設置的、允許將通過端口32輸入的數(shù)據(jù)寫入RAM 23的時間、允許將通過端口32輸出的數(shù)據(jù)從RAM 23讀出的時間、允許將通過端口33輸入的數(shù)據(jù)寫入RAM 23的時間、及允許將通過端口33輸出的數(shù)據(jù)從RAM 23讀出的時間。隨后，CPU 21通過總線41向存儲控制器22提供用于對存儲控制器22設置計算時間的存取時間設置信號。
用于指示向RAM 23進行數(shù)據(jù)寫入的寫入數(shù)據(jù)包或用于指示從RAM 23進行數(shù)據(jù)讀出的讀取數(shù)據(jù)包通過總線42從CPU 21輸入到存儲控制器22的端口31。用于指示向RAM 23進行數(shù)據(jù)寫入的寫入數(shù)據(jù)包或用于指示從RAM 23進行數(shù)據(jù)讀出的讀取數(shù)據(jù)包通過輸入/輸出接口17和總線45，從計算機1的各個單元或從連接至輸入/輸出接口17的外部設備(未示出)輸入至存儲控制器22的端口32。用于指示向RAM 23進行數(shù)據(jù)寫入的寫入數(shù)據(jù)包或用于指示從RAM 23進行數(shù)據(jù)讀出的讀取數(shù)據(jù)包通過輸入/輸出接口17和總線46，從計算機1的各個單元或從連接至輸入/輸出接口17的外部設備(未示出)輸入至存儲控制器22的端口33。
如隨后參照圖6的描述，存儲控制器22根據(jù)由外部(例如，來自CPU 21)提供的時鐘信號，將用于將數(shù)據(jù)輸入RAM 23的總線47和用于將數(shù)據(jù)從RAM 23輸出的總線49的使用時間劃分為預定數(shù)目的分隔期間，這些分隔期間在下文中稱為“幀”(例如，一幀相當于1微秒)。另外，存儲控制器22根據(jù)基于寫入數(shù)據(jù)包或讀取數(shù)據(jù)包的指令，控制將數(shù)據(jù)與通過將幀劃分為預定數(shù)目的等分時間(例如，18等分)而得到的時隙同步地寫入RAM 23和從其中讀出。
下文中，數(shù)據(jù)寫入RAM 23和從RAM 23讀出數(shù)據(jù)也稱為向/從RAM 23進行數(shù)據(jù)寫入/讀取。
接下來，描述寫入數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)和讀取數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)。圖2示出了寫入數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)的例子，圖3示出了讀取數(shù)據(jù)包的數(shù)據(jù)結(jié)構(gòu)的例子。寫入數(shù)據(jù)包包括地址部和數(shù)據(jù)部。地址部中設置的是數(shù)據(jù)在RAM 23中開始寫入的地址，數(shù)據(jù)部中設置的是將要寫入RAM 23的數(shù)據(jù)。讀取數(shù)據(jù)包包括地址部。地址部設置的是數(shù)據(jù)從RAM 23中讀出的地址。
存儲控制器22將寫入數(shù)據(jù)包分成地址部和數(shù)據(jù)部。存儲控制器22通過總線47將數(shù)據(jù)部提供給RAM 23，通過總線48將地址部提供給RAM 23。另外，存儲控制器22通過總線48將讀取數(shù)據(jù)包的地址部提供給RAM 23。存儲控制器22通過總線49獲取從RAM23讀出的數(shù)據(jù)，并通過用于輸入指示讀取數(shù)據(jù)的讀取數(shù)據(jù)包的端口將讀出的數(shù)據(jù)輸出至外部。
另外，如隨后參照圖6的描述，存儲控制器22優(yōu)先執(zhí)行將通過端口32或33輸入/輸出的數(shù)據(jù)向/從RAM 23寫入/讀取的時間的分配，然后執(zhí)行將通過端口31輸入/輸出的數(shù)據(jù)向/從RAM 23寫入/讀取的時間的分配。下文中，端口32和33稱為優(yōu)先端口，端口31稱為機動(variable)端口。
當通過總線47和總線48分別將寫入數(shù)據(jù)包的數(shù)據(jù)部和地址部從存儲控制器22輸入至RAM 23時，RAM 23開始將設置在數(shù)據(jù)部中的數(shù)據(jù)寫到位于在寫入數(shù)據(jù)包的地址部中設置的地址的位置。另外，當通過總線48將讀取數(shù)據(jù)包的地址部從存儲控制器22輸入至RAM 23時，RAM 23從位于在地址部中設置的地址的位置讀出預定長度的數(shù)據(jù)(例如，數(shù)十字節(jié)和數(shù)百字節(jié)之間的固定長度)，并通過總線49將讀出數(shù)據(jù)提供至存儲控制器22。
ROM 24主要存儲CPU 21所使用的用于計算的程序和參數(shù)中的固定數(shù)據(jù)。
輸入單元12包括，例如，按鈕、開關、鍵盤、或鼠標。當用戶輸入各種指令至計算機1時操作輸入單元12。
輸出單元13包括例如陰極射線管(CRT)或液晶顯示器(LCD)的顯示器、和揚聲器。輸出單元13輸出由CPU 21處理的圖像和聲音。
記錄單元14包括例如硬盤。記錄單元14記錄并再生信息和由CPU 21執(zhí)行的程序。
通信單元15包括，例如，調(diào)制解調(diào)器和終端適配器。通信單元15通過包括互聯(lián)網(wǎng)的網(wǎng)絡執(zhí)行與外部信息處理裝置的通信。
驅(qū)動器16根據(jù)需要連接至輸入/輸出接口17。例如磁盤、光盤、磁光盤、或半導體存儲器的可移動介質(zhì)18適當?shù)匕惭b在驅(qū)動器16中。從可移動介質(zhì)18中讀出的程序安裝在記錄單元14中。
除圖1中所示的各個塊以外，還可以有例如再生裝置的外部設備連接至輸入/輸出接口17。外部設備和存儲控制器22之間的數(shù)據(jù)輸入/輸出通過端口32或33執(zhí)行。
圖4示出了存儲控制器22的功能結(jié)構(gòu)的例子。存儲控制器22包括端口31～33、緩存器101-1～101-9、存取時間指定寄存器102-1～102-4、定序器(sequencer)103、復用器(MUX)104和105、分離電路106、和復用器107。
端口31將從CPU 21通過總線42輸入的寫入數(shù)據(jù)包提供給緩存器101-1，并使緩存器101-1存儲所輸入的寫入數(shù)據(jù)包。端口31也將從CPU 21通過總線42輸入的讀取數(shù)據(jù)包提供給緩存器101-4，并使緩存器101-4存儲所輸入的讀取數(shù)據(jù)包。另外，端口31將從CPU 21通過總線42輸入的讀取指示信號提供給緩存器101-7，并讀取存儲在緩存器101-7中的數(shù)據(jù)。端口31通過總線42將從緩存器101-7讀出的數(shù)據(jù)輸出至CPU 21。
端口32將從外部通過總線45輸入的寫入數(shù)據(jù)包提供至緩存器101-2，并使緩存器101-2存儲所輸入的寫入數(shù)據(jù)包。端口32也將從外部通過總線45輸入的讀取數(shù)據(jù)包提供至緩存器101-5，并使緩存器101-5存儲輸入的讀取數(shù)據(jù)包。另外，端口32將從外部通過總線45輸入的讀取指示信號提供至緩存器101-8，并讀取存儲在緩存器101-8中的數(shù)據(jù)。端口32將從緩存器101-8讀取的數(shù)據(jù)通過總線45輸出至外部。
端口33將從外部設備通過總線46輸入的寫入數(shù)據(jù)包提供至緩存器101-3，并使緩存器101-3存儲輸入的寫入數(shù)據(jù)包。端口33還將從外部設備通過總線46輸入的讀取數(shù)據(jù)包提供至緩存器101-6，并使緩存器101-6存儲輸入的讀取數(shù)據(jù)包。另外，端口33將從外部通過總線46輸入的讀取指示信號提供至緩存器101-9，并讀取存儲在緩存器101-9中的數(shù)據(jù)。端口33將從緩存器101-9讀取的數(shù)據(jù)通過總線46輸出至外部。
根據(jù)通過總線41從CPU 21輸入的存取時間設置信號，在各個存取時間指定寄存器102-1～102-4中設置針對每一幀分配(保證)將通過端口32或33輸入/輸出的數(shù)據(jù)向/從RAM 23進行寫入/讀取的時隙數(shù)目。分配用于寫入通過端口32輸入的數(shù)據(jù)的時隙數(shù)目設置在存取時間指定寄存器102-1中。分配用于寫入通過端口33輸入的數(shù)據(jù)的時隙數(shù)目設置在存取時間指定寄存器102-2中。分配用于讀出通過端口32輸出的數(shù)據(jù)的時隙數(shù)目設置在存取時間指定寄存器102-3中。分配用于讀出通過端口33輸出的數(shù)據(jù)的時隙數(shù)目設置在存取時間指定寄存器102-4中。
將通過端口31、32、或33輸入的數(shù)據(jù)寫入RAM 23的時隙的分配也可以表示通過端口31、32、或33輸入的時隙的分配。另外，將通過端口31、32、或33輸出的數(shù)據(jù)從RAM 23讀出的時隙的分配也可以表示通過端口31、32、或33輸出的時隙的分配。另外，通過端口31、32、或33輸入或輸出的時隙的分配也表示端口31、32、或33的時隙的分配。
如隨后參照圖6的描述，定序器103通過根據(jù)在存取時間指定寄存器102-1～102-4中設置的時隙數(shù)目、將讀取指示信號提供至緩存器101-1～101-6、將寫入指示信號提供至緩存器101-7～101-9、及將操作控制信號提供至MUX 104、105和分離電路106，在寫入RAM 23的數(shù)據(jù)的輸入通道和從RAM 23讀出的數(shù)據(jù)的輸出通道之間切換。換句話說，定序器103選擇用于輸入即將寫入RAM 23的數(shù)據(jù)的端口或選擇用于輸出從RAM 23讀出的數(shù)據(jù)的端口。
緩存器101-1～101-3根據(jù)由定序器103提供的讀取指示信號，將存儲在緩存器101-1～101-3中的寫入數(shù)據(jù)包提供給MUX 104。
緩存器101-4～101-6根據(jù)由定序器103提供的讀取指示信號，將存儲在緩存器101-4～101-6中的讀取數(shù)據(jù)包提供給MUX 105。
緩存器101-7～101-9根據(jù)由定序器103提供的寫入指示信號，存儲從RAM 23通過總線49輸入的數(shù)據(jù)。另外，緩存器101-7～101-9根據(jù)通過端口31～33提供的讀取指示信號，將所存儲的數(shù)據(jù)提供給端口31～33。
MUX 104根據(jù)由定序器103提供的操作控制信號，選擇由緩存器101-1～101-3提供的寫入數(shù)據(jù)包中的一個，即，通過端口31～33輸入的寫入數(shù)據(jù)包中的一個，并將選擇的寫入數(shù)據(jù)包提供至分離電路106。
MUX 105根據(jù)由定序器103提供的操作控制信號，選擇由緩存器101-4～101-6提供的讀取數(shù)據(jù)包中的一個，即，通過端口31～33輸入的讀取數(shù)據(jù)包中的一個，并將選擇的讀取數(shù)據(jù)包提供至分離電路107。
分離電路106根據(jù)由定序器103提供的操作控制信號，將寫入數(shù)據(jù)包分離成地址部和數(shù)據(jù)部。分離電路106通過總線47將數(shù)據(jù)部提供至RAM 23，將地址部提供至MUX 107。
MUX 107根據(jù)由定序器103提供的操作控制信號，選擇由MUX 105提供的讀取數(shù)據(jù)包的地址部和由分離電路106提供的寫入數(shù)據(jù)包的地址部中的一個，并將選擇的地址部提供給RAM 23。
圖5示出了通過執(zhí)行預定程序的CPU 21來實現(xiàn)的功能結(jié)構(gòu)的例子的一部分的框圖。存取時間設置單元121和數(shù)據(jù)處理單元122由執(zhí)行程序的CPU 21實現(xiàn)。
存取時間設置單元121獲取表示通過端口32和33輸入/輸出數(shù)據(jù)的傳輸速度的信息。例如，存取時間設置單元121通過輸入/輸出接口17和總線44，獲取表示來自連接至計算機1的各個單元或輸入/輸出接口17、并通過端口32和33輸入/輸出數(shù)據(jù)的外部設備的數(shù)據(jù)傳輸速度的信息。存取時間設置單元121根據(jù)通過端口32和33輸入/輸出數(shù)據(jù)的傳輸速度，計算分配用于通過端口32和33輸入和輸出的時隙的數(shù)目。存取時間設置單元121生成表示計算出的時隙數(shù)目的存取時間設置信號，并通過總線41將生成的存取時間設置信號提供給存取時間指定寄存器102-1～102-4。
數(shù)據(jù)處理單元122通過總線42將讀取數(shù)據(jù)包輸入至端口31，并指示存儲控制器22從RAM 23中的指定地址讀取數(shù)據(jù)。數(shù)據(jù)處理單元122通過總線42將讀取指示信號輸入至端口31，并根據(jù)基于所輸入的讀取數(shù)據(jù)包的指令，使端口31輸出從RAM 23讀出的數(shù)據(jù)。數(shù)據(jù)處理單元122通過總線42獲取從端口31輸出的數(shù)據(jù)。
數(shù)據(jù)處理單元122對獲取的數(shù)據(jù)執(zhí)行各種類型的數(shù)據(jù)處理。例如，數(shù)據(jù)處理單元122以幀為單位將兩個圖像數(shù)據(jù)合成，生成一個圖像數(shù)據(jù)。另外，例如，數(shù)據(jù)處理單元122執(zhí)行各種類型的圖像處理、編輯處理、和編碼處理，例如在預定編輯點編接圖像數(shù)據(jù)的編接處理(splicing processing)。另外，例如，數(shù)據(jù)處理單元122對例如音頻數(shù)據(jù)、內(nèi)容數(shù)據(jù)、文本數(shù)據(jù)、和文檔數(shù)據(jù)以及圖像數(shù)據(jù)的各種數(shù)據(jù)，執(zhí)行例如音頻處理和編碼處理的各種類型的數(shù)據(jù)處理。
數(shù)據(jù)處理單元122將經(jīng)過處理的數(shù)據(jù)分離成預定大小的多段數(shù)據(jù)，并針對各個分離數(shù)據(jù)段生成寫入數(shù)據(jù)包。數(shù)據(jù)處理單元122通過總線42將寫入數(shù)據(jù)包輸入至端口31，并指示存儲控制器22將數(shù)據(jù)寫入RAM 23中指定的地址處。
接下來，參照圖6中所示的流程圖描述通過計算機1執(zhí)行的數(shù)據(jù)寫入/讀取處理。在下面給出的說明中，一幀的時間長度為1μs，一個幀的時隙數(shù)目為18。另外，未示出(下文中，稱為設備A和B)的兩個外部設備連接至計算機1的輸入/輸出接口17。設備A和RAM 23之間的數(shù)據(jù)輸入/輸出通過輸入/輸出接口17、總線45、和端口32執(zhí)行。設備B和RAM 23之間的數(shù)據(jù)輸入/輸出在輸入/輸出接口17、總線46、和端口33之間執(zhí)行。
在步驟S1中，存取時間設置單元121計算分配給通過各個端口進行的輸入和輸出的時隙數(shù)目。具體來說，存取時間設置單元121獲取表示通過端口32和33輸入/輸出數(shù)據(jù)的傳輸速度的信息。表示數(shù)據(jù)傳輸速度的信息，例如，從設備A或B通過輸入/輸出接口17和總線44輸入至存取時間設置單元121。存取時間設置單元121根據(jù)通過端口32和33輸入/輸出數(shù)據(jù)的傳輸速度，計算分配給通過端口32和33進行的輸入和輸出的時隙數(shù)目。
例如，當總線45和46的總線寬度為64位、并且總線45和46的總線時鐘為400MHz時，RAM 23的存儲帶(帶寬)為25.6Gbps(＝64位×400MHz)，并且單位時隙的數(shù)據(jù)傳輸量約為1.42千位(＝25.6Gbps×1μs÷18)。在這種情況下，當輸入或輸出包括由4000行和2000列構(gòu)成的像素、每一個像素中具有與三個RGB原色中的每一個相應的10位色彩信息、并且每秒為24幀的圖像數(shù)據(jù)，即，輸入或輸出傳輸速度約為6.04Gbps(＝4000像素×2000像素×10位×3色×24幀)的圖像數(shù)據(jù)時，輸入或輸出該圖像數(shù)據(jù)所需的時隙數(shù)目為4.25(＝6.04Gbps×1μs÷1.42千位)，通過四舍五入得到的整數(shù)值5就是寫入(輸入)或讀出(輸出)該圖像數(shù)據(jù)所需的時隙數(shù)目。
現(xiàn)在將舉例描述通過計算機1執(zhí)行的數(shù)據(jù)寫入/讀取處理。從設備A向端口32輸入由圖7所示的幀201-1～201-5構(gòu)成的、具有標準分辨率的標準清晰度(SD)圖像數(shù)據(jù)，并從設備B向端口33輸入由圖8所示的幀202-1～202-5構(gòu)成的、具有標準分辨率的SD圖像數(shù)據(jù)。幀201-1～201-5通過數(shù)據(jù)處理單元122分別與幀202-1～202-5合成。從端口32向設備A輸出由通過合成幀201-1～201-5和幀202-1～202-5生成的圖9中所示的幀203-1～203-5構(gòu)成的、具有標準分辨率的SD圖像數(shù)據(jù)。在這個例子中，分配給通過端口32進行輸入的時隙數(shù)目為3，分配給通過端口33進行輸入的時隙數(shù)目為2，分配給通過端口32進行輸出的時隙數(shù)目為3，分配給通過端口33進行輸出的時隙數(shù)目為0。
在步驟S2中，存取時間設置單元121設置存取時間指定寄存器102-1～102-4的值。具體來說，存取時間設置單元121生成表示在步驟S1中算出的時隙數(shù)目的存取時間設置信號，并通過總線41將生成的存取時間設置信號提供給存取時間指定寄存器102-1～102-4。存取時間指定寄存器102-1～102-4中的每一個根據(jù)存取時間設置信號，設置分配給通過相應端口進行輸入或輸出的時隙數(shù)目。
在步驟S3中，定序器103確定優(yōu)先端口的時隙分配。具體來說，定序器103讀出在存取時間指定寄存器102-1～102-4中設置的時隙數(shù)目，并根據(jù)讀出的時隙數(shù)目確定分配給優(yōu)先端口(即，端口32和33)的時隙。
圖10示出了幀內(nèi)時隙分配的例子。幀211-1為盡可能最大程度使用RAM 23的存儲帶的情況的例子，即，通過端口31～33輸入和輸出數(shù)據(jù)的傳輸速度總量等于或大于RAM 23的存儲帶寬的情況。幀211-2為通過端口31將數(shù)據(jù)輸入數(shù)據(jù)處理單元122和從其中輸出數(shù)據(jù)的傳輸速度很低的情況的例子。幀211-3和211-4將在后文中描述。
在幀211-1和211-2中，定序器103將分配給端口31的時隙保存在幀的起始部分中，并將幀后端部分的時隙分配給端口32和33。在這種情況下，將三個時隙(即，幀的第十一至第十三時隙)分配給端口32進行輸入。將兩個時隙(即，幀的第十四至第十五時隙)分配給端口33進行輸入。將三個時隙(即，幀的第十六至第十八時隙)分配給端口32進行輸出。由于存取時間指定寄存器102-4的值被設為0，所以沒有分配時隙給端口33輸出數(shù)據(jù)。
將分配給端口32和33的幀內(nèi)時隙的位置和范圍固定，直至存取時間指定寄存器102-1～102-4的值被改變。
在步驟S4中，定序器103確定分配給機動端口的時隙。具體來說，定序器103檢測存儲在緩存器101-1中的寫入數(shù)據(jù)包的量和存儲在緩存器101-4中的讀取數(shù)據(jù)包的量，即，所存儲的、通過端口31輸入的讀取和寫入數(shù)據(jù)包的量。定序器103根據(jù)存儲在緩存器101-1和101-4中的數(shù)據(jù)包的量，將沒有分配給端口32或33的空時隙分配給端口31。
例如，在幀211-1中，如果將所有空時隙都用于處理存儲在緩存器101-1和101-4中的數(shù)據(jù)包(都用于通過端口31向/從RAM 23寫入/讀取數(shù)據(jù))，則將五個時隙(即，幀的第一至第五時隙)分配給端口31進行輸入，將五個時隙(即，幀的第六至第十時隙)分配給端口31進行輸出。
另外，例如，像在幀211-2中所示一樣，如果不是所有的空時隙都需要被用于處理存儲在緩存器101-1和101-4中的數(shù)據(jù)包(用于通過端口31向/從RAM 23寫入/讀取數(shù)據(jù))，則將幀的第一時隙分配給端口31進行輸入，將幀的第二時隙分配給端口31進行輸出，將八個時隙(即，幀的第三至第十時隙)作為空時隙，不分配給任何端口。
如上所述，將幀的起始部分中的時隙分配給端口31產(chǎn)生下述的優(yōu)點。換句話說，如果CPU 21(數(shù)據(jù)處理單元122)和存儲控制器22之間的數(shù)據(jù)輸入/輸出被延遲，則CPU 21的休止時間長度由于延遲而增大，因此降低了CPU 21的處理能力。例如，在當前幀中，如果從CPU 21輸入的寫入數(shù)據(jù)包或讀取數(shù)據(jù)包將在下一幀中處理，則由于幀的起始部分中的時隙被分配給了端口31，所以在下個幀中優(yōu)先執(zhí)行CPU 21需要的處理。因此，縮短了CPU 21的休止時間長度。
在步驟S5中，定序器103確定下一時隙是否分配給優(yōu)先端口。換句話說，定序器103確定下一時隙是否分配給優(yōu)先端口，即，下一時隙是否分配給端口32或33。如果確定下一時隙分配給優(yōu)先級端口，則處理前進至步驟S6。
在步驟S6中，定序器103確定是否需要通過分配了時隙的優(yōu)先端口輸入或輸出數(shù)據(jù)。具體來說，定序器103檢查相應于分配了時隙的優(yōu)先端口的緩存器的存儲狀態(tài)。如果時隙被分配用于通過端口32進行輸入，則定序器103確定通過端口32輸入的寫入數(shù)據(jù)包是否存儲在緩存器101-2中。如果時隙被分配用于通過端口33進行輸入，則定序器103確定通過端口33輸入的寫入數(shù)據(jù)包是否存儲在緩存器101-3中。如果時隙被分配用于通過端口32進行輸出，則定序器103確定通過端口32輸入的讀取數(shù)據(jù)包是否存儲在緩存器101-5中。如果時隙被分配用于通過端口33進行輸出，則定序器103確定通過端口33輸入的讀取數(shù)據(jù)包是否存儲在緩存器101-6中。
如果寫入數(shù)據(jù)包或讀取數(shù)據(jù)包沒有存儲在相應于分配了時隙的優(yōu)先端口的緩存器中，則定序器103確定不需要通過分配了時隙的優(yōu)先端口輸入或輸出數(shù)據(jù)，并且處理前進至步驟S7。
在步驟S7中，定序器103改變時隙的分配。具體來說，定序器103檢查相應于機動端口(即，端口31)的緩存器101-1和101-4的存儲狀態(tài)。如果寫入數(shù)據(jù)包存儲在緩存器101-1中或如果讀取數(shù)據(jù)包存儲在緩存器101-4中，則定序器103改變時隙分配，將時隙分配用于通過端口31進行輸入或輸出。例如，如圖10中幀211-3所示，如果不需要通過端口32輸入或輸出數(shù)據(jù)，則將初始分配用于通過端口32進行輸入的第十一至第十三時隙分配給端口31進行輸入，將初始分配用于通過端口32進行輸出的第十六至第十八時隙分配給端口31進行輸出。
如果緩存器101-1或101-4中沒有存儲數(shù)據(jù)包，即，如果不需要通過端口31輸入或輸出數(shù)據(jù)，則即使不需要通過端口32輸入或輸出數(shù)據(jù)，如圖10中幀211-4所示，仍將開始分配給端口32的時隙用作空時隙，不分配給其他端口。
如果在步驟S6中確定需要通過分配了時隙的優(yōu)先端口輸入或輸出數(shù)據(jù)，即，如果確定在相應于分配了時隙的優(yōu)先端口中存儲了寫入數(shù)據(jù)包或讀取數(shù)據(jù)包，則跳過步驟S7中的處理。處理前進至步驟S8，不改變時隙分配。
如果在步驟S5中確定將時隙分配給機動端口(即，端口31)，則跳過步驟S6和S7中的處理。步驟前進至步驟S8。
在步驟S8中，定序器103設置數(shù)據(jù)輸入/輸出通道。具體來說，如果時隙分配給端口31進行輸入，則定序器103提供讀取指示信號給緩存器101-1，并使緩存器101-1開始將存儲在緩存器101-1中的寫入數(shù)據(jù)包提供給MUX 104。定序器103向MUX 104提供操作控制信號，并控制MUX 104選擇從緩存器101-1提供的寫入數(shù)據(jù)包，并將選擇的寫入數(shù)據(jù)包提供給分離電路106。
另外，定序器103將操作控制信號提供給分離電路106。定序器103控制分離電路106將從MUX 104提供的寫入數(shù)據(jù)包分離成地址部和數(shù)據(jù)部，并通過總線47將數(shù)據(jù)部提供給RAM 23，將地址部提供給MUX 107。另外，定序器103向MUX 107提供操作控制信號。定序器103控制MUX 107通過總線48將從分離電路106提供的寫入數(shù)據(jù)包的地址部提供給RAM 23。因此，設置在通過端口31輸入的寫入數(shù)據(jù)包的數(shù)據(jù)部中的數(shù)據(jù)的寫入從在地址部中描述的RAM 23的地址位置開始。
類似地，如果時隙分配給端口32進行輸入，定序器103將讀取指示信號提供給緩存器101-2，并將操作控制信號提供給MUX104、分離電路106、和MUX 107。因此，設置在通過端口32輸入的寫入數(shù)據(jù)包的數(shù)據(jù)部中的數(shù)據(jù)的寫入從在地址部中描述的RAM23的地址位置開始。如果，分配時隙用于通過端口33進行輸入，則定序器103將讀取指示信號提供給緩存器101-3，并將操作控制信號提供給MUX 104、分離電路106、和MUX 107。因此，設置在通過端口33輸入的寫入數(shù)據(jù)包的數(shù)據(jù)部中的數(shù)據(jù)的寫入從在地址部中描述的RAM 23的地址位置開始。
如果時隙分配給端口31進行輸出，則定序器103將讀取指示信號提供給緩存器101-4，并使緩存器101-4開始將存儲在緩存器101-4中的讀取數(shù)據(jù)包提供給MUX 105。定序器103也將操作控制信號提供給MUX 105，并控制MUX 105選擇從緩存器101-4提供的讀取數(shù)據(jù)包，并將選擇的讀取數(shù)據(jù)包提供給MUX 107。另外，定序器103將操作控制信號提供給MUX 107，并控制MUX 107通過總線48將從MUX 105提供的讀取數(shù)據(jù)包的地址部提供給RAM 23。因此，數(shù)據(jù)的讀取從在通過端口31輸入的讀取數(shù)據(jù)包的地址部中描述的RAM 23的地址位置開始，并通過總線49將讀取數(shù)據(jù)提供給緩存器101-7～101-9。
定序器103將寫入指示信號提供給緩存器101-7，并使緩存器101-7開始存儲通過總線49從RAM 23提供的數(shù)據(jù)。數(shù)據(jù)處理單元122根據(jù)需要通過總線42和端口31將讀取指示信號輸入緩存器101-7。數(shù)據(jù)處理單元122使存儲在緩存器101-7中的數(shù)據(jù)通過端口31輸出，并通過總線42獲取輸出的數(shù)據(jù)。
類似地，如果時隙分配給端口32進行輸出，則定序器103將讀取指示信號提供給緩存器101-5，將操作控制信號提供給MUX105和107，并將寫入指示信號輸入緩存器101-8。因此，數(shù)據(jù)的讀取從在通過端口32輸入的讀取數(shù)據(jù)包的地址部中描述的RAM 23的地址位置開始，并且開始將讀出的數(shù)據(jù)存儲在緩存器101-8中。設備A根據(jù)需要通過輸入/輸出接口17、總線45、和端口32將讀取指示信號輸入緩存器101-8，并通過總線45和輸入/輸出接口17獲取輸出的數(shù)據(jù)。
另外，類似地，如果時隙被分配用于通過端口33進行輸出，則定序器103將讀取指示信號提供給緩存器101-6，將操作控制信號提供給MUX 105和107，并將寫入指示信號輸入緩存器101-9。因此，數(shù)據(jù)的讀取從在通過端口33輸入的讀取數(shù)據(jù)包的地址部中描述的RAM 23的地址位置開始，并且開始將讀出數(shù)據(jù)存儲在緩存器101-9中。設備B根據(jù)需要通過輸入/輸出接口17、總線46、和端口33將讀取指示信號輸入緩存器101-9。設備B使存儲在緩存器101-9中的數(shù)據(jù)通過端口33輸出，并通過總線46和輸入/輸出接口17獲取輸出數(shù)據(jù)。
在步驟S9中，定序器103根據(jù)從外部提供的時鐘信號，監(jiān)控用于切換幀的時間點和用于切換時隙的時間點。
在步驟S10中，定序器103根據(jù)通過步驟S9中的處理獲得的監(jiān)控結(jié)果，確定是否是切換時隙的時間點。如果在步驟S10中確定是切換時隙的時間點，則處理前進至步驟S11。
在步驟S11中，定序器103根據(jù)通過步驟S9中的處理獲得的監(jiān)控結(jié)果，確定是否是切換幀的時間點。如果在步驟S11中確定不是切換幀的時間點，即，如果確定只是切換時隙的時間點，則處理前進至步驟S12。
在步驟S12中，定序器103確定是否是切換數(shù)據(jù)輸入/輸出通道的時間點。如果在步驟S12中確定不是切換數(shù)據(jù)輸入/輸出通道的時間點，即，如果確定分配的下一時隙沒有從當前時隙分配發(fā)生改變，則處理返回步驟S9。隨后，重復步驟S9至S12中的處理，直至在步驟S11中確定是切換幀的時間點，或直至在步驟S12中確定是切換數(shù)據(jù)輸入/輸出通道的時間點。
如果在步驟S12中確定是切換數(shù)據(jù)輸入/輸出通道的時間點，即，如果確定分配的下一時隙與當前時隙的分配發(fā)生改變，則處理返回步驟S5。隨后，執(zhí)行在步驟S5中的處理及后續(xù)的處理。在改變數(shù)據(jù)輸入/輸出通道之后，執(zhí)行向/從RAM 23寫入/讀取數(shù)據(jù)。
如果在步驟S11中確定是切換幀的時間點，則處理前進至步驟S13。
在步驟S13中，存取時間設置單元121確定數(shù)據(jù)傳輸速度是否發(fā)生改變。具體來說，如果通過優(yōu)先端口32或33輸入/輸出數(shù)據(jù)的傳輸速度沒有發(fā)生改變，則存取時間設置單元121確定數(shù)據(jù)傳輸速度沒有發(fā)生改變。處理返回步驟S4，并且執(zhí)行步驟S4中的處理及后續(xù)的處理。換句話說，在根據(jù)來自數(shù)據(jù)處理單元122的數(shù)據(jù)輸入/輸出的要求而改變分配給用于向/從數(shù)據(jù)處理單元122進行數(shù)據(jù)輸入/輸出的端口31的時隙、同時固定分配給端口32和33的時隙之后，執(zhí)行向/從RAM 23的數(shù)據(jù)寫入/讀取。
當在步驟S13中確定數(shù)據(jù)傳輸速度改變時，例如，如果用戶發(fā)出改變處理等的指令，并且表示數(shù)據(jù)傳輸速度改變的信息從設備A或B輸入存儲時間設置單元121，或者如果新的設備要求數(shù)據(jù)輸入或輸出，并且表示數(shù)據(jù)傳輸速度的信息從新的設備輸入至存取時間設置單元121，則處理返回步驟S1，執(zhí)行步驟S1中的處理及后續(xù)的處理。換句話說，在根據(jù)通過作為優(yōu)先端口的端口32或33輸入/輸出數(shù)據(jù)的傳輸速度的改變來改變存取時間指定寄存器102-1～102-4的值和分配給端口31～33的時隙之后，執(zhí)行向/從RAM 23進行數(shù)據(jù)寫入/讀取。
例如，當設備A向端口32輸入由圖11中所示的幀221-1～221-4構(gòu)成的、并具有標準分辨率的SD圖像數(shù)據(jù)時，通過數(shù)據(jù)處理單元122將預先存儲在RAM 23中并具有高分辨率的高清晰(HD)圖像數(shù)據(jù)與幀221-1～221-4合成，通過端口32將由圖12中所示的幀222-1～222-4構(gòu)成的、并具有高分辨率的合成HD圖像數(shù)據(jù)輸出至設備A，如圖13中幀211-5所示，分配給各個端口的時隙發(fā)生改變。換句話說，與圖10所示的幀211-1比較，分配給以更高傳輸速度輸出HD圖像數(shù)據(jù)的端口32進行輸出的時隙數(shù)目從3增加至5，并且由于不執(zhí)行通過端口33輸入/輸出數(shù)據(jù)，所以不分配時隙給端口33。另外，由于分配給端口32和33的時隙總數(shù)沒有改變，所以分配用于通過端口31進行輸入和輸出的時隙總數(shù)也沒有改變。
如上所述，根據(jù)輸入/輸出數(shù)據(jù)的傳輸速度，對每一幀來說都將所需時隙可靠地分配給了端口32和33。換句話說，對每一幀來說，將通過端口32和33輸入的數(shù)據(jù)寫入RAM 23的時間和將通過端口32和33輸出的數(shù)據(jù)從RAM 23讀出的時間得到了可靠保證。因此，例如，通過端口32或33輸入/輸出例如圖像數(shù)據(jù)或音頻數(shù)據(jù)的、大致需要實時處理的實時處理數(shù)據(jù)能夠在沒有數(shù)據(jù)丟失的情況下，被可靠地寫入或從RAM 23讀出。
另外，由于通過端口32和33輸入的寫入數(shù)據(jù)包和讀取數(shù)據(jù)包在每個幀的預定時隙中可靠并有規(guī)律地處理，所以通過端口32或33輸入寫入數(shù)據(jù)包或讀取數(shù)據(jù)包和向或從RAM 23寫入或讀出數(shù)據(jù)之間的時間(等待時間)基本上恒定。因此，能夠?qū)⑴R時存儲通過端口32和33輸入的數(shù)據(jù)包所需的緩存器101-1、101-3、101-5、和101-6的容量設置為基本上等于幀內(nèi)處理的寫入數(shù)據(jù)包和讀取數(shù)據(jù)包的容量。因此，能夠減小所需容量。
另外，由于只將數(shù)據(jù)輸入/輸出所需的時隙分配給端口32和33，并且將沒有分配給端口32或33的時隙分配給端口31，所以通過有效地使用幀內(nèi)時隙(即，通過有效地使用RAM 23存儲帶寬)能夠執(zhí)行向/從RAM 23寫入/讀取數(shù)據(jù)。另外，如果分配給端口32和33的時隙沒有使用，則由于將時隙正確地分配給端口31，所以通過更有效地使用RAM 23的存儲帶寬能夠執(zhí)行向/從RAM 23寫入/讀取數(shù)據(jù)。
另外，由于沒有分配給端口32或33的、幀的起始部分中的時隙分配給端口31，所以能夠減小使用端口31的CPU 21(數(shù)據(jù)處理單元122)的數(shù)據(jù)輸入/輸出的等待時間的長度。
盡管在上述實施例中作為信息處理裝置的例子描述的是包括存儲控制器的計算機，但是只要信息處理裝置能夠使用存儲控制器控制向/從存儲器寫入/讀取數(shù)據(jù)，該信息處理裝置能夠具有任意結(jié)構(gòu)。例如，該信息處理裝置可以是攝像機；數(shù)碼相機；游戲裝置；例如可移動計算機、手機、或可移動游戲裝置的可移動信息終端；例如光盤裝置或家庭服務器的存儲裝置；等等。
另外，盡管在前述實施例(見圖7、8、和9)中描述了通過端口31～33輸入/輸出SD圖像數(shù)據(jù)的例子，但是也可以通過端口31～33輸入/輸出除SD圖像數(shù)據(jù)之外的圖像數(shù)據(jù)(例如，HD圖像數(shù)據(jù))。另外，根據(jù)端口的性質(zhì)，可通過端口31～33輸入/輸出不同類型的圖像數(shù)據(jù)(例如，SD圖像數(shù)據(jù)和HD圖像數(shù)據(jù))。
另外，盡管在前述實施例(見圖7、8、和9)中描述了CPU 21(數(shù)據(jù)處理單元122)合成兩個SD圖像數(shù)據(jù)的例子，但也可以將多個HD圖像數(shù)據(jù)彼此合成或可以將SD圖像數(shù)據(jù)與HD圖像數(shù)據(jù)彼此組合。另外，本發(fā)明不一定非得應用于CPU(數(shù)據(jù)處理單元122)合成圖像數(shù)據(jù)的情況。也能將本發(fā)明應用于CPU 21執(zhí)行例如圖像處理、編輯處理、和編碼處理的各種類型處理的情況。另外，本發(fā)明不一定非得應用于CPU 21(數(shù)據(jù)處理單元122)處理圖像數(shù)據(jù)的情況。也能夠?qū)⒈景l(fā)明應用于CPU 21(數(shù)據(jù)處理單元122)處理例如包括音頻數(shù)據(jù)等各種內(nèi)容數(shù)據(jù)的數(shù)據(jù)的情況。
另外，盡管在前述實施例中CPU 21(存取時間設置單元121)計算存取時間指定寄存器102-1～102-4中設置的時隙數(shù)目，但獨立于CPU 21設置的例如處理器的計算器也可以計算時隙數(shù)目。另外，該計算器可設置在存儲控制器22內(nèi)部。另外，CPU 21可以作為多芯處理器運行，使得兩個或多個處理器芯片能夠分擔存取時間指定寄存器102-1～102-4中設置的時隙數(shù)目的計算。
另外，本發(fā)明不一定非得應用于向/從例如RAM 23的易失性存儲器寫入/讀取數(shù)據(jù)的控制。也可以將本發(fā)明應用于向/從例如電子可擦除和可編程只讀存儲器(EEPROM)、硬盤驅(qū)動器(HDD)、磁性隨機存取存儲器(MRAM)、鐵氧體隨機存取存儲器(FeRAM)、或相變化非揮發(fā)性內(nèi)存(ovonic unified memory，OUM)的非易失性存儲器寫入/讀取數(shù)據(jù)的控制。
另外，也可以將本發(fā)明應用于控制數(shù)據(jù)寫入/讀取的存儲器數(shù)目為兩個或多個的情況。
另外，存儲控制器可以控制向/從安裝在外部設備中的存儲器寫入/讀取數(shù)據(jù)。
另外，盡管在前面說明中優(yōu)先端口數(shù)目為兩個(即，端口32和33)，但優(yōu)先端口數(shù)目也可以為一個。或者，優(yōu)先級口的數(shù)目也可以為三個或更多。另外，即使在前面說明中機動端口的數(shù)目為一個(即，端口31)，但是機動端口的數(shù)目也可以為兩個或更多。
另外，幀寬度(時間長度)的減小和向/從RAM 23輸入/輸出數(shù)據(jù)的通道的頻繁改變減小了緩存器101-1～101-9的容量。但是，由于通過頻繁改變RAM 23的存取地址產(chǎn)生存取時間的損失，所以RAM 23的存儲帶寬的有效值可能小于它的理論值。因此，最好在考慮緩存器容量和存儲帶寬的有效值之間的平衡的情況下設置幀的寬度。
前述的系列處理可通過硬件或軟件執(zhí)行。如果通過軟件執(zhí)行前述的系列處理，則將構(gòu)成軟件的程序從網(wǎng)絡或記錄介質(zhì)安裝到安裝于專用硬件中的計算機上，或者安裝到例如能夠通過安裝各種程序執(zhí)行各種功能的多用途個人計算機上。
記錄介質(zhì)不僅包括例如磁盤、光盤、磁光盤、或半導體存儲器的封裝介質(zhì)，它記錄程序并進行配售，從而將程序提供給獨立于計算機的用戶，還包括安裝記錄單元14中、記錄有程序并內(nèi)置于提供給用戶的計算機中的ROM 24和硬盤。
執(zhí)行前述系列處理的程序可以根據(jù)需要，使用例如路由器或調(diào)制解調(diào)器的接口，通過例如局域網(wǎng)、互聯(lián)網(wǎng)、或數(shù)字衛(wèi)星廣播的有線或無線通信安裝到計算機上。
在本說明書中，定義存儲在記錄介質(zhì)中的程序的步驟不需要以與所寫順序一致的時間順序來執(zhí)行。這些步驟可以并行或獨立地執(zhí)行，不用按時間順序執(zhí)行。
應該明白對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和將通過所述端口部輸出的數(shù)據(jù)從所述存儲器讀出的存儲控制裝置，所述存儲控制裝置包括設置裝置，用于根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并用于根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及寫入/讀取控制裝置，用于控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
2.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中所述端口部包括多個端口；所述第一輸入數(shù)據(jù)通過第一端口輸入；所述第一輸出數(shù)據(jù)通過所述第一端口輸出；所述第二輸入數(shù)據(jù)通過第二端口輸入；以及所述第二輸出數(shù)據(jù)通過所述第二端口輸出。
3.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述第一輸入數(shù)據(jù)和所述第一輸出數(shù)據(jù)為大致實時處理的實時處理數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述第二輸入數(shù)據(jù)和所述第二輸出數(shù)據(jù)為通過設置有所述存儲器的設備的處理器處理的數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述寫入/讀取控制裝置對所述預定期間分配所述寫入允許時間和所述讀取允許時間，控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得所述第一輸入數(shù)據(jù)在所述寫入允許時間內(nèi)寫入所述存儲器，所述第一輸出數(shù)據(jù)在所述讀取允許時間內(nèi)從所述存儲器讀出。
6.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述寫入/讀取控制裝置控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得當不要求寫入所述第一輸入數(shù)據(jù)時，在所述寫入允許時間內(nèi)，將所述第二輸入數(shù)據(jù)寫入所述存儲器或?qū)⑺龅诙敵鰯?shù)據(jù)從所述存儲器讀出。
7.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述寫入/讀取控制裝置控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得當不要求讀出所述第一輸出數(shù)據(jù)時，在所述讀取允許時間內(nèi)，將所述第二輸入數(shù)據(jù)寫入所述存儲器或?qū)⑺龅诙敵鰯?shù)據(jù)從所述存儲器讀出。
8.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述寫入/讀取控制裝置將所述預定期間內(nèi)除所述寫入允許時間和所述讀取允許時間之外的時間分配至所述預定期間的起始部分。
9.根據(jù)權(quán)利要求1所述的存儲控制裝置，其中，所述設置裝置根據(jù)通過將所述預定期間劃分成預定數(shù)目的等分時間得到的時隙數(shù)目，設置所述讀取允許時間和所述寫入允許時間。
10.一種用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和將通過所述端口部輸出的數(shù)據(jù)從所述存儲器讀出的存儲控制方法，所述存儲控制方法包括以下步驟根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
11.一種使用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和將通過所述端口部輸出的數(shù)據(jù)從所述存儲器讀出的計算機執(zhí)行存儲控制處理的程序，所述程序包括以下步驟根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
12.一種信息處理裝置，包括存儲器，用于存儲數(shù)據(jù)；設置裝置，用于根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并用于根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及寫入/讀取控制裝置，用于控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
13.根據(jù)權(quán)利要求12所述的信息處理裝置，進一步包括圖像處理裝置，用于對從所述端口部輸出的數(shù)據(jù)執(zhí)行圖像處理，并將經(jīng)過所述圖像處理的數(shù)據(jù)輸出至所述端口部。
14.一種記錄根據(jù)權(quán)利要求11所述的程序的記錄介質(zhì)。
15.一種用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和將通過所述端口部輸出的數(shù)據(jù)從所述存儲器讀出的存儲控制裝置，所述存儲控制裝置包括設置單元，用于根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并用于根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及寫入/讀取控制器，用于控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
16.一種信息處理裝置，包括存儲器，用于存儲數(shù)據(jù)；設置單元，用于根據(jù)通過所述端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將所述第一輸入數(shù)據(jù)寫入所述存儲器的寫入允許時間，并用于根據(jù)通過所述端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對所述預定期間設置允許將所述第一輸出數(shù)據(jù)從所述存儲器讀出的讀取允許時間；以及寫入/讀取控制器，用于控制向/從所述存儲器寫入/讀取數(shù)據(jù)，使得在所述預定期間里除所述寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過所述端口部輸入的第二輸入數(shù)據(jù)寫入所述存儲器，或?qū)⑼ㄟ^所述端口部輸出的第二輸出數(shù)據(jù)從所述存儲器讀出。
全文摘要
一種用于將通過端口部輸入的數(shù)據(jù)寫入存儲器和將通過端口部輸出的數(shù)據(jù)從存儲器讀出的存儲控制裝置，包括設置裝置，用于根據(jù)通過端口部輸入的第一輸入數(shù)據(jù)的傳輸速度，對每個預定期間設置允許將第一輸入數(shù)據(jù)寫入存儲器的寫入允許時間，并用于根據(jù)通過端口部輸出的第一輸出數(shù)據(jù)的傳輸速度，對預定期間設置允許將第一輸出數(shù)據(jù)從存儲器讀出的讀取允許時間；以及寫入/讀取控制裝置，用于控制向/從存儲器寫入/讀取數(shù)據(jù)，使得在預定期間里除寫入允許時間和讀取允許時間之外的時間內(nèi)，將通過端口部輸入的第二輸入數(shù)據(jù)寫入存儲器，或?qū)⑼ㄟ^端口部輸出的第二輸出數(shù)據(jù)從存儲器讀出。
文檔編號G06F3/06GK1825270SQ200610058238
公開日2006年8月30日 申請日期2006年2月24日 優(yōu)先權(quán)日2005年2月25日
發(fā)明者志賀知久 申請人:索尼公司