專利名稱:I/o控制器、信號(hào)處理系統(tǒng)以及傳輸數(shù)據(jù)的方法
技術(shù)領(lǐng)域:
本發(fā)明涉及用于將數(shù)據(jù)從存儲(chǔ)器傳輸?shù)絀/O裝置的I/O控制器、信號(hào)處理系統(tǒng)以及傳輸數(shù)據(jù)的方法。
背景技術(shù):
近來,已經(jīng)開發(fā)了各種類型的信號(hào)處理系統(tǒng),如個(gè)人計(jì)算機(jī)和音頻視頻(AV)設(shè)備。在這些信號(hào)處理系統(tǒng)中,為了有效地傳輸大量數(shù)據(jù)流如AV數(shù)據(jù),使用了直接存儲(chǔ)器存取(DMA)傳輸。
使用描述符鏈信息的DMA傳輸,即基于描述符的DMA傳輸已經(jīng)開始使用。描述符鏈信息由鏈?zhǔn)竭B接的多個(gè)傳輸描述符(或簡(jiǎn)稱為描述符)組成。每個(gè)傳輸描述符是描述要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容的傳輸信息。在DMA傳輸開始之前,由軟件在主存儲(chǔ)器上準(zhǔn)備好描述符鏈信息。
DMA控制器從主存儲(chǔ)器中讀取當(dāng)前的傳輸描述符,并且按照讀取的傳輸描述符執(zhí)行DMA傳輸。當(dāng)完成DMA傳輸時(shí),DMA控制器從主存儲(chǔ)器中讀取下一個(gè)傳輸描述符。由此,DMA控制器自動(dòng)執(zhí)行一系列數(shù)據(jù)傳輸,數(shù)據(jù)傳輸?shù)拇螖?shù)與包括在描述符鏈信息中的傳輸描述符的數(shù)量對(duì)應(yīng)。
但是,每當(dāng)DMA控制器執(zhí)行DMA傳輸時(shí),DMA控制器必須從主存儲(chǔ)器讀取傳輸描述符。這種讀取操作增加了關(guān)于處理描述符鏈信息的負(fù)擔(dān)以及存儲(chǔ)器總線的使用率。
日本專利申請(qǐng)KOKAI公報(bào)6-236341披露了一種進(jìn)行DMA傳輸?shù)腎/O控制器。該I/O控制器從主存儲(chǔ)器讀取兩個(gè)信道控制塊(channelcontrol block,CCB),并且將這兩個(gè)信道控制塊設(shè)置在I/O控制器的寄存器中,每個(gè)信道控制塊包括傳輸信息。
但是,即使在上述公報(bào)的I/O控制器中,為了獲得傳輸信息,也必須對(duì)主存儲(chǔ)器進(jìn)行讀訪問。既不能減少關(guān)于處理傳輸信息的負(fù)擔(dān),也不能減少存儲(chǔ)器總線的使用率。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種I/O控制器、一種信號(hào)處理系統(tǒng)以及一種傳輸數(shù)據(jù)的方法,能夠減小關(guān)于處理描述符鏈信息的負(fù)擔(dān),高效率地傳輸數(shù)據(jù)并且保證總線的頻帶。
按照本發(fā)明的實(shí)施例,提供了一種I/O控制器,用于根據(jù)處理器的請(qǐng)求,在存儲(chǔ)器與I/O裝置之間傳輸數(shù)據(jù),這種I/O控制器包括存儲(chǔ)單元,由處理器對(duì)其進(jìn)行寫訪問,并且該存儲(chǔ)單元存儲(chǔ)由處理器寫入的描述符鏈信息,描述符鏈信息包括多個(gè)描述符,每個(gè)描述符對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述;以及數(shù)據(jù)傳輸控制單元,用于按順序?qū)γ枋龇M(jìn)行處理,并且,通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以便將數(shù)據(jù)從存儲(chǔ)器傳輸?shù)絀/O裝置。
并入本說明書并且構(gòu)成了本說明書的一部分的附圖示出了本發(fā)明的實(shí)施例,并且,附圖與以上給出的基本描述以及以下給出的、對(duì)實(shí)施例的詳細(xì)描述一起,對(duì)本發(fā)明的原理進(jìn)行說明。
圖1為示出了按照本發(fā)明的實(shí)施例的信號(hào)處理系統(tǒng)的配置的示例性框圖;圖2為示出了在圖1所示的信號(hào)處理系統(tǒng)中使用的描述符鏈的示例性配置;圖3為示出了如圖1所示的、被應(yīng)用于數(shù)字電視廣播接收器的信號(hào)處理系統(tǒng)的配置的示例性框圖;圖4為示出了在圖3所示的信號(hào)處理系統(tǒng)中使用的I/O控制器的配置的示例性框圖;圖5示出了在圖3所示的信號(hào)處理系統(tǒng)中,在TD鏈與視頻存儲(chǔ)器之間的關(guān)系;
圖6為示出了用于在圖3所示的信號(hào)處理系統(tǒng)中的DMA傳輸?shù)某绦虻氖纠粤鞒虉D;圖7示出了在圖3所示的信號(hào)處理系統(tǒng)中,在TD鏈與視頻存儲(chǔ)器之間的另一種關(guān)系;圖8示出了從在圖3所示的信號(hào)處理系統(tǒng)中提供的顯示控制器輸出的兩個(gè)視頻信號(hào);并且圖9為示出了在圖3所示的信號(hào)處理系統(tǒng)中使用的DMAC的配置的示例性框圖。
具體實(shí)施例方式
以下將參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行描述。
圖1示出了按照本發(fā)明實(shí)施例的信號(hào)處理系統(tǒng)的配置。信號(hào)處理系統(tǒng)是一種對(duì)數(shù)字信號(hào)進(jìn)行處理并且被實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)、電視機(jī)以及音頻視頻(AV)設(shè)備的系統(tǒng)。
信號(hào)處理系統(tǒng)包括中央處理單元(CPU)11、主存儲(chǔ)器12、I/O控制器13以及I/O裝置14。這些部件被連接到處理器總線10。
CPU 11是一個(gè)處理器,用于對(duì)各項(xiàng)數(shù)據(jù)進(jìn)行處理,以便對(duì)信號(hào)處理系統(tǒng)的操作進(jìn)行控制。主存儲(chǔ)器12是一個(gè)存儲(chǔ)器裝置,用于存儲(chǔ)要由CPU 11執(zhí)行的程序以及要由CPU 11處理的數(shù)據(jù)。I/O控制器13對(duì)I/O裝置14進(jìn)行控制。應(yīng)CPU 11的請(qǐng)求,I/O控制器13通過直接存儲(chǔ)器存取(DMA),在主存儲(chǔ)器12與I/O裝置14之間傳輸數(shù)據(jù)。為了執(zhí)行DMA,I/O控制器13包括DMA控制器(DMA controller,DMAC)101。
DMAC 101是一個(gè)數(shù)據(jù)傳輸控制單元,用于執(zhí)行所謂的基于描述符的DMA傳輸。DMAC 101按照傳輸描述符TD(transfer descriptor,簡(jiǎn)稱為描述符TD)執(zhí)行DMA傳輸。換句話說,DMAC 101按照描述符鏈信息(TD鏈)執(zhí)行DMA傳輸。描述符鏈信息是關(guān)于要執(zhí)行的多個(gè)數(shù)據(jù)傳輸?shù)膬?nèi)容的信息,并且,包括多個(gè)描述數(shù)據(jù)傳輸內(nèi)容的傳輸描述符TD。這些傳輸描述符TD被鏈?zhǔn)竭B接。
DMAC 101包括用于存儲(chǔ)TD鏈的TD鏈存儲(chǔ)單元102。TD鏈存儲(chǔ)單元102是一個(gè)在DMAC 101中提供的本地存儲(chǔ)單元。CPU 11能夠?qū)D鏈存儲(chǔ)單元102進(jìn)行寫訪問。TD鏈存儲(chǔ)單元102存儲(chǔ)由CPU 11寫入的TD鏈。TD鏈存儲(chǔ)單元102是一個(gè)寄存器或本地存儲(chǔ)器。
DMAC 101順序地對(duì)包括在由CPU 11寫入TD鏈存儲(chǔ)單元102的TD鏈中的傳輸描述符TD進(jìn)行處理,由此通過直接存儲(chǔ)器存取,執(zhí)行在主存儲(chǔ)器12與I/O裝置14之間的一系列數(shù)據(jù)傳輸。
在本實(shí)施例的信號(hào)處理系統(tǒng)中,TD鏈被保持在I/O控制器13的DMAC 101中。因此,I/O控制器13不必在每次執(zhí)行DMA傳輸時(shí),進(jìn)行從主存儲(chǔ)器12中讀取當(dāng)前的傳輸描述符TD的存儲(chǔ)器讀操作。因此,可以大大減小關(guān)于處理TD鏈的負(fù)擔(dān)。在DMAC 101中,在本地獲得了用于讀取傳輸描述符的對(duì)存儲(chǔ)器的訪問,并且不對(duì)總線10進(jìn)行訪問。由此可以保證總線10的頻帶。
以下將對(duì)主存儲(chǔ)器12與I/O裝置14之間的數(shù)據(jù)傳輸進(jìn)行描述。
(1)在DMA傳輸開始之前,CPU 11將TD鏈寫入DMAC 101中的TD鏈存儲(chǔ)單元102。然后,CPU 11向DMAC 101中的控制寄存器發(fā)出指令,命令DMAC 101開始執(zhí)行數(shù)據(jù)傳輸。
(2)、(3)參照包括在存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈中的傳輸描述符,DMAC 101對(duì)數(shù)據(jù)傳輸源及其目的地進(jìn)行判斷。然后,DMAC101開始執(zhí)行DMA傳輸。如果源是主存儲(chǔ)器12而目的地是I/O裝置14,則DMAC 101從主存儲(chǔ)器12讀出數(shù)據(jù)并將其寫入I/O裝置14。如果源是I/O裝置14而目的地是主存儲(chǔ)器12,則DMAC 101從I/O裝置14讀出數(shù)據(jù)并將其寫入主存儲(chǔ)器12。
圖2示出了存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈的配置。
包括在TD鏈中的每個(gè)傳輸描述符(TD#1,TD#2,TD#3,…)是對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述的傳輸信息。每個(gè)傳輸描述符(TD)包括源地址(SRC_ADDR)字段201、目的地地址(TRG_ADDR)字段202、傳輸規(guī)模(TR_SIZE)字段203和指針(NEXT_TD)字段204等。
源地址(SRC_ADDR)字段201代表存儲(chǔ)要傳輸?shù)臄?shù)據(jù)的地址。目的地地址(TRG_ADDR)字段202代表數(shù)據(jù)被傳輸?shù)降哪康牡氐牡刂?。傳輸?guī)模(TR_SIZE)字段203代表要傳輸?shù)臄?shù)據(jù)的大小。
指針(NEXT_TD)字段204代表存儲(chǔ)下一個(gè)TD的位置。例如,TD#1的指針(NEXT_TD)字段204代表TD#2的起始地址,TD#2的指針(NEXT_TD)字段204代表TD#3的起始地址。
圖3示出了被應(yīng)用于數(shù)字電視廣播接收器的信號(hào)處理系統(tǒng)的配置。
參照?qǐng)D3,CPU 11被實(shí)現(xiàn)為包括用于對(duì)主存儲(chǔ)器12進(jìn)行控制的存儲(chǔ)器控制器的處理器。I/O控制器13通過處理器總線10被連接到CPU11。I/O控制器13對(duì)電視調(diào)諧器21、視頻存儲(chǔ)器22和顯示控制器23進(jìn)行控制。
電視調(diào)諧器21是一個(gè)用于接收數(shù)字廣播節(jié)目數(shù)據(jù)的接收設(shè)備。數(shù)字廣播節(jié)目數(shù)據(jù)由傳輸流組成,傳輸流包括通過MPEG2等被壓縮編碼的視頻數(shù)據(jù)。由電視調(diào)諧器21接收的傳輸流通過I/O控制器13被發(fā)送到CPU 11。CPU 11對(duì)包括在傳輸流中的被壓縮編碼的視頻數(shù)據(jù)進(jìn)行解碼。在主存儲(chǔ)器12上進(jìn)行這個(gè)解碼處理。經(jīng)過解碼的視頻數(shù)據(jù)被從主存儲(chǔ)器12傳送到視頻存儲(chǔ)器22。視頻存儲(chǔ)器22是一個(gè)本地存儲(chǔ)器,被連接到I/O控制器13并被用作存儲(chǔ)要被顯示的視頻數(shù)據(jù)的緩沖器。例如,視頻存儲(chǔ)器22存儲(chǔ)用于八個(gè)幀的視頻數(shù)據(jù)。視頻存儲(chǔ)器22被映射在CPU11能夠訪問的存儲(chǔ)器地址空間中。
DMAC 101順序地對(duì)包括在被CPU 11寫入TD鏈存儲(chǔ)單元102的TD鏈中的多個(gè)傳輸描述符TD進(jìn)行處理。由此,DMAC 101通過直接存儲(chǔ)器存取進(jìn)行一系列數(shù)據(jù)傳輸,將視頻數(shù)據(jù)從視頻存儲(chǔ)器22傳輸?shù)斤@示控制器23。顯示控制器23是一個(gè)輸出視頻數(shù)據(jù)的I/O裝置,視頻數(shù)據(jù)被從視頻存儲(chǔ)器22傳輸?shù)斤@示裝置。顯示控制器23生成與從視頻存儲(chǔ)器22傳輸?shù)囊曨l數(shù)據(jù)對(duì)應(yīng)的視頻輸出信號(hào),并且將視頻輸出信號(hào)輸出到顯示裝置,如電視監(jiān)視器。
由于從視頻存儲(chǔ)器22到顯示控制器23的視頻數(shù)據(jù)傳輸是屏幕刷新操作的一部分,因此,用于對(duì)再現(xiàn)視頻數(shù)據(jù)進(jìn)行控制的軟件不必對(duì)傳輸成功與否進(jìn)行管理。換句話說,該軟件只需要對(duì)視頻數(shù)據(jù)進(jìn)行管理,直到視頻數(shù)據(jù)被傳輸?shù)揭曨l存儲(chǔ)器22為止。因此,DMAC 101不必每當(dāng)完成對(duì)一個(gè)傳輸描述符TD的處理時(shí),將傳輸?shù)耐瓿赏ㄖoCPU 11。
在DMAC從主存儲(chǔ)器中讀出傳輸描述符TD的一般系統(tǒng)中,DMAC將表示完成傳輸?shù)臓顟B(tài)標(biāo)志寫到主存儲(chǔ)器上的傳輸描述符TD中,并且將完成對(duì)傳輸描述符TD的處理通知CPU。
圖3所示的系統(tǒng)不必將完成對(duì)傳輸描述符TD的處理通知給CPU11。在主存儲(chǔ)器12上不需要傳輸描述符TD。因此,圖3所示的系統(tǒng)對(duì)DMAC 101將TD鏈保持在其中的I/O控制器13的配置有利。
圖4示出了被應(yīng)用于圖3所示的信號(hào)處理系統(tǒng)的I/O控制器13的配置。
I/O控制器13包括內(nèi)部總線200、處理器接口211、DMAC 212、存儲(chǔ)器控制器213以及DMAC 101。處理器接口211通過處理器總線10與CPU 11通信。DMAC 212執(zhí)行DMA傳輸,將視頻數(shù)據(jù)從主存儲(chǔ)器11傳輸?shù)揭曨l存儲(chǔ)器22。與DMAC 101相似,DMAC 212順序地對(duì)包括在被CPU 11寫到DMAC 212中的TD鏈存儲(chǔ)單元中的TD鏈中的多個(gè)傳輸描述符進(jìn)行處理。由此,DMAC 212進(jìn)行一系列數(shù)據(jù)傳輸,將視頻數(shù)據(jù)從主存儲(chǔ)器11傳輸?shù)揭曨l存儲(chǔ)器22。使由DMAC 212進(jìn)行的從主存儲(chǔ)器12到視頻存儲(chǔ)器22的數(shù)據(jù)傳輸與由DMAC 101進(jìn)行的從視頻存儲(chǔ)器22到顯示控制器23的數(shù)據(jù)傳輸彼此同步。CPU 11可以在不使用DMAC 212的情況下,將視頻數(shù)據(jù)寫到視頻存儲(chǔ)器22。存儲(chǔ)器控制器213對(duì)視頻存儲(chǔ)器22進(jìn)行控制。
圖5示出了存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈與視頻存儲(chǔ)器22之間的關(guān)系。
視頻存儲(chǔ)器22包括八個(gè)存儲(chǔ)區(qū)域,用于分別存儲(chǔ)八個(gè)幀數(shù)據(jù)項(xiàng)。TD鏈由表示作為數(shù)據(jù)傳輸源的八個(gè)存儲(chǔ)區(qū)域的八個(gè)傳輸描述符(TD#1到TD#8)組成。TD#8中的指針代表作為下一個(gè)要處理的傳輸描述符的TD#1。由此,DMAC 101對(duì)包括八個(gè)傳輸描述符(TD#1到TD#8)的TD鏈反復(fù)進(jìn)行處理。每個(gè)傳輸描述符的傳輸規(guī)模與一幀的數(shù)據(jù)規(guī)模一致。按照給定時(shí)序,依次對(duì)存儲(chǔ)在視頻存儲(chǔ)器22中的視頻數(shù)據(jù)的內(nèi)容進(jìn)行更新。在第一輪TD鏈處理中,對(duì)幀1到8中的每一幀的數(shù)據(jù)進(jìn)行傳輸。在第二輪TD鏈處理中,對(duì)幀9到16中的每一幀的數(shù)據(jù)進(jìn)行傳輸。在第三輪TD鏈處理中,對(duì)幀17到24中的每一幀的數(shù)據(jù)進(jìn)行傳輸。
如果存儲(chǔ)區(qū)域的數(shù)量為N,則包括在TD鏈中的傳輸描述符的數(shù)量也為N。N為大于1整數(shù)。
下面參照?qǐng)D6示出的流程圖,對(duì)將數(shù)據(jù)從視頻存儲(chǔ)器22傳輸?shù)斤@示控制器23的過程進(jìn)行描述。
CPU 11將TD鏈寫到DMAC 101中的TD鏈存儲(chǔ)單元102中(步驟S101)。
DMAC 101查詢存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈中的起始傳輸描述符(步驟S102),并且執(zhí)行由該傳輸描述符指定的DMA傳輸(步驟S103)。完成DMA傳輸之后,DMAC 101查詢存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈中的下一個(gè)描述符(步驟S102),并且執(zhí)行由該傳輸描述符指定的DMA傳輸(步驟S103)。由此,DMAC 101順序地對(duì)存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈中的傳輸描述符進(jìn)行處理。
下面對(duì)同時(shí)將兩個(gè)不同的視頻數(shù)據(jù)項(xiàng)從視頻存儲(chǔ)器22傳輸?shù)斤@示控制器23的處理進(jìn)行描述。這樣的處理用于在兩個(gè)顯示器上同時(shí)顯示兩個(gè)視頻數(shù)據(jù)項(xiàng)。
圖7示出了存儲(chǔ)在TD鏈存儲(chǔ)單元102中的TD鏈與視頻存儲(chǔ)器22之間的另一種關(guān)系。視頻存儲(chǔ)器22被分為兩個(gè)存儲(chǔ)區(qū)域。一個(gè)存儲(chǔ)區(qū)域是存儲(chǔ)用于顯示器#1的視頻數(shù)據(jù)的區(qū)域,而另一個(gè)存儲(chǔ)區(qū)域是存儲(chǔ)用于顯示器#2的視頻數(shù)據(jù)的區(qū)域。存儲(chǔ)用于顯示器#1的視頻數(shù)據(jù)的區(qū)域包括N(例如六)個(gè)第一存儲(chǔ)區(qū)域,用于分別存儲(chǔ)N(例如六)幀數(shù)據(jù)項(xiàng)。存儲(chǔ)用于顯示器#2的視頻數(shù)據(jù)的區(qū)域包括M(例如二)個(gè)第二存儲(chǔ)區(qū)域,用于分別存儲(chǔ)M(例如二)幀數(shù)據(jù)項(xiàng)。
在TD鏈的八個(gè)傳輸描述符(TD#1到TD#8)中,N個(gè)或六個(gè)傳輸描述符(TD#1到TD#6)將它們各自的、用于顯示器#1的N或六個(gè)第一存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源,而剩下的M個(gè)或兩個(gè)傳輸描述符(TD#7和TD#8)將它們各自的、用于顯示器#2的M或兩個(gè)第二存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源。TD#6中的指針代表作為下一個(gè)要處理的傳輸描述符的TD#1,而TD#8中的指針代表作為下一個(gè)要處理的傳輸描述符的TD#7。N和M都必須是大于1的整數(shù)。
參照?qǐng)D9,DMAC 101包括兩個(gè)DMAC核心301和302。DMAC核心301用作第一傳輸處理單元,而DMAC核心302用作第二傳輸處理單元。DMAC核心301對(duì)六個(gè)傳輸描述符(TD#1到TD#6)進(jìn)行處理,DMAC核心302對(duì)兩個(gè)傳輸描述符(TD#7和TD#8)進(jìn)行處理。由此,可以彼此同步地將兩個(gè)視頻數(shù)據(jù)項(xiàng)從視頻存儲(chǔ)器22傳輸?shù)斤@示控制器23。顯示控制器23生成兩個(gè)視頻輸出信號(hào),如圖8所示。視頻輸出信號(hào)中的一個(gè)根據(jù)要從用于顯示器#1的六個(gè)存儲(chǔ)區(qū)域傳輸?shù)臄?shù)據(jù)生成,另一個(gè)視頻輸出信號(hào)根據(jù)要從用于顯示器#2的兩個(gè)存儲(chǔ)區(qū)域傳輸?shù)臄?shù)據(jù)生成。
下面將參照?qǐng)D9,對(duì)DMAC 101的配置進(jìn)行詳細(xì)描述。
DMAC 101包括TD鏈存儲(chǔ)單元102、兩個(gè)DMAC核心301和302以及控制寄存器303??刂萍拇嫫?03保持表示要被DMAC核心301處理的起始TD(TD#1)的位置的第一指針信息和表示要被DMAC核心302處理的起始TD(TD#7)的位置的第二指針信息。CPU 11將第一指針信息和第二指針信息寫入控制寄存器303。DMAC核心301重復(fù)TD#1到TD#6的處理,以進(jìn)行將用于顯示器#1的視頻數(shù)據(jù)傳輸?shù)斤@示控制器23的DMA傳輸。DMAC核心302重復(fù)TD#7和TD#8的處理,以進(jìn)行將用于顯示器#2的視頻數(shù)據(jù)傳輸?shù)斤@示控制器23的DMA傳輸。
在本實(shí)施例中,如上所述,在DMAC 101中提供TD鏈存儲(chǔ)單元102。能夠減小關(guān)于處理TD鏈的負(fù)擔(dān),并且因此能夠減小總線的使用率。由此能夠增加數(shù)據(jù)傳輸效率。此外,能夠保證如處理器總線、存儲(chǔ)器總線和系統(tǒng)總線等總線的頻帶,并且因此能夠提高系統(tǒng)的性能。
對(duì)于本領(lǐng)域技術(shù)人員來說,另外的優(yōu)點(diǎn)和修改很容易出現(xiàn)。因此,在本發(fā)明更廣的方面,本發(fā)明不限于這里所示出和描述的具體細(xì)節(jié)和典型實(shí)施例。因此,在不脫離由所附權(quán)利要求以及它們的等價(jià)物所限定的一般發(fā)明概念的精神和范圍的情況下,可以進(jìn)行各種修改。
權(quán)利要求
1.一種I/O控制器,用于根據(jù)處理器的請(qǐng)求,在存儲(chǔ)器與I/O裝置之間傳輸數(shù)據(jù),其特征在于包括存儲(chǔ)單元,由所述處理器對(duì)其進(jìn)行寫訪問,并且該存儲(chǔ)單元存儲(chǔ)由所述處理器寫入的描述符鏈信息,所述描述符鏈信息包括多個(gè)描述符,每個(gè)描述符對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述;以及數(shù)據(jù)傳輸控制單元,用于按順序?qū)λ雒枋龇M(jìn)行處理,并且,通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,將數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
2.如權(quán)利要求1所述的I/O控制器,其特征在于,所述存儲(chǔ)器包括N(N>1)個(gè)存儲(chǔ)區(qū)域,用于存儲(chǔ)構(gòu)成視頻數(shù)據(jù)的N幀數(shù)據(jù)項(xiàng),所述描述符鏈信息包括將這N個(gè)存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源的N個(gè)描述符,并且,所述數(shù)據(jù)傳輸控制單元對(duì)所述描述符鏈信息反復(fù)進(jìn)行處理,以將視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
3.如權(quán)利要求2所述的I/O控制器,其特征在于,所述I/O裝置被配置為將從所述存儲(chǔ)器傳輸?shù)囊曨l數(shù)據(jù)輸出到顯示裝置。
4.如權(quán)利要求1所述的I/O控制器,其特征在于,所述存儲(chǔ)器包括N(N>1)個(gè)第一存儲(chǔ)區(qū)域和M(M>1)個(gè)第二存儲(chǔ)區(qū)域,其中,所述第一存儲(chǔ)區(qū)域用于存儲(chǔ)構(gòu)成第一視頻數(shù)據(jù)的N幀數(shù)據(jù)項(xiàng),所述第二存儲(chǔ)區(qū)域用于存儲(chǔ)構(gòu)成第二視頻數(shù)據(jù)的M幀數(shù)據(jù)項(xiàng),所述描述符鏈信息包括具有N個(gè)第一描述符的第一描述符鏈信息和具有M個(gè)第二描述符的第二描述符鏈信息,其中,所述N個(gè)第一描述符用于將所述N個(gè)第一存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源,并且,所述M個(gè)第二描述符用于將所述M個(gè)第二存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源,并且所述數(shù)據(jù)傳輸控制單元包括第一傳輸處理單元和第二傳輸處理單元,其中,所述第一傳輸處理單元對(duì)所述第一描述符鏈信息反復(fù)進(jìn)行處理,以便通過直接存儲(chǔ)器存取,將第一視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置,所述第二傳輸處理單元對(duì)所述第二描述符鏈信息反復(fù)進(jìn)行處理,以便通過直接存儲(chǔ)器存取,將第二視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
5.如權(quán)利要求4所述的I/O控制器,其特征在于,所述I/O裝置被配置為將從所述存儲(chǔ)器傳輸?shù)牡谝灰曨l數(shù)據(jù)輸出到第一顯示裝置,并且將從所述存儲(chǔ)器傳輸?shù)牡诙曨l數(shù)據(jù)輸出到第二顯示裝置。
6.如權(quán)利要求1所述的I/O控制器,其特征在于,所述存儲(chǔ)器是存儲(chǔ)視頻數(shù)據(jù)的視頻存儲(chǔ)器,所述I/O控制器還包括用于通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從主存儲(chǔ)器傳輸?shù)剿鲆曨l存儲(chǔ)器的裝置,并且,所述數(shù)據(jù)傳輸控制單元按順序?qū)λ雒枋龇M(jìn)行處理并且通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從所述視頻存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
7.一種信號(hào)處理系統(tǒng),其特征在于包括處理器,用于對(duì)各個(gè)數(shù)據(jù)項(xiàng)進(jìn)行處理;I/O裝置;存儲(chǔ)器;以及I/O控制器,被耦合到所述處理器,以便按照所述處理器的請(qǐng)求,將數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置,所述I/O控制器包括存儲(chǔ)單元,由所述處理器對(duì)其進(jìn)行寫訪問,并且該存儲(chǔ)單元存儲(chǔ)由所述處理器寫入的描述符鏈信息,所述描述符鏈信息包括多個(gè)描述符,每個(gè)描述符對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述;以及,數(shù)據(jù)傳輸控制單元,用于按順序?qū)λ雒枋龇M(jìn)行處理,并且通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,將數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
8.如權(quán)利要求7所述的信號(hào)處理系統(tǒng),其特征在于,所述存儲(chǔ)器包括N(N>1)個(gè)存儲(chǔ)區(qū)域,用于存儲(chǔ)構(gòu)成視頻數(shù)據(jù)的N幀數(shù)據(jù)項(xiàng),所述描述符鏈信息包括將這N個(gè)存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源的N個(gè)描述符,并且,所述數(shù)據(jù)傳輸控制單元對(duì)所述描述符鏈信息反復(fù)進(jìn)行處理,以將視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
9.如權(quán)利要求8所述的信號(hào)處理系統(tǒng),其特征在于,所述I/O裝置被配置為將從所述存儲(chǔ)器傳輸?shù)囊曨l數(shù)據(jù)輸出到顯示裝置。
10.如權(quán)利要求7所述的信號(hào)處理系統(tǒng),其特征在于,所述存儲(chǔ)器包括N(N>1)個(gè)第一存儲(chǔ)區(qū)域和M(M>1)個(gè)第二存儲(chǔ)區(qū)域,其中,所述第一存儲(chǔ)區(qū)域用于存儲(chǔ)構(gòu)成第一視頻數(shù)據(jù)的N幀數(shù)據(jù)項(xiàng),所述第二存儲(chǔ)區(qū)域用于存儲(chǔ)構(gòu)成第二視頻數(shù)據(jù)的M幀數(shù)據(jù)項(xiàng),所述描述符鏈信息包括具有N個(gè)第一描述符的第一描述符鏈信息和具有M個(gè)第二描述符的第二描述符鏈信息,其中,所述N個(gè)第一描述符用于將所述N個(gè)第一存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源,并且,所述M個(gè)第二描述符用于將所述M個(gè)第二存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源,并且所述數(shù)據(jù)傳輸控制單元包括第一傳輸處理單元和第二傳輸處理單元,其中,所述第一傳輸處理單元對(duì)所述第一描述符鏈信息反復(fù)進(jìn)行處理,以便通過直接存儲(chǔ)器存取,將第一視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置,所述第二傳輸處理單元對(duì)所述第二描述符鏈信息反復(fù)進(jìn)行處理,以便通過直接存儲(chǔ)器存取,將第二視頻數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
11.如權(quán)利要求7所述的信號(hào)處理系統(tǒng),其特征在于,所述存儲(chǔ)器是存儲(chǔ)視頻數(shù)據(jù)的視頻存儲(chǔ)器,所述I/O控制器還包括用于通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從主存儲(chǔ)器傳輸?shù)剿鲆曨l存儲(chǔ)器的裝置,并且,所述數(shù)據(jù)傳輸控制單元按順序?qū)λ雒枋龇M(jìn)行處理并且通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從所述視頻存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
12.一種方法,用于根據(jù)處理器的請(qǐng)求,通過直接存儲(chǔ)器存取,將數(shù)據(jù)從存儲(chǔ)器傳輸?shù)絀/O裝置,所述方法的特征在于包括如下步驟將描述符鏈信息寫入控制器中的本地存儲(chǔ)單元,其中,所述描述符鏈信息包括多個(gè)描述符,每個(gè)描述符對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述,所述控制器被配置用來進(jìn)行直接存儲(chǔ)器存取;并且由所述控制器按順序?qū)λ雒枋龇M(jìn)行處理,并且,通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將數(shù)據(jù)從所述存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
13.如權(quán)利要求12所述的方法,其特征在于,所述存儲(chǔ)器包括N(N>1)個(gè)存儲(chǔ)區(qū)域,用于存儲(chǔ)構(gòu)成視頻數(shù)據(jù)的N幀數(shù)據(jù)項(xiàng),所述描述符鏈信息包括將這N個(gè)存儲(chǔ)區(qū)域指定為數(shù)據(jù)傳輸源的N個(gè)描述符。
14.如權(quán)利要求12所述的方法,其特征在于,所述存儲(chǔ)器是存儲(chǔ)視頻數(shù)據(jù)的視頻存儲(chǔ)器,所述方法還包括通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從主存儲(chǔ)器傳輸?shù)剿鲆曨l存儲(chǔ)器,并且,所述的執(zhí)行一系列數(shù)據(jù)傳輸?shù)牟襟E包括按順序?qū)λ雒枋龇M(jìn)行處理,并且通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將視頻數(shù)據(jù)從所述視頻存儲(chǔ)器傳輸?shù)剿鯥/O裝置。
全文摘要
I/O控制器(13)根據(jù)處理器(11)的請(qǐng)求,在存儲(chǔ)器(12)與I/O裝置(14)之間傳輸數(shù)據(jù)。I/O控制器(13)包括存儲(chǔ)單元(102)和數(shù)據(jù)傳輸控制單元(101),其中由處理器(11)對(duì)存儲(chǔ)單元(102)進(jìn)行寫訪問,并且存儲(chǔ)單元(102)存儲(chǔ)由處理器(11)寫入的描述符鏈信息,描述符鏈信息包括多個(gè)描述符,每個(gè)描述符對(duì)要執(zhí)行的數(shù)據(jù)傳輸?shù)膬?nèi)容進(jìn)行描述;并且,數(shù)據(jù)傳輸控制單元(101)按順序?qū)γ枋龇M(jìn)行處理,并且通過直接存儲(chǔ)器存取執(zhí)行一系列數(shù)據(jù)傳輸,以將數(shù)據(jù)從存儲(chǔ)器(12)傳輸?shù)絀/O裝置(14)。
文檔編號(hào)G06F13/28GK1834946SQ200610051440
公開日2006年9月20日 申請(qǐng)日期2006年2月24日 優(yōu)先權(quán)日2005年3月15日
發(fā)明者高宮健, 村野義明 申請(qǐng)人:株式會(huì)社東芝