專利名稱：計算機系統(tǒng)及其橋接模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種計算機系統(tǒng)，應(yīng)用于處理電子數(shù)據(jù)，特別是一種裝設(shè)橋接模塊在處理器插座上，來串連總線的計算機系統(tǒng)。
背景技術(shù)：
計算機系統(tǒng)上，最主要的組成部件為主板，用來承載各電子零件，其中以處理器為最重要的元件，例如中央處理單元(Central Processing Unit；CPU)負責(zé)各種數(shù)據(jù)運算的主要工作，可以說是整個計算機系統(tǒng)的心臟也不為過。而為了適應(yīng)日趨復(fù)雜、精密的數(shù)據(jù)處理，單一的一個處理器往往顯得力不從心，為了適應(yīng)這種情況，而有同一個主板上，安裝兩個以上的處理器的多處理器系統(tǒng)的誕生。
以雙處理器系統(tǒng)為例，其主板上具有兩個處理器插座，可供兩個處理器插在它的上面，采用并行多任務(wù)處理的運算方式，提高它的數(shù)據(jù)處理效率。其中一種架構(gòu)為兩個處理器之間以總線通信，而每一個處理器會有對應(yīng)的一個芯片組(chipset)，同樣以總線來通信而用來執(zhí)行特定的功能。
然而，就是因為這樣的架構(gòu)，當(dāng)雙處理器的主板上僅僅插有一個處理器時，除了負載增加的問題之外，另一個空著的處理器插座所連接的芯片組相關(guān)功能，例如PCI橋接芯片所連接的各種PCI擴充卡功能，將無法使用，如此即造成相當(dāng)大的不便與浪費。這種情況經(jīng)常發(fā)生在將雙處理器的主板，移去一個處理器以應(yīng)用于低運算需求的用途上；或者其中一個處理器因損壞而移除時。
一般而言，如果要使用因為移除處理器而閑置的芯片組功能時，必須預(yù)先設(shè)置剩余處理器與該芯片組的連接。類似的做法可參考美國6618783專利所公開的雙處理器系統(tǒng)，它可在原有的輸入/輸出處理器(I/O processor)無法運作時，讓已經(jīng)預(yù)先交叉互連(cross-coupled)的另一個輸入/輸出處理器，接管原來所連接的PCI輸入/輸出卡(I/O cards)的運作控制。
不過，預(yù)先設(shè)置的互連架構(gòu)不可避免地增加線路布局上的復(fù)雜度。并且，當(dāng)一個處理器插座閑置時，所連接的總線還要進一步處理，如果未進行總線中斷(bus termination)，持續(xù)傳送的信號因為未被接收，將在總線終端逆轉(zhuǎn)傳回原發(fā)送裝置，造成信號干擾；此情形在高速總線中更為嚴重。因此，預(yù)設(shè)互連架構(gòu)尚須配合總線中斷處理，事實上并非是一個最理想的方案。
另外，在多處理器系統(tǒng)如八處理器系統(tǒng)中，缺少處理器會中斷其它處理器間的連接，或者造成傳輸遲延(latency)的提高；受限于每個處理器既定的傳輸通道數(shù)量，先前提及的預(yù)先交叉互連技術(shù)并無法解決此問題。

發(fā)明內(nèi)容針對上述問題，本發(fā)明提出一種計算機系統(tǒng)及其橋接模塊，可在不需額外增加處理器且不變動系統(tǒng)架構(gòu)的情況下，維持處理器與芯片組、處理器與輸入/輸出控制器或處理器與次系統(tǒng)間的通信。
根據(jù)本發(fā)明所揭露的一種計算機系統(tǒng)，其主板包含若干個第一處理器插座、至少一個第二處理器插座、若干個第一總線、第二總線、若干個處理器以及橋接模塊，第一處理器插座分別供處理器插置，并與第一總線電性連接，而橋接模塊插在第二處理器插座上，并同時與第一總線及第二總線電性連接，借由第一總線與第二總線不分主次(master/slave)的特性，使其中至少一個處理器通過第一總線與橋接模塊，連接第二總線。
根據(jù)本發(fā)明所公開的一種計算機系統(tǒng)，其主板包含若干個第一處理器插座、至少一個第二處理器插座與至少一個芯片組(chipset)、若干個第一總線、第二總線、若干個處理器以及橋接模塊，第一處理器插座分別供處理器插置，并與第一總線電性連接，而橋接模塊插在第二處理器插座上，并同時與第一總線及第二總線電性連接，借由第一總線與第二總線不分主次的特性，使其中至少一個處理器通過第一總線、橋接模塊、第二總線，與芯片組構(gòu)成通信。
另外，本發(fā)明所揭示的橋接模塊，包含若干個第一電性觸件與第二電性觸件，分別插在一個處理器插座上，以分別電性連接第一總線與第二總線，第一電性觸件與第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接(circuit connection)構(gòu)成通連；進而使至少一個處理器通過第一總線、橋接模塊、第二總線，與另一處理器、芯片組、輸入/輸出控制器或次系統(tǒng)其中之一構(gòu)成通信。
有關(guān)本創(chuàng)作的詳細內(nèi)容及技術(shù)，配合圖示說明如下
圖1為本發(fā)明計算機系統(tǒng)為雙處理器時的實施例的示意圖；圖2A為本發(fā)明橋接模塊結(jié)合在處理器插座上的分解示意圖；圖2B為本發(fā)明橋接模塊結(jié)合在處理器插座上的組合示意圖；圖3為本發(fā)明橋接模塊的另一實施例示意圖；圖4為本發(fā)明橋接模塊為四處理器計算機系統(tǒng)時的實施例示意圖；圖5為本發(fā)明橋接模塊為四處理器計算機系統(tǒng)時的另一實施例示意圖；圖6為本發(fā)明橋接模塊為四處理器計算機系統(tǒng)時的實施例示意圖。
圖7A、圖7B為一種處理器引腳名稱及位置樣本。
具體實施方式根據(jù)本發(fā)明所公開的計算機系統(tǒng)及其橋接模塊，首先，在雙處理器的系統(tǒng)中，請參閱圖1，圖示有主板40、第一總線31、第二總線32、第三總線33、處理器11、橋接模塊12。主板40上包含有第一處理器插座41、第二處理器插座42與第一芯片組21、第二芯片組22，且處理器11安裝在第一處理器插座41上，而橋接模塊12取代另一處理器11安裝在第二處理器插座42上，間接的電性連接第一總線31及第二總線32，進而使第一總線31與第二總線32構(gòu)成通連。其中，處理器11是中央處理單元(Central Processing Unit；CPU)；第一芯片組21與第二芯片組22可以是北橋(north bridge)、南橋(south bridge)、整合南北橋的橋接芯片(bridge chip)或輸入/輸出橋接芯片(I/O bridge)。
第一總線31、第二總線32與第三總線33都具有相同的數(shù)據(jù)傳輸協(xié)議(transmission protocol)，譬如可以是符合超傳輸(Hyper Transport)規(guī)格的總線；此總線類型可應(yīng)用于處理器、芯片組、輸入/輸出控制器(I/O controller)或次系統(tǒng)(subsystem，通常為第二主板，具有若干個擴充總線或其它擴充功能)的數(shù)據(jù)傳輸，本質(zhì)上它是雙單向點對點傳輸總線(dual unidirectionalpoint-to-point buses)。其中第一總線31位于第一處理器插座41與第二處理器插座42之間，使處理器11與橋接模塊12構(gòu)成電性連接。而第二總線32位于第二處理器插座42與芯片組22之間，連接橋接模塊12與芯片組22。而第三總線33位于第一處理器插座41與芯片組21之間，使處理器11與芯片組12構(gòu)成通信。因此，處理器11除了可借由第三總線33與第一芯片組21構(gòu)成通信而使用其功能外，更可通過第一總線31、橋接模塊12與第二總線32而與第二芯片組22構(gòu)成通信，而可在不需安裝第二個處理器的情況下，使用第二芯片組22的功能。
關(guān)于連接到第二處理器插座42的第一總線31與第二總線32的需求限制，除了二總線必須具有相同的數(shù)據(jù)傳輸規(guī)格之外，第一總線31與第二總線32對基本輸出/輸入系統(tǒng)(BIOS)而言是地位相等的(equal position)，在數(shù)據(jù)傳輸時無主次(master/slave)之分。以超微公司(AMD)之OpteronTMMP處理器而言，其支持三組超傳輸?shù)目偩€，它們的地位對BIOS而言是平等的，并未限定哪個總線一定要連接另一個處理器、或連接芯片組。如此一來，第一總線31才可能在第二處理器插座42安裝處理器11的情況下，作為兩個處理器11之間的連接，并在第二處理器插座42安裝橋接模塊12的時候，與第二總線32連接，作為第一處理器插座41的處理器11和芯片組22間的鏈路。
橋接模塊12可以是電路板模塊，為了安裝在第二處理器插座42上，所以具有與處理器11相同的封裝(Package)，當(dāng)然在不變動主板40架構(gòu)下，第一處理器插座41與第二處理器插座42具有相同的規(guī)格，如特殊設(shè)計改變第二處理器插座42的規(guī)格，則橋接模塊12可以不需要與處理器11具有相同規(guī)格，而僅需要能插設(shè)在第二處理器插座42且將特殊定義的腳位構(gòu)成連接即可，以下進行詳述。
請參閱圖2A、圖2B，橋接模塊12是一個具有處理器封裝結(jié)構(gòu)的電路板模塊，它安裝在第二處理器插座42的底座421上，并受其上蓋422的卡臂423與底座421的卡鉤425固定。橋接模塊12的第一側(cè)面124具有突出的若干個第一電性觸件121與若干個第二電性觸件122，供插置在底座421上對應(yīng)的若干個插孔424中；各插孔424中均埋設(shè)有電性接件(圖未示)分別供電性連接第一電性觸件121與第二電性觸件122到主板40上的第一總線31及第二總線32(參考圖1)的連接導(dǎo)線(traces，圖未示)。各相對應(yīng)的第一電性觸件121與第二電性觸件122，則利用第二側(cè)面125的電路123連接，使圖1的第一總線31及第二總線32可因而通連。第一、第二電性觸件121、122與連接的電路123的相對位置不予限定，電路123可位于相同或不同側(cè)面，在多層電路板技術(shù)的應(yīng)用下，電路123可不顯露于橋接模塊12表面。若以不變動第二處理器插座42為前提，第一電性觸件121與第二電性觸件122為金屬引腳(pins)，且其間距(pitch)、長度、直徑皆與處理器11相同。當(dāng)然，也可在第一側(cè)面設(shè)計具有整面的引腳(圖3)，數(shù)量與處理器11相同，僅限制利用電路連接(circuitconnection)即可。
圖2A、圖2B中所繪示的第二處理器插座42僅為示意，并非限定橋接模塊12的應(yīng)用范圍、樣式，只是它的結(jié)構(gòu)是對應(yīng)具有引腳柵格數(shù)組(Pin Grid Array，PGA)封裝的橋接模塊12。如果想要以橋接模塊取代平面柵格數(shù)組(Land GridArray，LGA)封裝的處理器，橋接模塊就需要具有平面柵格數(shù)組封裝的若干個金屬接點(Pad)作為電性觸件，相反的，第二處理器插座的底座上，則需設(shè)有供連接上述金屬接點的若干個突出的電性接件。
至于第一電性觸件121與第二電性觸件122的定義，以上述第一總線31與第二總線32為符合超傳輸(Hyper-Transport)規(guī)格的總線為例，則同樣也需符合超傳輸規(guī)格；第二處理器插座42上的電性接件也是如此。在此，以圖7A、圖7B所示的處理器引腳名稱及位置樣本為例，其中標(biāo)注有HT LINK0、HT LINK1與HT LINK2，分別為一個處理器所支持的三個總線的引腳位置。處理器插座上如插設(shè)為處理器，則三個總線皆可作用，然而，如果裝設(shè)為橋接模塊，則可選擇兩個總線加以運用，故僅需將其中HT LINK0、HT LINK1利用電路連接構(gòu)成連通即可，而HT LINK0、HT LINK1所定義的腳位即為第一電性觸件121與第二電性觸件122。必須補充的是，橋接模塊所能連接的總線數(shù)量，受限于處理器既定的傳輸通道數(shù)量；若處理器可支持四個或五個傳輸信道時，橋接模塊將可連接其中兩對總線。
為進一步解釋上述狀況，請參閱圖4，是四處理器計算機系統(tǒng)的實施例，揭示兩個處理器為橋接模塊取代的情形。第一處理器插座41上插設(shè)有處理器11，故其三個總線(兩個第一總線31與第三總線33)皆可作用，分別用已連接另一處理器11、位于第二處理器插座42的橋接模塊12與第一芯片組21。相反的，因為第二處理器插座42插設(shè)為橋接模塊12，故僅能使用第一總線31與第二總線32，分別連通位于第一處理器插座41的處理器11與第二芯片組22。
除了芯片組之外，橋接模塊亦可用于處理器間的連接。請參閱圖5四處理器計算機系統(tǒng)，安裝在兩個第二處理器插座42的兩個橋接模塊12，分別連接兩對第一總線31與第二總線32，進而使兩個位于第一處理器插座41的二處理器11可彼此溝通。如將處理器間的傳輸遲延(Latency)定義為“任意二處理器間的溝通所需經(jīng)過的最少總線數(shù)量”，則本例中橋接模塊12的取代并未造成任何傳輸延遲，亦即其Latency＝2并未增加。
相同的，進一步延伸至八處理器的計算機系統(tǒng)，請參閱圖6，本例中各處理器11分別可支持三個總線，第二處理器插座42是經(jīng)第一總線31、第二總線32與第三總線33，分別連接到三個處理器11。橋接模塊12連接第一總線31與第二總線32，可使最遠的兩個處理器11間的傳輸遲延Latency維持在3；至于第三總線33的閑置，可將現(xiàn)有的總線中斷技術(shù)應(yīng)用于橋接模塊12上，即可避免信號干擾問題。
相同的八處理器以上的計算機系統(tǒng)也是相同的方式，在此不重復(fù)贅述，但皆為與本發(fā)明相同的變化式樣。
必須強調(diào)的是，橋接模塊所連接的一對或多對總線，并不限定于為超傳輸規(guī)格；橋接模塊可應(yīng)用于任何具有相同的數(shù)據(jù)傳輸協(xié)議，彼此間地位相等、不分主次的總線類型。
再者，橋接模塊除前述實施例揭示其在二處理器間、處理器與芯片組間的溝通應(yīng)用之外，透過適當(dāng)?shù)目偩€，也可以應(yīng)用于處理器與輸入/輸出控制器、或處理器與次系統(tǒng)間的橋接。
至于實務(wù)運用上，計算機系統(tǒng)如何判斷某處理器插座內(nèi)安裝的是處理器或橋接模塊，可借由改變南橋芯片或輸入輸出控制器(I/O controller)的通用輸入/輸出(General Purpose Input/Output，GPIO)引腳的狀態(tài)，供基本輸入/輸出系統(tǒng)判斷及執(zhí)行相關(guān)程序；惟，此非本發(fā)明的重點，于此不予贅述。
權(quán)利要求
1.一種計算機系統(tǒng)，包含一主板，該主板包含至少一第一處理器插座與至少一第二處理器插座；至少一第一總線，電性連接該第一處理器插座與該第二處理器插座；至少一第二總線，電性連接該第二處理器插座；至少一處理器，插置在該第一處理器插座上，并通過該第一處理器插座與該第一總線電性連接；及至少一橋接模塊，插置于該第二處理器插座，并通過該第二處理器插座同時與該第一總線及該第二總線電性連接；其特征在于，該處理器通過該第一總線與該橋接模塊，電性連接該第二總線。
2.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該橋接模塊為一電路板模塊，具有與該處理器相同的封裝(Package)。
3.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該第一總線具有與該第二總線相同的傳輸協(xié)議，且在數(shù)據(jù)傳輸時無主次(master/slave)之分。
4.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該第一總線及該第二總線符合超傳輸(Hyper-Transport)規(guī)格。
5.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該第一處理器插座與該第二處理器插座具有相同規(guī)格。
6.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該橋接模塊具有引腳柵格數(shù)組(Pin Grid Array，PGA)封裝，或平面柵格數(shù)組(Land Grid Array，LGA)封裝。
7.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該橋接模塊具有與該處理器相同規(guī)格的若干個第一電性觸件與若干個第二電性觸件，分別電性連接該第一總線及該第二總線。
8.如權(quán)利要求7所述的計算機系統(tǒng)，其特征在于，這些第一電性觸件與這些第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接(circuitconnection)構(gòu)成通連。
9.如權(quán)利要求7所述的計算機系統(tǒng)，其特征在于，這些第一電性觸件與這些第二電性觸件的定義，符合超傳輸規(guī)格。
10.如權(quán)利要求1所述的計算機系統(tǒng)，其特征在于，該第二總線電性連接至一芯片組(chipset)、另一該第一處理器插座、一輸入/輸出控制器(I/Ocontroller)或一次系統(tǒng)(subsystem)其中之一。
11.一種計算機系統(tǒng)，包含一主機板，該主機板更包含至少一第一處理器插座與至少一第二處理器插座；至少一芯片組；至少一第一總線，電性連接該第一處理器插座與該第二處理器插座；至少一第二總線，電性連接該第二處理器插座與該芯片組；至少一處理器，插置在該第一處理器插座上，并通過該第一處理器插座與該第一總線電性連接；及至少一橋接模塊，插置在該第二處理器插座上，并通過該第二處理器插座同時與該第一總線及該第二總線電性連接；其特征在于，該處理器通過該第一總線、該橋接模塊、該第二總線，與該芯片組構(gòu)成通信。
12.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該橋接模塊為一電路板模塊，具有與該處理器相同的封裝。
13.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該第一總線具有與該第二總線相同的傳輸協(xié)議，且在數(shù)據(jù)傳輸時無主次之分。
14.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該第一總線及該第二總線符合超傳輸規(guī)格。
15.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該第一處理器插座與該第二處理器插座具有相同規(guī)格。
16.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該橋接模塊具有引腳柵格數(shù)組封裝，或平面柵格數(shù)組封裝。
17.如權(quán)利要求11所述的計算機系統(tǒng)，其特征在于，該橋接模塊具有與該處理器相同規(guī)格的若干個第一電性觸件與若干個第二電性觸件，分別電性連接該第一總線及該第二總線。
18.如權(quán)利要求17所述的計算機系統(tǒng)，其特征在于，這些第一電性觸件與這些第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接構(gòu)成通連。
19.如權(quán)利要求17所述的計算機系統(tǒng)，其特征在于，這些第一電性觸件與這些第二電性觸件的定義，符合超傳輸規(guī)格。
20.一種橋接模塊，供取代一第二處理器安裝在一主機板上的一第二處理器插座，該第二處理器插座電性連接一第一總線與一第二總線，該橋接模塊包含若干個第一電性觸件，插置在該第二處理器插座上，以電性連接該第一總線；以及若干個第二電性觸件，插置在該處理器插座上，以電性連接該第二總線；其特征在于，這些第一電性觸件與這些第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接構(gòu)成通連。
21.如權(quán)利要求20所述的橋接模塊，其特征在于，這些第一電性觸件與這些第二電性觸件的定義，符合超傳輸規(guī)格。
22.如權(quán)利要求20所述的橋接模塊，其特征在于，這些第一電性觸件與這些第二電性觸件皆屬引腳柵格數(shù)組封裝，或皆屬平面柵格數(shù)組封裝。
23.如如權(quán)利要求20所述的橋接模塊，其特征在于，該第一總線具有與該第二總線相同的傳輸協(xié)議，且在數(shù)據(jù)傳輸時無主次(master/slave)之分。
24.如權(quán)利要求20所述的橋接模塊，其特征在于，該第一總線及該第二總線符合超傳輸規(guī)格。
25.如權(quán)利要求20所述的橋接模塊，其特征在于，該第一總線連接至一第一處理器插座。
26.如權(quán)利要求20所述的橋接模塊，其特征在于，該第二總線電性連接至一芯片組、另一第一處理器插座、一輸入/輸出控制器或一次系統(tǒng)其中之一。
27.如權(quán)利要求20所述的橋接模塊，其特征在于，這些第一電性觸件與這些第二電性觸件皆為突出的金屬引腳(Pin)，或皆為金屬接點(Pad)。
全文摘要
一種計算機系統(tǒng)及其橋接模塊，是在具有多個處理器的主板上，增加橋接模塊安裝在其中一個處理器插座上，連接原本連接到此處理器插座的兩條具有相同傳輸協(xié)議的總線，使此二總線所連接的二處理器間、或處理器與芯片組間可以通過橋接模塊構(gòu)成通信，而不需安裝處理器或預(yù)設(shè)的額外總線連接。
文檔編號G06F13/40GK101025726SQ20061002400
公開日2007年8月29日 申請日期2006年2月21日 優(yōu)先權(quán)日2006年2月21日
發(fā)明者楊善凱, 丁蕾 申請人:泰安電腦科技(上海)有限公司, 泰安電腦科技股份有限公司