專利名稱：一種高速接口到低速接口的轉(zhuǎn)接電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種轉(zhuǎn)接電路，具體的尤其涉及一種高速接口到低速接口通訊的實現(xiàn)電路。
背景技術(shù)：
在進(jìn)行接口電路設(shè)計時，同一接口有時需要數(shù)據(jù)傳輸?shù)乃俾屎芨撸械耐庠O(shè)訪問該接口的時候又需要不高的速率。對此，通常的實現(xiàn)方案是將高速率器件性能降低以適應(yīng)低速外設(shè)的正常通訊速率，比如通過跑一些空操作指令或者加人一些延時等待指令等，以適應(yīng)低速外設(shè)的通訊速率。
現(xiàn)有技術(shù)的這種實現(xiàn)方式的缺陷在于必須犧牲一些系統(tǒng)性能以保證數(shù)據(jù)傳輸?shù)目煽啃?；而且此時系統(tǒng)總線時間不能空出來進(jìn)行別的任務(wù)操作。這對系統(tǒng)資源是一種很大的浪費。
因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進(jìn)和發(fā)展。
實用新型內(nèi)容針對現(xiàn)有實現(xiàn)方式的缺陷，本實用新型的目的是提供一種高速接口到低速接口的轉(zhuǎn)接電路，比較簡單而且不會占用系統(tǒng)時間，同時實現(xiàn)并口到串口傳輸時數(shù)據(jù)轉(zhuǎn)換的轉(zhuǎn)接電路。
為達(dá)到以上目的，本實用新型采用的技術(shù)方案是一種高速接口到低速接口的轉(zhuǎn)接電路，其中，該轉(zhuǎn)接電路包括一串并轉(zhuǎn)換芯片電路，設(shè)置在一ARM控制芯片電路與一串行接口電路之間，與所述ARM控制芯片電路通過數(shù)據(jù)線、地址線以及片選、寫使能、讀使能、復(fù)位的各信號線控制連接；所述轉(zhuǎn)接電路還設(shè)置有一中斷信號線用于在所述串并轉(zhuǎn)換芯片電路中的串口接收緩沖區(qū)滿時向ARM控制芯片電路發(fā)送中斷信號，并且ARM控制芯片電路在接收到中斷信號后通過數(shù)據(jù)線并行讀取所述串口接收緩沖區(qū)中的數(shù)據(jù)；所述串口接收緩沖區(qū)從所述串行接口電路接收數(shù)據(jù)。
所述的轉(zhuǎn)接電路，其中，所述ARM控制芯片電路中設(shè)置有一固件，該固件內(nèi)預(yù)先存儲有固件程序，用于對所述ARM控制芯片電路和串并轉(zhuǎn)換芯片電路進(jìn)行控制。
所述的轉(zhuǎn)換電路，其中，所述串并轉(zhuǎn)換芯片電路中還設(shè)置有至少一寄存器。
本實用新型所提供的一種高速接口到低速接口的轉(zhuǎn)接電路，在低速率外設(shè)傳輸?shù)倪^程中，使控制芯片的總線不會被占用，僅僅從串并轉(zhuǎn)換芯片里讀取已經(jīng)接收完整的數(shù)據(jù)時，才通過并行總線一次讀取，從而大大提高了整個電路系統(tǒng)的應(yīng)用高效性和穩(wěn)定性。


圖1為本實用新型的高速接口到低速接口轉(zhuǎn)換電路框圖。
具體實施方式
以下結(jié)合附圖，將對本實用新型的具體實施例進(jìn)行較為詳細(xì)的說明。
本實用新型的一種高速接口到低速接口的轉(zhuǎn)接電路，實現(xiàn)了并口和串口之間傳輸數(shù)據(jù)時轉(zhuǎn)換的電路，其原理如圖1所示，在數(shù)據(jù)發(fā)送時，ARM控制芯片通過并行接口將數(shù)據(jù)寫到串并轉(zhuǎn)換芯片，串并轉(zhuǎn)換芯片將數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)發(fā)送給串行接口電路；在數(shù)據(jù)接收時，串行接口電路將串行數(shù)據(jù)送至串并轉(zhuǎn)換芯片，串并轉(zhuǎn)換芯片將數(shù)據(jù)變?yōu)椴⑿袛?shù)據(jù)，然后通知ARM控制芯片將數(shù)據(jù)讀走。
該轉(zhuǎn)接電路包括一串并轉(zhuǎn)換芯片電路，設(shè)置在一ARM控制芯片電路與一串行接口電路之間，與所述ARM控制芯片電路通過數(shù)據(jù)線、地址線以及片選、寫使能、讀使能、復(fù)位等各信號線控制連接；所述轉(zhuǎn)接電路還設(shè)置有一中斷信號線用于在所述串并轉(zhuǎn)換芯片電路中的串口接收緩沖區(qū)滿時向ARM控制芯片電路發(fā)送中斷信號，并且ARM控制芯片電路在接收到中斷信號后通過數(shù)據(jù)線并行讀取所述串口接收緩沖區(qū)中的數(shù)據(jù)；所述串口接收緩沖區(qū)與所述串行接口電路之間通過串行數(shù)據(jù)線發(fā)送或接收數(shù)據(jù)。
在所述ARM控制芯片電路中設(shè)置有一固件，該固件內(nèi)預(yù)先存儲有固件程序，用于對所述ARM控制芯片電路和串并轉(zhuǎn)換芯片電路進(jìn)行控制。其可控制在硬件第一次啟動時，將所述ARM控制芯片電路中負(fù)責(zé)并串轉(zhuǎn)換芯片單元的相關(guān)寄存器設(shè)置為某初始值，指定串轉(zhuǎn)換芯片的工作狀態(tài)。
本實用新型轉(zhuǎn)接電路在當(dāng)串行接口電路上有從外設(shè)的數(shù)據(jù)接收的時候，如果串并轉(zhuǎn)換芯片的串口接收緩沖區(qū)收滿了數(shù)據(jù)，即收到起始位以及停止位了，就會向所述ARM控制芯片電路產(chǎn)生一中斷，這時候ARM控制芯片電路獲知數(shù)據(jù)已經(jīng)接收完成，就可以在中斷程序里完成從串并轉(zhuǎn)換芯片的串口接收緩沖區(qū)里讀取數(shù)據(jù)，而這時候串并轉(zhuǎn)換芯片和控制芯片之間已經(jīng)是通過并行數(shù)據(jù)總線的方式來進(jìn)行讀寫訪問了，這樣在串行數(shù)據(jù)的低速傳輸過程中，高速傳輸?shù)牟⑿袛?shù)據(jù)總線并不總是占用，而是在緩沖區(qū)滿收到中斷時才進(jìn)行一次讀取，就避免了在接收低速率外設(shè)數(shù)據(jù)的時候造成系統(tǒng)總線資源的巨大浪費。
本實用新型的上述轉(zhuǎn)接電路在于通過應(yīng)用所述的串并轉(zhuǎn)換實現(xiàn)電路，能在低速率外設(shè)傳輸?shù)倪^程中，保證ARM控制芯片電路的總線不會被占用，僅僅從串并轉(zhuǎn)換芯片電路里讀取已經(jīng)接收完整的數(shù)據(jù)時，才通過并行總線一次讀取，從而大大提高了整個電路系統(tǒng)的應(yīng)用高效性和穩(wěn)定性，節(jié)省了系統(tǒng)資源，并能保證系統(tǒng)總線空閑為其他應(yīng)用程序所利用。
應(yīng)當(dāng)理解的是，上述針對具體實施例的描述較為詳細(xì)，但不能因此而認(rèn)為是對本發(fā)明專利保護(hù)范圍的限制，本發(fā)明的專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求1.一種高速接口到低速接口的轉(zhuǎn)接電路，其特征在于，該轉(zhuǎn)接電路包括一串并轉(zhuǎn)換芯片電路，設(shè)置在一ARM控制芯片電路與一串行接口電路之間，與所述ARM控制芯片電路通過數(shù)據(jù)線、地址線以及片選、寫使能、讀使能、復(fù)位的各信號線控制連接；所述轉(zhuǎn)接電路還設(shè)置有一中斷信號線用于在所述串并轉(zhuǎn)換芯片電路中的串口接收緩沖區(qū)滿時向ARM控制芯片電路發(fā)送中斷信號，并且ARM控制芯片電路在接收到中斷信號后通過數(shù)據(jù)線并行讀取所述串口接收緩沖區(qū)中的數(shù)據(jù)；所述串口接收緩沖區(qū)從所述串行接口電路接收數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)接電路，其特征在于，所述ARM控制芯片電路中設(shè)置有一固件，該固件內(nèi)預(yù)先存儲有固件程序，用于對所述ARM控制芯片電路和串并轉(zhuǎn)換芯片電路進(jìn)行控制。
3.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換電路，其特征在于，所述串并轉(zhuǎn)換芯片電路中還設(shè)置有至少一寄存器，用于指定轉(zhuǎn)換芯片的工作狀態(tài)。
專利摘要本實用新型公開了一種高速接口到低速接口的轉(zhuǎn)接電路，其包括一串并轉(zhuǎn)換芯片電路，設(shè)置在一ARM控制芯片電路與一串行接口電路之間，與所述ARM控制芯片電路通過數(shù)據(jù)線、地址線以及片選、寫使能、讀使能、復(fù)位的各信號線控制連接；所述轉(zhuǎn)接電路還設(shè)置有一中斷信號線用于在所述串并轉(zhuǎn)換芯片電路中的串口接收緩沖區(qū)滿時向ARM控制芯片電路發(fā)送中斷信號，并且ARM控制芯片電路在接收到中斷信號后通過數(shù)據(jù)線并行讀取所述串口接收緩沖區(qū)中的數(shù)據(jù)；所述串口接收緩沖區(qū)從所述串行接口電路接收數(shù)據(jù)。本實用新型電路大大提高了整個電路系統(tǒng)的應(yīng)用高效性和穩(wěn)定性，節(jié)省了系統(tǒng)資源，并能保證系統(tǒng)總線空閑為其他應(yīng)用程序所利用。
文檔編號G06F13/38GK2869992SQ20052006681
公開日2007年2月14日 申請日期2005年11月9日 優(yōu)先權(quán)日2005年11月9日
發(fā)明者袁蘭平, 王智勇, 尹軼, 王振輝 申請人:兆日科技(深圳)有限公司