專利名稱：Spi設(shè)備通信電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)設(shè)備通信電路。
背景技術(shù)：
在計(jì)算機(jī)系統(tǒng)中，SPI是一種允許在兩種設(shè)備(一個(gè)稱主設(shè)備，另一個(gè)稱從設(shè)備)之間進(jìn)行串行數(shù)據(jù)交換的接口。SPI最常應(yīng)用于計(jì)算機(jī)系統(tǒng)的CPU(Central processing unit，中央處理器)與外圍芯片之間的通信電路系統(tǒng)中，例如電能計(jì)量芯片(Energy Metering IC)就是通過SPI傳輸電壓、電流等數(shù)據(jù)給CPU的。
請(qǐng)參考圖1，當(dāng)CPU10′(主設(shè)備)需要通過SPI與多個(gè)外圍芯片(從設(shè)備，此處以四個(gè)外圍芯片20′舉例說明)進(jìn)行通信時(shí)，通常的做法是先將每一個(gè)外圍芯片20′的SPI分別與SPI總線30′相連，然后再將SPI總線30′與CPU10′的SPI總線控制單元12′相連，而CPU10′的芯片選通單元14′與所述每一個(gè)外圍芯片20′的選通端相連，用來控制所述外圍芯片20′以使需要與CPU10′通信的外圍芯片20′與CPU10′進(jìn)行通信，CPU10′上的選通單元14′一般是使用若干個(gè)CPU10′的GPIO(Generalpurpose input/output，通用輸入輸出)引腳，所使用的GPIO引腳的數(shù)量與所述外圍芯片20′的數(shù)量相同，即為四個(gè)(圖中用A′、B′、C′、D′表示)，每一個(gè)GPIO引腳分別控制一個(gè)外圍芯片20′。
但是，這種SPI設(shè)備通信電路的SPI總線30′由于并聯(lián)了多個(gè)外圍芯片20′，則SPI總線30′需同時(shí)驅(qū)動(dòng)所述所有外圍芯片20′，這就有可能會(huì)超過SPI總線30′的驅(qū)動(dòng)能力，使CPU10′與外圍芯片20′之間的通信受到影響。而且，所述外圍芯片20′之間相互并聯(lián)，很有可能在工作時(shí)造成彼此之間的干擾，同樣影響了與CPU10′之間的通信。當(dāng)所述外圍芯片20′的數(shù)量很多時(shí)，也就需要應(yīng)用較多的GPIO引腳，無疑是浪費(fèi)了CPU10′有限的GPIO引腳資源，可能會(huì)使計(jì)算機(jī)系統(tǒng)的其他部件由于無可利用的GPIO引腳資源而使其設(shè)計(jì)變得復(fù)雜，從而造成計(jì)算機(jī)系統(tǒng)設(shè)計(jì)成本提高。

發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種SPI設(shè)備通信電路，以消除SPI總線驅(qū)動(dòng)能力不足的問題、減小從設(shè)備之間的相互干擾以及減少芯片選通單元的引腳使用數(shù)量。
一種SPI設(shè)備通信電路，其包括主設(shè)備、若干個(gè)從設(shè)備及SPI總線，所述從設(shè)備通過所述SPI總線與所述主設(shè)備之間進(jìn)行通信，所述從設(shè)備與所述SPI總線之間還連接一個(gè)多工器，所述主設(shè)備與所述多工器的選通端相連，所述主設(shè)備通過所述多工器來控制所述從設(shè)備的選通，以使需要的從設(shè)備與所述主設(shè)備之間進(jìn)行通信。
相較于現(xiàn)有技術(shù)，在所述從設(shè)備與所述SPI總線之間連接所述多工器，使所述從設(shè)備與SPI總線完全斷開，SPI總線將不會(huì)出現(xiàn)驅(qū)動(dòng)能力不足的情況。同時(shí)利用多工器同一時(shí)間只允許一個(gè)從設(shè)備與主設(shè)備進(jìn)行通信，從而減小了從設(shè)備之間的相互干擾。而且應(yīng)用所述多工器也減少了芯片選通單元的引腳使用數(shù)量，一定程度上簡(jiǎn)化的計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)，進(jìn)而降低了設(shè)計(jì)成本。

下面參考附圖結(jié)合具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的說明。
圖1為現(xiàn)有的一種SPI設(shè)備通信電路的原理框圖。
圖2為本發(fā)明SPI設(shè)備通信電路的較佳實(shí)施方式的原理框圖。
具體實(shí)施方式請(qǐng)參考圖2，本發(fā)明SPI設(shè)備通信電路的較佳實(shí)施方式包括一個(gè)主設(shè)備(如計(jì)算機(jī)系統(tǒng)中的CPU10)、若干個(gè)從設(shè)備(如計(jì)算機(jī)系統(tǒng)中通過SPI與CPU通信的外圍芯片20)、SPI總線30及一個(gè)多工器40，這里以四個(gè)外圍芯片20為例加以說明。
所述CPU10具有一個(gè)SPI總線控制單元12，用來接收通過SPI總線30傳輸給CPU10的數(shù)據(jù)；所述CPU10還具有一個(gè)芯片選通單元14，用來控制所述外圍芯片20的選通，以使需要的一個(gè)外圍芯片20與所述CPU10之間進(jìn)行通信，所述選通端元14包括若干個(gè)CPU10的GPIO引腳。
其中，所述每一個(gè)外圍芯片20的SPI均與所述多工器40的輸入端相連，所述多工器40的輸出端通過所述SPI總線30與所述CPU10的SPI總線控制單元12相連，所述CPU10的芯片選通單元14與所述多工器40的選通端相連。設(shè)外圍芯片20的數(shù)量為m，所需的GPIO引腳數(shù)量為n，則m、n滿足關(guān)系式2n-1＜m≤2n(m≥2)由于所述外圍芯片20為四個(gè)，則所述選通單元14利用的CPU10的GPIO引腳僅為兩個(gè)即可(圖中用A、B表示)，其中A＝B＝0；A＝0且B＝1；A＝1且B＝0及A＝B＝1(0代表低電位，1代表高電位)為選通信號(hào)，上述四種選通信號(hào)分別用來控制所述多工器40選通對(duì)應(yīng)的一個(gè)外圍芯片20與所述CPU10之間進(jìn)行通信。
工作時(shí)，當(dāng)某個(gè)外圍芯片20需要與所述CPU10進(jìn)行通信時(shí)，所述CPU10首先通過芯片選通單元14(即GPIO引腳A、B)發(fā)出與上述外圍芯片20對(duì)應(yīng)的選通信號(hào)給所述多工器40，這時(shí)多工器40將控制所述選通的那一個(gè)外圍芯片20與所述CPU10之間進(jìn)行通信，而其它外圍芯片20將不會(huì)與所述CPU10之間進(jìn)行通信。同理，當(dāng)其它某個(gè)外圍芯片20需要與所述CPU10進(jìn)行通信時(shí)，只要通過CPU10的芯片選通單元14發(fā)出與其對(duì)應(yīng)的選通信號(hào)給所述多工器40即可。
由于所述外圍芯片20是通過多工器40后再經(jīng)過SPI總線30與CPU10進(jìn)行通信的，所述SPI總線30將不會(huì)出現(xiàn)驅(qū)動(dòng)能力不足的情況。而且利用多工器40同一時(shí)間只允許一個(gè)外圍芯片20與CPU10進(jìn)行通信，那么外圍芯片20之間就不會(huì)造成干擾。同時(shí)，由于利用了多工器40的選通功能，僅需要較少的GPIO引腳就可控制多工器40對(duì)外圍芯片20的選通控制，如果外圍芯片20的數(shù)量越多這種優(yōu)勢(shì)也就越明顯(如外圍芯片20的數(shù)量為八個(gè)時(shí)，僅需使用三個(gè)GPIO引腳就可滿足要求)，大大減少了使用GPIO引腳的數(shù)量，一定程度上簡(jiǎn)化了計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)，進(jìn)而降低了設(shè)計(jì)成本。
以上實(shí)施方式僅以CPU10及通過SPI與CPU10通信的外圍芯片20來舉例說明本發(fā)明SPI設(shè)備通信電路，其它類似應(yīng)用SPI設(shè)備之間的通信電路均可按照此方式設(shè)計(jì)，這里就不一一詳細(xì)說明。
權(quán)利要求
1.一種SPI設(shè)備通信電路，其包括主設(shè)備、若干個(gè)從設(shè)備及SPI總線，所述從設(shè)備通過所述SPI總線與所述主設(shè)備之間進(jìn)行通信，其特征在于所述從設(shè)備與所述SPI總線之間還連接一個(gè)多工器，所述主設(shè)備與所述多工器的選通端相連，所述主設(shè)備通過所述多工器來控制所述從設(shè)備的選通，以使需要的從設(shè)備與所述主設(shè)備之間進(jìn)行通信。
2.如權(quán)利要求1所述的SPI設(shè)備通信電路，其特征在于所述主設(shè)備為CPU。
3.如權(quán)利要求2所述的SPI設(shè)備通信電路，其特征在于所述從設(shè)備為通過SPI與CPU通信的外圍芯片。
4.如權(quán)利要求2所述的SPI設(shè)備通信電路，其特征在于所述主設(shè)備通過若干GPIO引腳與所述多工器的選通端相連。
5.如權(quán)利要求4所述的SPI設(shè)備通信電路，其特征在于所述從設(shè)備的數(shù)量m與所述GPIO引腳的數(shù)量n滿足關(guān)系式2n-1＜m≤2n，其中，m≥2。
全文摘要
一種SPI設(shè)備通信電路，其包括主設(shè)備、若干個(gè)從設(shè)備、SPI總線及多工器，所述從設(shè)備通過所述SPI總線與所述主設(shè)備之間進(jìn)行通信，所述從設(shè)備與所述SPI總線之間連接所述多工器，所述主設(shè)備與所述多工器的選通端相連，所述主設(shè)備通過所述多工器來控制所述從設(shè)備的選通，以使需要的從設(shè)備與所述主設(shè)備之間進(jìn)行通信。該種SPI設(shè)備通信電路可消除SPI總線驅(qū)動(dòng)能力不足的問題、減小從設(shè)備之間的相互干擾以及減少芯片選通單元的引腳使用數(shù)量。
文檔編號(hào)G06F13/38GK1983222SQ20051012095
公開日2007年6月20日 申請(qǐng)日期2005年12月17日 優(yōu)先權(quán)日2005年12月17日
發(fā)明者郭恒禎 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司