專利名稱：考慮電壓降的平面布局規(guī)劃方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路計算機輔助設(shè)計技術(shù)領(lǐng)域，具體為一種考慮電壓降(IR-drop)大規(guī)模集成電路的平面布局規(guī)劃方法。
背景技術(shù)：
隨著集成電路工藝發(fā)展，工作電壓降低，功耗密度增大，電源網(wǎng)絡(luò)電壓降的問題將越來越突出。電壓降是由于電流經(jīng)過電源網(wǎng)絡(luò)上的電阻而引起的。隨著工藝的發(fā)展，集成電路的功能越來越強大，電流密度和連線長度都隨之增加，這帶來了更大的電壓降。而且集成電路的工作電壓隨著工藝發(fā)展而降低，使得正常工作的最大容許電壓降也在降低。因此，電壓降問題將隨著工藝的發(fā)展而越來越突出。
布局是后端設(shè)計的第一個階段，在這個階段模塊的大小以及模塊間的相對位置將被確定，而且滿足各種約束條件。布局是非常關(guān)鍵的一個階段，它決定了一個版圖的總體框架，而且可以用來驗證設(shè)計的可行性。我們在布局階段是盡可能的考慮到各種約束條件，給后續(xù)的物理設(shè)計階段提供一個好的框架，減少返回設(shè)計的次數(shù)。電壓降問題和模塊的相對位置關(guān)系很大，而且我們?nèi)绻茉谖锢碓O(shè)計初期，就能很好解決電壓降問題，那么能更快的做到設(shè)計收斂，降低設(shè)計成本。本發(fā)明提出在布局階段考慮電壓降的約束，布局階段同時優(yōu)化布局的電壓降以及面積。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種能優(yōu)化電壓降的超大規(guī)模集成電路平面布局規(guī)劃方法。
考慮電壓降優(yōu)化的布局規(guī)劃問題描述如下給定N個模塊組成的集合B＝{b1，...bn}，其中bi＝{ai，pi}，1≤i≤n，ai為模塊的面積，pi為模塊的功耗，對N個模塊進行布局，在這些模塊不相互重疊的前提下，使得電壓降以及芯片面積得到優(yōu)化。
本發(fā)明提出的布局規(guī)劃方法，是針對上述布局規(guī)劃問題的一種解決方案。提出一個快速量化電壓降的模型，即用距離芯片上電壓降最大點的距離(di)來量化電壓降的大小，di越小則該點的電壓降越大，反之則電壓降越小。
根據(jù)量化電壓降模型，提出一個評價布局電壓降的目標函數(shù)CostIR=Σi=1i=Nwi(dmax-di)]]>其中，dmax為離電壓降最大點的最長距離，di為模塊bi離電壓降最大點的距離，wi為模塊bi的電壓降權(quán)重。
本發(fā)明中，權(quán)重wi的可采用如下表達式wi=ρiΣiρi]]>其中，ρi=piai,]]>ρi為模塊bi的功耗密度，pi為模塊bi的功耗，ai為模塊bi面積。
根據(jù)上述模型，本發(fā)明采用模擬退火算法，并且采用相應(yīng)選擇策略完成考慮電壓降的布局規(guī)劃。
本發(fā)明的優(yōu)點是在犧牲少量布局面積的情況下，可以有效的減少一個布局的最大電壓降以及平均電壓降。


圖1為用傳統(tǒng)方法得到的布局，圖2為用本方法得到的布局。其中模塊的電壓降隨著填充模式如下順序依次增加空白模式、水平影線、垂直影線、對角影線、斜交叉影線、垂直交叉影線。
具體實施例方式
下面進一步介紹本發(fā)明的
具體實施例方式(1)構(gòu)造一個初始布局，并用相應(yīng)的數(shù)據(jù)結(jié)構(gòu)如B*-tree[9]、O-tree[10]、Sequence pair[11]等表示。
(2)模擬退火算法中的目標函數(shù)為如下所示Cost＝αAera+βCost1R，其中0≤α，β≤1并且α+β＝1，Aera為布局的面積，而CostIR為布局的電壓降目標函數(shù)值。CostIR的表達式如下所示CostIR=Σi=1i=Nwi(dmax-di),]]>其中，dmax為離電壓降最大點的最長距離，di為模塊bi離電壓降最大點的距離，wi為模塊bi的電壓降權(quán)重。權(quán)重wi的表達式如下所示wi=ρiΣiρi]]>其中，ρi=piai,]]>ρi為模塊bi的功耗密度，pi為模塊bi的功耗，ai為模塊bi面積。
(3)模擬退火算法中的選擇策略為如下所示計算N個模塊的電壓降值(IRi)，并計算N個模塊電壓降的平均值(IRavg)；計算各個模塊電壓降值與平均值之間差的絕對值(Absi＝|IRi-IRavg|)；將絕對值(Absi)按降序進行排列，并保存于數(shù)組(Ary)當中；生成
之間的服從N(0，σ2)正態(tài)分布的隨機數(shù)Rnd，由Ary[Rnd]確定的模塊即為被選中進行移動的模塊。
(4)根據(jù)以上的目標函數(shù)以及選擇策略進行模擬退火過程，完成考慮電壓降的布局規(guī)劃。
實驗結(jié)果及分析我們用國際上通用的測試電路MCNC來驗證本方法，采用序列對(SequencePair)來表示布局。實驗結(jié)果如表1-3所示，和傳統(tǒng)只優(yōu)化面積的布局算法相比較，本方法能很有效的降低布局的最大電壓降以及平均電壓降，而僅僅帶來少量的面積增加。例如，對于測試電路Ami49，本方法和傳統(tǒng)的方法比較最大電壓降降低了93.1％，平均電壓降降低了56.5％，而只帶來5.7％的面積增加。實驗結(jié)果如圖2所示，其中圖1為用傳統(tǒng)方法得到的布局，圖2為用本方法得到的布局，其中斜線為電壓降較大的模塊。
參考文獻[1]J.Cong.“An Interconnect-Centric Design Flow for NanometerTechnologies”.Proceedings of the IEEE，89(4)505-528，April 2001. D.F.Wong and C.L.Liu.“A New Algorithm for Floorplan Design”.InProceedings IEEWACM Design Automution Conference，pages 101-107，1986. Kaveh Shakeri，James D.Meindl.“Compact physical IR-drop models forchip/package co-design of gigascale integration(GSI)”.IEEE Transactions onElectron Devices，52(6)1087-1096，June 2005. L.A.Arledge and W.T.Lynch.“Scaling and performance implications forpower supply and other signal routing constraints imposed by I/O pad limitations”.InProc.IEEE Symp.IC/Package Design Integration，F(xiàn)eb.1998，pp.45-50. J.W.Joyner and J.D.Meindl.“A compact model for projections of futurepower supply distribution network requirements”.In Proc.ASIC/SOC Conf.，Sep.2002，pp.376-380. Hung-Ming Chen，Li-Da Huang，I-Min Liu，Minghorng Lai，Wong，D.F.“Floorplanning with power supply noise avoidance”.In Proceedings of the ASP-DAC.Page(s)427-430，Jan.2003. H.Murata，K.Fujiyoshi，S.Nakatake and Y.Kajitani，“VLSI ModulePlacement Based on Rectangle-Packing by the Sequence Pair，”IEEE Trans.on CAD15(12)，pp.1518-1524，1996. S.N.Adya，I.L.Markov，“Fixed-outline Floorplanning Through BetterLocal Search”，In Proceedings of ICCD 2001，pp.328-334. Y.C.Chang，Y.W.Chang，G.M.Wu，and S.W.Wu，“B-treesA newrepresentation for nonslicing floorplans，”in Proc.Design Automation Conf.，2000，pp.458-463. P.-N.Guo，C.-K.Cheng，and T.Yoshimura，“An O-tree representation ofnonslicing floorplan and its applications，”in Proc.Design Automation Conf.，1999，pp.268-273. H.Murata，K.Fujiyoshi，S.Nakatake，and Y.Kajitani，“Rectangle-packingbased module placement，”in Proc.Int.Conf.Computer-Aided Design，1995，pp.472-479.
權(quán)利要求
1.考慮電壓降的布局規(guī)劃方法，其特征在于規(guī)劃問題的描述如下給定N個模塊組成的集合B＝{b1，...bn}，其中bi＝{ai，pi}，1≤i≤n，ai為模塊的面積，pi為模塊的功耗，對N個模塊進行布局，在這些模塊不相互重疊的前提下，使得電壓降以及芯片面積得到優(yōu)化；用距離芯片上電壓降最大點的距離di來量化電壓降的大小，建立評價布局電壓降的目標函數(shù)CostIR=Σi=1i=Nwi(dmax-di)]]>其中，dmax為離電壓降最大點的最長距離，di為模塊bi離電壓降最大點的距離，wi為模塊bi的電壓降權(quán)重；然后彩模擬退火算法和相應(yīng)選擇策略，完成布局規(guī)劃。
2.根據(jù)權(quán)利要求1所述的布局規(guī)劃方法，其特征在于模塊bi的電壓降權(quán)重wi形式為wi=ρiΣiρi]]>其中，ρi=piai,]]>ρi為模塊bi的功耗密度，pi為模塊bi的功耗，ai為模塊bi面積。
3.根據(jù)權(quán)利要求1所述的布局規(guī)劃方法，其特征在于模擬退火過程中的選擇策略，具體步驟如下(1)計算N個模塊的電壓降值，并計算N個模塊電壓降的平均值；(2)計算各個模塊電壓降值與平均值之間差的絕對值；(3)將絕對值按降序進行排列，并保存于數(shù)組Ary當中；(4)生成
之間的服從N(0，σ2)正態(tài)分布的隨機數(shù)Rnd，由數(shù)組Ary[Rnd]確定的模塊即為被選中進行移動的模塊。
全文摘要
本發(fā)明屬集成電路計算機輔助設(shè)計技術(shù)領(lǐng)域，具體為一種考慮電壓降的平面布局規(guī)劃方法。本發(fā)明在傳統(tǒng)的布局規(guī)劃中引入電壓降的優(yōu)化目標，提出了一個快速的量化電壓降的模型，并且在模擬退火過程中采用特定的選擇策略，有效地降低一個布局的最大電壓降以及平均電壓降，而且僅僅帶來少量的布局面積增加。本發(fā)明可廣泛應(yīng)用于集成電路計算機輔助設(shè)計中。
文檔編號G06F17/50GK1773515SQ20051011045
公開日2006年5月17日 申請日期2005年11月17日 優(yōu)先權(quán)日2005年11月17日
發(fā)明者陳建, 趙長虹, 周曉方, 周電 申請人:復旦大學