專利名稱：將數(shù)據(jù)寫入內(nèi)存的方法及控制器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種將數(shù)據(jù)寫入內(nèi)存的方法及控制器電路。
背景技術(shù)：
一般而言，內(nèi)存控制器電路是用來調(diào)整自/至內(nèi)存讀出/寫入數(shù)據(jù)。舉例來說，所述數(shù)據(jù)可來自中央處理單元(CPU)。隨著內(nèi)存芯片容量增加及CPU變得愈來愈快，有必要以更高的速率使數(shù)據(jù)存取于內(nèi)存芯片中。
圖1顯示控制器102與內(nèi)存104的連接方塊圖。在此圖中，控制器102與內(nèi)存104間跨接有四個(gè)信號(hào)時(shí)鐘脈沖信號(hào)(clock signal)MCLK、數(shù)據(jù)信號(hào)(data signal)PD、指令信號(hào)(command signal)CMD及數(shù)據(jù)選通信號(hào)(data strobesignal)DQS。
圖2顯示將信號(hào)寫入內(nèi)存的工作波形圖。在此圖中，數(shù)據(jù)信號(hào)PD、指令信號(hào)CMD、數(shù)據(jù)選通信號(hào)DQS及時(shí)鐘脈沖信號(hào)MCLK均自控制器102傳送至內(nèi)存104。
如圖2所示，在時(shí)鐘脈沖信號(hào)MCLK上升緣時(shí)，指令信號(hào)CMD觸發(fā)一寫入信號(hào)(write command)。當(dāng)寫入信號(hào)后的某一時(shí)間，數(shù)據(jù)選通信號(hào)DQS在高低兩態(tài)間振蕩。在數(shù)據(jù)選通信號(hào)DQS的上升/下降緣時(shí)，內(nèi)存104利用數(shù)據(jù)選通信號(hào)DQS“計(jì)時(shí)”或“鎖住”進(jìn)入內(nèi)存104中的數(shù)據(jù)信號(hào)PD。在此例中，數(shù)據(jù)選通信號(hào)DQS的上升緣經(jīng)安排為位于數(shù)據(jù)信號(hào)PD的數(shù)據(jù)位D0“中央”。舉例來說，如圖2所示，數(shù)據(jù)選通信號(hào)DQS的上升緣在數(shù)據(jù)位D0開始后的數(shù)據(jù)準(zhǔn)備時(shí)間(setup time)Tds但在數(shù)據(jù)位D0結(jié)束前的數(shù)據(jù)維持時(shí)間(hold time)Tdh出現(xiàn)。再者，數(shù)據(jù)選通信號(hào)DQS的下降緣經(jīng)安排為位于數(shù)據(jù)信號(hào)PD的數(shù)據(jù)位D1“中央”。舉例來說，如圖2所示，數(shù)據(jù)選通信號(hào)DQS的下降緣在數(shù)據(jù)位D1開始后的數(shù)據(jù)準(zhǔn)備時(shí)間Tds但于數(shù)據(jù)位D1結(jié)束前的數(shù)據(jù)保持時(shí)間Tdh出現(xiàn)。
控制器102的挑戰(zhàn)之一是準(zhǔn)確地計(jì)時(shí)以提供數(shù)據(jù)選通信號(hào)DQS、數(shù)據(jù)信號(hào)PD及時(shí)鐘脈沖信號(hào)MCLK至內(nèi)存104，使得數(shù)據(jù)正確無誤地鎖入內(nèi)存104中。舉例來說，Tds及Tdh的數(shù)值可為極短的期間，例如0.5毫微秒(nanoseconds)。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種數(shù)據(jù)寫入內(nèi)存的方法及系統(tǒng)，能夠準(zhǔn)確地計(jì)時(shí)以提供數(shù)據(jù)選通信號(hào)、數(shù)據(jù)信號(hào)及時(shí)鐘脈沖信號(hào)至內(nèi)存，使得數(shù)據(jù)正確無誤地鎖入內(nèi)存中。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種將數(shù)據(jù)寫入內(nèi)存的方法，該方法包含產(chǎn)生至少一時(shí)鐘脈沖信號(hào)；使用至少一時(shí)鐘脈沖樹緩沖器，自該時(shí)鐘脈沖信號(hào)產(chǎn)生至少一中間時(shí)鐘脈沖信號(hào)；使該中間時(shí)鐘脈沖信號(hào)延遲以形成一數(shù)據(jù)選通信號(hào)；使該至少一中間時(shí)鐘脈沖信號(hào)延遲以形成一內(nèi)存時(shí)鐘脈沖信號(hào)；及使用該數(shù)據(jù)選通信號(hào)及該內(nèi)存時(shí)鐘脈沖信號(hào)，將該數(shù)據(jù)寫入該內(nèi)存中。
本發(fā)明還提供了一種用以將數(shù)據(jù)寫入內(nèi)存的電路，該電路包含一時(shí)鐘脈沖產(chǎn)生器，用以產(chǎn)生至少一時(shí)鐘脈沖信號(hào)；至少一時(shí)鐘脈沖樹緩沖器，用以自該時(shí)鐘脈沖信號(hào)產(chǎn)生至少一中間時(shí)鐘脈沖信號(hào)；第一延遲電路，用以自該中間時(shí)鐘脈沖信號(hào)產(chǎn)生一數(shù)據(jù)選通信號(hào)；及第二延遲電路，用以自該中間時(shí)鐘脈沖信號(hào)產(chǎn)生一內(nèi)存時(shí)鐘脈沖信號(hào)，其中該數(shù)據(jù)選通信號(hào)及該內(nèi)存時(shí)鐘脈沖信號(hào)是用以將該數(shù)據(jù)鎖入該內(nèi)存中。
本發(fā)明另一方面還提供了一種用以將數(shù)據(jù)寫入內(nèi)存的控制器電路，該控制器電路包含第一數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；第二數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；及一第一延遲電路，用以使該數(shù)據(jù)在該第一數(shù)據(jù)信道中延遲，以使該第一數(shù)據(jù)信道中的數(shù)據(jù)與在該第二數(shù)據(jù)信道中的數(shù)據(jù)不同時(shí)間鎖入該內(nèi)存中。
本發(fā)明還提供一種將數(shù)據(jù)寫入內(nèi)存的方法，該方法包含使該數(shù)據(jù)在一第一數(shù)據(jù)信道中延遲，以使該第一數(shù)據(jù)信道中的數(shù)據(jù)與在一第二數(shù)據(jù)信道中的數(shù)據(jù)不同時(shí)間鎖入該內(nèi)存中，其中該第一數(shù)據(jù)信道將該數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中，且該第二數(shù)據(jù)信道將該數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中。
本發(fā)明的另一方面還提供了一種使寫入數(shù)據(jù)在內(nèi)存的電路程序化的方法，該方法包含決定一內(nèi)存時(shí)鐘脈沖信號(hào)超前一數(shù)據(jù)參考信號(hào)的第一領(lǐng)先時(shí)間；決定一數(shù)據(jù)選通信號(hào)超前該數(shù)據(jù)參考信號(hào)的第二領(lǐng)先時(shí)間；及使該內(nèi)存時(shí)鐘脈沖信號(hào)延遲該第一領(lǐng)先時(shí)間且使該數(shù)據(jù)選通信號(hào)延遲該第二領(lǐng)先時(shí)間。
以下合并及構(gòu)成本發(fā)明一部分的附圖闡釋本發(fā)明的多個(gè)具體實(shí)施例，且配合說明書用以解釋本發(fā)明的理論。


圖1為控制器與內(nèi)存的連接方塊圖；圖2顯示將信號(hào)寫入內(nèi)存的工作波形圖；圖3為根據(jù)本發(fā)明一具體例的控制電路的電路圖；圖4為根據(jù)本發(fā)明使圖3電路程序化的方法的流程圖；圖5為本發(fā)明將信號(hào)寫入內(nèi)存的工作波形圖；圖6為根據(jù)本發(fā)明將信號(hào)寫入內(nèi)存的流程圖；及圖7為根據(jù)本發(fā)明另一實(shí)施例將信號(hào)寫入內(nèi)存的流程圖。其中，附圖標(biāo)記說明如下控制器102內(nèi)存104多工器302多工器304延遲電路308 時(shí)鐘脈沖樹緩沖器312時(shí)鐘脈沖樹緩沖器314 正反器316反相器318反相器320反相器322反相器324多工器326與門328遲延電路332 遲延電路334遲延電路336 相位檢測器340鎖相回路310
具體實(shí)施例方式
由下列實(shí)施例及附圖詳細(xì)說明本發(fā)明。盡可能地，全部附圖中使用相同組件符號(hào)代表相同或類似的組件。
圖3為根據(jù)本發(fā)明第一具體例的控制電路的電路圖。鎖相回路(phaselocked loop)310提供一時(shí)鐘脈沖信號(hào)CLK及另一時(shí)鐘脈沖信號(hào)CLKQ，其中時(shí)鐘脈沖信號(hào)CLKQ是超前或領(lǐng)先時(shí)鐘脈沖信號(hào)CLK達(dá)90度。時(shí)鐘脈沖信號(hào)CLK與CLKQ可自相同的基準(zhǔn)時(shí)鐘脈沖信號(hào)產(chǎn)生。在節(jié)點(diǎn)A處，時(shí)鐘脈沖信號(hào)CLK送經(jīng)時(shí)鐘脈沖樹緩沖器(clock tree buffer，CTS)312，形成信號(hào)CTS_CLK(未顯示)。信號(hào)CTS_CLK送經(jīng)反相器(inverter)322，形成與時(shí)鐘脈沖信號(hào)CTS_CLK呈180度互補(bǔ)的信號(hào)CTS_CLK～(未顯示)。在節(jié)點(diǎn)B處，時(shí)鐘脈沖信號(hào)CLKQ送經(jīng)時(shí)鐘脈沖樹緩沖器(CTS)314，形成信號(hào)CTS_CLKQ(未顯示)。信號(hào)CTS_CLKQ送經(jīng)反相器324，形成與時(shí)鐘脈沖信號(hào)CTS_CLKQ呈180°互補(bǔ)的信號(hào)CTS_CLKQ～(未顯示)。在圖3中，全部四信號(hào)CTS_CLK、CTS_CLKQ、CTS_CLK～及CTS_CLKQ～均送入多工器304中。
由使用二位可編程化輸入器(未顯示)，多工器304選擇四信號(hào)CTS_CLK、CTS_CLKQ、CTS_CLK～及CTS_CLKQ～中之一輸出至延遲電路308。多工器304提供“四分之一時(shí)鐘脈沖”選擇，即信號(hào)CTS_CLK的90°相位選擇。實(shí)際上，多工器304提供信號(hào)CTS_CLK多倍(例如零、一、二、三倍)四分之一周期延遲信號(hào)。延遲電路308可進(jìn)一步使信號(hào)延遲且可輸出內(nèi)存時(shí)鐘脈沖信號(hào)MCLK至內(nèi)存。換言之，延遲電路308提供四分之一時(shí)鐘脈沖選擇的微調(diào)效果。舉例來說，延遲電路308可提供具90°范圍的四位分辨率，以致于在多工器304四分之一時(shí)鐘脈沖選擇與可程序化的延遲電路308間，時(shí)鐘脈沖信號(hào)MCLK的相位可經(jīng)程序化而介于0°與360°間。
在節(jié)點(diǎn)A的信號(hào)CTS_CLK也借反相器318反相，形成輸入多工器302的第二CTS_CLK～。信號(hào)CTS_CLKQ也借反相器320反相，形成輸入多工器302的第二CTS_CLKQ～。由使用二位可程序化輸入器(未顯示)，多工器302選擇四信號(hào)CTS_CLK、CTS_CLKQ、CTS_CLK～及CTS_CLKQ～中之一輸出至與門(AND gate)328。以下進(jìn)一步說明與門328的目的。
多工器302提供“四分之一時(shí)鐘脈沖”選擇，即信號(hào)CTS_CLK的90°相位選擇。效果上，多工器302提供信號(hào)CTS_CLK多倍(例如零、一、二、三倍)四分之一周期延遲信號(hào)。與門328的輸出送經(jīng)延遲電路306。延遲電路306可使信號(hào)延遲且可輸出數(shù)據(jù)選通信號(hào)DQS。延遲電路306提供多工器302四分之一時(shí)鐘脈沖選擇的微調(diào)效果。舉例來說，延遲電路306可提供具90°范圍的四位分辨率，以致于在多工器302四分之一時(shí)鐘脈沖選擇與可程序化的延遲電路306間，數(shù)據(jù)選通信號(hào)DQS的相位可經(jīng)程序化而為介于0°與360°之間。
如圖2的波形圖所示，有時(shí)數(shù)據(jù)選通信號(hào)DQS不會(huì)于高低兩態(tài)間振蕩，例如當(dāng)沒有數(shù)據(jù)正寫入內(nèi)存104時(shí)。再請看圖3，與門328使得多工器302的輸出為出現(xiàn)于節(jié)點(diǎn)C的邏輯值的倍數(shù)。倘若在節(jié)點(diǎn)C的邏輯值為“0”，則與門328的輸出也為“0”，且選通信號(hào)DQS不會(huì)在高低兩態(tài)間振蕩。倘若在節(jié)點(diǎn)C的邏輯值為“1”，則與門328的輸出將隨著多工器302的輸出變動(dòng)，且選通信號(hào)DQS會(huì)在高低兩態(tài)間振蕩。在節(jié)點(diǎn)C的邏輯值由多工器326所選擇，為pre_dqs_mclk、pre_dqs_mclk#、pre_dqs_mclkq及pre_dqs_mclkq#中的其中之一。信號(hào)pre_dqs_mclk、pre_dqs_mclk#、pre_dqs_mclkq及pre_dqs_mclkq#決定數(shù)據(jù)選通信號(hào)DQS在執(zhí)行指令(例如寫入指令)后開始振蕩的時(shí)間。信號(hào)pre_dqs_mclkq超前信號(hào)pre_dqs_mclk90°(由CTS_CLK看)；信號(hào)pre_dqs_mclkq#落后信號(hào)pre_dqs_mclkq 180°(由CTS_CLK看)；信號(hào)pre_dqs_mclk#落后信號(hào)pre_dqs_mclk 180°(由CTS_CLK看)。
在圖3的具體例中，正反器316也使用信號(hào)CTS_CLK鎖住離開控制器電路的數(shù)據(jù)，作為數(shù)據(jù)信號(hào)PD。在此具體例中應(yīng)注意的是，數(shù)據(jù)信號(hào)PD為調(diào)整選通信號(hào)DQS及時(shí)鐘脈沖信號(hào)MCLK的有效的參考信號(hào)。
在本發(fā)明一具體例中，有多個(gè)數(shù)據(jù)信號(hào)，例如數(shù)據(jù)信號(hào)PD，其跨接于控制器102與內(nèi)存104間的多個(gè)數(shù)據(jù)信道。舉例來說，可有2、4、8、16、32或64個(gè)數(shù)據(jù)信道及數(shù)據(jù)信號(hào)。在此情形中，內(nèi)存104可同時(shí)地將許多數(shù)據(jù)信號(hào)鎖入內(nèi)存中。使一些數(shù)據(jù)信號(hào)(例如數(shù)據(jù)信號(hào)PD)延遲是合適的，以防止倘若每一數(shù)據(jù)信道具有相同相位時(shí)可能產(chǎn)生同步鎖住現(xiàn)象。使一些數(shù)據(jù)信道延遲(產(chǎn)生不同相位)可降低瞬間能耗，因?yàn)椴⒎撬星袚Q電流立刻自電源供應(yīng)器汲取。因此，在本具體例中，正反器316可使用經(jīng)延遲的信號(hào)CTS_CLK。當(dāng)使用二位輸入多工器330時(shí)，可由延遲電路332、由延遲電路332及334或由延遲電路332、334及336使CTS_CLK延遲零相位。舉例來說，延遲電路332、334及336的延遲時(shí)間值可為200微微秒(picoseconds)。
使用者可使圖3顯示的電路程序化，以使選通信號(hào)DQS及時(shí)鐘脈沖信號(hào)MCLK的上升及下降緣適當(dāng)?shù)嘏c數(shù)據(jù)信號(hào)PD一致。程序設(shè)計(jì)包含在多工器302、304、330及326中選擇適當(dāng)?shù)男盘?hào)，以及在延遲電路306及308中選擇延遲時(shí)間。在一具體例中，多工器302、304及326全部經(jīng)程序化為相同的四分之一時(shí)鐘脈沖選擇。舉例來說，多工器302及304可經(jīng)程序化選擇CTS_CLK，且多工器326可經(jīng)程序化選擇pre_dqs_mclk。在另一例子中，多工器302及304可經(jīng)程序化選擇CTS_CLK～，且多工器326可經(jīng)程序化選擇pre_dqs_mclk#。在另一例子中，多工器302及304可經(jīng)程序化選擇CTS_CLKQ，且多工器326可經(jīng)程序化選擇pre_dqs_mclkq。最后，多工器302及304可經(jīng)程序化選擇CTS_CLKQ～，且多工器326可經(jīng)程序化選擇pre_dqs_mclkq#。相位檢測器340用以檢測數(shù)據(jù)信號(hào)PD、選通信號(hào)DQS及時(shí)鐘脈沖信號(hào)MCLK間的相位。
圖4為本發(fā)明中圖3電路所執(zhí)行動(dòng)作的方法流程圖。在此具體例中，數(shù)據(jù)信號(hào)PD用做參考時(shí)鐘脈沖。倘若時(shí)鐘脈沖信號(hào)MCLK及選通信號(hào)DQS的上升緣超前數(shù)據(jù)信號(hào)PD為時(shí)鐘脈沖周期Tck的0.75至1倍(步驟402)，則將延遲時(shí)間(Tdelay)設(shè)定為0.75Tck(步驟420)。倘若時(shí)鐘脈沖信號(hào)MCLK及選通信號(hào)DQS的上升緣超前數(shù)據(jù)信號(hào)PD為時(shí)鐘脈沖周期Tck的0.5至0.75倍(步驟404)，則將延遲時(shí)間Tdelay設(shè)定為0.5Tck(步驟418)。倘若時(shí)鐘脈沖信號(hào)MCLK及選通信號(hào)DQS的上升緣超前數(shù)據(jù)信號(hào)PD為時(shí)鐘脈沖周期Tck的0.25至0.5倍(步驟406)，則將延遲時(shí)間Tdelay設(shè)定為0.25Tck(步驟422)。倘若時(shí)鐘脈沖信號(hào)MCLK及選通信號(hào)DQS的上升緣超前數(shù)據(jù)信號(hào)PD為時(shí)鐘脈沖周期Tck的0至0.25倍(步驟408)，則將延遲時(shí)間Tdelay設(shè)定為0 Tck(步驟410)。在本具體例中，延遲時(shí)間Tdelay決定是否在多工器302及304中選擇CTS_CLK、CTS_CLKQ、CTS_CLK～或CTS_CLKQ～以及是否在多工器326中選擇pre_dqs_mclk、pre_dqs_mclk#、pre_dqs_mclkq及pre_dqs_mclkq#。在多工器302、304及326中選擇信號(hào)后，接著使用延遲電路306及308調(diào)整延遲時(shí)間(步驟416)。
表I顯示根據(jù)本發(fā)明可程序化的延遲電路(例如圖3的延遲電路306及308)的延遲表。表I的第一欄列出不同的四位選擇。第二欄列出通過延遲電路(針對特殊延遲選擇)信號(hào)的上升緣的最長的延遲時(shí)間。第三欄列出通過延遲電路(針對特殊延遲選擇)信號(hào)的上升緣的最短的延遲時(shí)間。第四欄列出通過延遲電路(針對特殊延遲選擇)信號(hào)的下降緣的最長的延遲時(shí)間。第五欄列出通過延遲電路(針對特殊延遲選擇)信號(hào)的下降緣的最短的延遲時(shí)間。在另一具體例中，延遲電路具固定的延遲時(shí)間且不可程序化。
表I可程序化的延遲時(shí)間

圖5為根據(jù)本發(fā)明的信號(hào)波形圖。如以上所述，時(shí)鐘脈沖信號(hào)MCLK、指令信號(hào)CMD、數(shù)據(jù)選通信號(hào)DQS及數(shù)據(jù)信號(hào)PD自控制器102傳送至內(nèi)存104。在圖5中，類似圖2的實(shí)例，指令信號(hào)CMD是在信號(hào)MCLK的上升緣發(fā)出寫入指令。在一具體例中，數(shù)據(jù)選通信號(hào)DQS的上升或下降緣經(jīng)安排為使得其可正確地將數(shù)據(jù)信號(hào)PD鎖入內(nèi)存104中。
圖5中所示的信號(hào)CTS_CLK為圖3節(jié)點(diǎn)A處出現(xiàn)的信號(hào)。圖5中所示的信號(hào)CTS_CLKQ為圖3節(jié)點(diǎn)B處出現(xiàn)的信號(hào)。信號(hào)CTS_CLKQ～是在圖3反相器320及324后出現(xiàn)。
圖5顯示當(dāng)多工器326選擇信號(hào)pre_dqs_mclk時(shí)，在節(jié)點(diǎn)E處出現(xiàn)的信號(hào)PRE_DQS_MCLK。信號(hào)PRE_DQS_MCLK為多工器302與節(jié)點(diǎn)C的輸出的乘積。信號(hào)PRE_DQS_MCLKQ在多工器326選擇信號(hào)pre_dqs_mclkq時(shí)出現(xiàn)于節(jié)點(diǎn)E處。信號(hào)PRE_DQS_MCLKQ為多工器302與節(jié)點(diǎn)C的輸出的乘積。信號(hào)PRE_DQS_MCLK#(未顯示于圖5中)在多工器326選擇信號(hào)pre_dqs_mclk#(未顯示于圖5中)時(shí)出現(xiàn)于節(jié)點(diǎn)E處。信號(hào)PRE_DQS_MCLK#為多工器302與節(jié)點(diǎn)C的輸出的乘積。最后，信號(hào)PRE_DQS_MCLKQ#在多工器326選擇信號(hào)pre_dqs_mclkq#時(shí)出現(xiàn)于節(jié)點(diǎn)E處。信號(hào)PRE_DQS_MCLKQ#為多工器302與節(jié)點(diǎn)C的輸出的乘積。
圖6為根據(jù)本發(fā)明將數(shù)據(jù)寫入內(nèi)存的方法的流程圖。根據(jù)本發(fā)明的方法及系統(tǒng)包含產(chǎn)生至少一時(shí)鐘脈沖信號(hào)(步驟602)，例如圖3中所示的CLK或CLKQ。接著，使用時(shí)鐘脈沖樹緩沖器，此方法及系統(tǒng)可自該時(shí)鐘脈沖信號(hào)產(chǎn)生至少一中間時(shí)鐘脈沖信號(hào)(步驟604)，例如CTS_CLK或CTS_CLKQ。接著，此方法及系統(tǒng)可使該至少一中間時(shí)鐘脈沖信號(hào)延遲，以形成數(shù)據(jù)選通信號(hào)(步驟606)，例如數(shù)據(jù)選通信號(hào)DQS。根據(jù)本發(fā)明的方法及系統(tǒng)接著也可使該至少一中間時(shí)鐘脈沖信號(hào)延遲，以形成內(nèi)存時(shí)鐘脈沖信號(hào)(步驟608)，例如信號(hào)MCLK。最后，此方法及系統(tǒng)使用數(shù)據(jù)選通信號(hào)及內(nèi)存時(shí)鐘脈沖信號(hào)，將數(shù)據(jù)寫入內(nèi)存中(步驟610)。
圖7為根據(jù)本發(fā)明將數(shù)據(jù)寫入內(nèi)存的方法的流程圖。根據(jù)本發(fā)明的方法及系統(tǒng)包含產(chǎn)生至少二時(shí)鐘脈沖信號(hào)(步驟702)，例如圖3中所示的CLK及CLKQ，且此二時(shí)鐘脈沖信號(hào)可具有部分時(shí)鐘脈沖的特定相位偏移，例如四分之一時(shí)鐘脈沖。接著，使用時(shí)鐘脈沖樹緩沖器，此方法及系統(tǒng)可自此二時(shí)鐘脈沖信號(hào)產(chǎn)生多個(gè)中間時(shí)鐘脈沖信號(hào)(步驟704)，例如信號(hào)CTS_CLK、CTS_CLK～、CTS_CLKQ及CTS_CLKQ～。接著，此方法及系統(tǒng)可使該多個(gè)中間時(shí)鐘脈沖信號(hào)延遲，以形成數(shù)據(jù)選通信號(hào)(步驟706)，例如數(shù)據(jù)選通信號(hào)DQS。根據(jù)本發(fā)明的方法及系統(tǒng)接著也可使該多個(gè)中間時(shí)鐘脈沖信號(hào)延遲，以形成內(nèi)存時(shí)鐘脈沖信號(hào)(步驟708)，例如信號(hào)MCLK。根據(jù)本發(fā)明的方法及系統(tǒng)接著也可使該多個(gè)中間時(shí)鐘脈沖信號(hào)中至少一個(gè)延遲，以形成延遲的數(shù)據(jù)時(shí)鐘脈沖信號(hào)以鎖住數(shù)據(jù)信道的數(shù)據(jù)信號(hào)(步驟710)，例如數(shù)據(jù)信號(hào)PD。最后，此方法及系統(tǒng)是使用數(shù)據(jù)選通信號(hào)及內(nèi)存時(shí)鐘脈沖信號(hào)，將數(shù)據(jù)寫入內(nèi)存中(步驟712)。
本發(fā)明的其它具體例由本發(fā)明揭示的說明書及實(shí)施例，本技術(shù)領(lǐng)域的普通技術(shù)人員當(dāng)可明白。內(nèi)存(例如內(nèi)存104)可包含單一內(nèi)存芯片或超過一個(gè)以上的內(nèi)存芯片。再者，控制器102及內(nèi)存104可為分開的芯片或可位于同一芯片上。此外，舉例來說，四分之一時(shí)鐘脈沖選擇可為除了四分之一以外的時(shí)鐘脈沖信號(hào)部分周期選擇。
權(quán)利要求
1.一種用以將數(shù)據(jù)寫入內(nèi)存的控制器電路，其特征在于，該控制器電路包含第一數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；第二數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；及一第一延遲電路，用以使該數(shù)據(jù)在該第一數(shù)據(jù)信道中延遲，以使該第一數(shù)據(jù)信道中的數(shù)據(jù)與在該第二數(shù)據(jù)信道中的數(shù)據(jù)不同時(shí)間鎖入該內(nèi)存中。
2.如權(quán)利要求1所述的電路，其特征在于，還包含一用以產(chǎn)生一數(shù)據(jù)選通信號(hào)的第二延遲電路及一用以產(chǎn)生一內(nèi)存時(shí)鐘脈沖信號(hào)的第三延遲電路，其中該數(shù)據(jù)選通信號(hào)及該內(nèi)存時(shí)鐘脈沖信號(hào)用以將該數(shù)據(jù)鎖入該內(nèi)存中。
3.如權(quán)利要求2所述的電路，其特征在于，該第一延遲電路還包含一第一選擇電路，用以選擇多個(gè)具不同相位的數(shù)據(jù)時(shí)鐘脈沖信號(hào)作為供鎖入該數(shù)據(jù)于內(nèi)存中的輸入時(shí)鐘脈沖信號(hào)。
4.如權(quán)利要求2所述的電路，其特征在于，該第一延遲電路還包含一第二選擇電路，用以選擇多個(gè)經(jīng)相位偏移的信號(hào)中至少之一作為其輸出信號(hào)。
5.如權(quán)利要求2所述的電路，其特征在于，該第二延遲電路還包含一第三選擇電路，用以選擇多個(gè)經(jīng)相位偏移的信號(hào)中至少之一作為其輸出信號(hào)。
6.一種將數(shù)據(jù)寫入內(nèi)存的方法，其特征在于，該方法包含使該數(shù)據(jù)在一第一數(shù)據(jù)信道中延遲，以使該第一數(shù)據(jù)信道中的數(shù)據(jù)與在一第二數(shù)據(jù)信道中的數(shù)據(jù)不同時(shí)間鎖入該內(nèi)存中，其中該第一數(shù)據(jù)信道將該數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中，且該第二數(shù)據(jù)信道將該數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中。
7.如權(quán)利要求6所述的方法，其特征在于，還包含由一第一延遲電路產(chǎn)生一數(shù)據(jù)選通信號(hào)以及由一第二延遲電路產(chǎn)生一內(nèi)存時(shí)鐘脈沖信號(hào)，其中該數(shù)據(jù)選通信號(hào)及該內(nèi)存時(shí)鐘脈沖信號(hào)用以將該數(shù)據(jù)鎖入該內(nèi)存中。
8.如權(quán)利要求6所述的方法，其特征在于，使該數(shù)據(jù)在該第一數(shù)據(jù)信道中延遲的步驟還包含選擇多個(gè)具不同相位的數(shù)據(jù)時(shí)鐘脈沖信號(hào)作為供鎖入該數(shù)據(jù)于內(nèi)存中的輸入時(shí)鐘脈沖信號(hào)。
9.一種使寫入數(shù)據(jù)在內(nèi)存的電路程序化的方法，其特征在于，該方法包含決定一內(nèi)存時(shí)鐘脈沖信號(hào)超前一數(shù)據(jù)參考信號(hào)的第一領(lǐng)先時(shí)間；決定一數(shù)據(jù)選通信號(hào)超前該數(shù)據(jù)參考信號(hào)的第二領(lǐng)先時(shí)間；及使該內(nèi)存時(shí)鐘脈沖信號(hào)延遲該第一領(lǐng)先時(shí)間且使該數(shù)據(jù)選通信號(hào)延遲該第二領(lǐng)先時(shí)間。
10.如權(quán)利要求9所述的方法，其特征在于，決定該第一領(lǐng)先時(shí)間的步驟包含決定該內(nèi)存時(shí)鐘脈沖信號(hào)部分周期的倍數(shù)以及使該內(nèi)存時(shí)鐘脈沖信號(hào)延遲該部分周期的倍數(shù)。
11.如權(quán)利要求10所述的方法，其特征在于，該部分周期為四分之一周期。
12.如權(quán)利要求9所述的方法，其特征在于，決定該第二領(lǐng)先時(shí)間的步驟包含決定該數(shù)據(jù)選通信號(hào)部分周期的倍數(shù)以及使該數(shù)據(jù)選通信號(hào)延遲該部分周期的倍數(shù)。
13.如權(quán)利要求12所述的方法，其特征在于，該部分周期為四分之一周期。
14.如權(quán)利要求9所述的方法，其特征在于，還包含產(chǎn)生一時(shí)鐘脈沖信號(hào)；使用一時(shí)鐘脈沖樹緩沖器，自該時(shí)鐘脈沖信號(hào)產(chǎn)生一中間時(shí)鐘脈沖信號(hào)；使該中間時(shí)鐘脈沖信號(hào)延遲以形成該數(shù)據(jù)選通信號(hào)；及使用該數(shù)據(jù)選通信號(hào)及該內(nèi)存時(shí)鐘脈沖信號(hào)，將該數(shù)據(jù)寫入該內(nèi)存中。
15.如權(quán)利要求14所述的方法，其特征在于，還包含使該中間時(shí)鐘脈沖信號(hào)延遲以形成該內(nèi)存時(shí)鐘脈沖信號(hào)。
全文摘要
本發(fā)明涉及一種將數(shù)據(jù)寫入內(nèi)存的方法及控制器電路。該控制器電路包含第一數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；第二數(shù)據(jù)信道，用以將數(shù)據(jù)自該控制器電路運(yùn)送至該內(nèi)存中；及一第一延遲電路，用以使該數(shù)據(jù)在該第一數(shù)據(jù)信道中延遲，以使該第一數(shù)據(jù)信道中的數(shù)據(jù)與在該第二數(shù)據(jù)信道中的數(shù)據(jù)不同時(shí)間鎖入該內(nèi)存中。該方法和控制器電路可以使該中間時(shí)鐘脈沖信號(hào)延遲以形成該內(nèi)存時(shí)鐘脈沖信號(hào)。
文檔編號(hào)G06F12/00GK1734661SQ20051008604
公開日2006年2月15日 申請日期2003年4月2日 優(yōu)先權(quán)日2002年4月2日
發(fā)明者洪成冠, 路克·彼森 申請人:英屬蓋曼群島商旭上繪圖股份有限公司