專利名稱：：應(yīng)用于計(jì)算機(jī)系統(tǒng)中的核心邏輯芯片的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種核心邏輯芯片，尤其涉及一種應(yīng)用于一計(jì)算機(jī)系統(tǒng)上的核心邏輯芯片。
背景技術(shù)：
：請參見圖1，為常用計(jì)算機(jī)系統(tǒng)內(nèi)中央處理器的中斷控制架構(gòu)示意圖，當(dāng)外圍裝置11對南橋芯片(SouthBridge)12發(fā)出一外部中斷信號后，該外部中斷信號會送至南橋芯片12內(nèi)部的可編程中斷控制器(ProgrammableInterruptController，簡稱PIC)121，該可編程中斷控制器121收到該外部中斷信號后，便會通過中斷信號接腳(INTR)來通知中央處理器(CPU)13有外部中斷信號產(chǎn)生，當(dāng)中央處理器13收到通知后，便再向可編程中斷控制器121讀取關(guān)于該外部中斷信號的中斷向量(interruptvector)數(shù)據(jù)，不同的中斷向量使得中央處理器13可通過北橋芯片14到系統(tǒng)內(nèi)存10中不同地址中讀取不同的服務(wù)例程(serviceroutine)來執(zhí)行不同的動作。而由于該可編程中斷控制器121僅通過一中斷信號接腳(INTR)來通知中央處理器(CPU)13，因此中央處理器13需要再通過額外程序來向中斷控制器121進(jìn)行讀取向量值的動作，導(dǎo)致過程較為繁復(fù)。而這種中斷控制方式除了較舊的計(jì)算機(jī)系統(tǒng)使用外，現(xiàn)今計(jì)算機(jī)系統(tǒng)在開機(jī)的時候，而當(dāng)操作系統(tǒng)尚未加載完成前也是維持著這樣的控制模式，這也就是俗稱的可編程中斷控制器模式(PICmode)。而將輸入輸出先進(jìn)可編程中斷控制器(I/OAdvancedProgrammableInterruptController，簡稱I/OAPIC)技術(shù)應(yīng)用于計(jì)算機(jī)系統(tǒng)之后，其架構(gòu)可參見圖2所示的為用輸入輸出先進(jìn)可編程中斷控制技術(shù)的計(jì)算機(jī)系統(tǒng)的中斷控制架構(gòu)示意圖，計(jì)算機(jī)系統(tǒng)開機(jī)時依然是使用可編程中斷控制器221作為中斷控制組件，當(dāng)操作系統(tǒng)加載時，便會將一輸入輸出先進(jìn)可編程中斷控制器222中的一重新導(dǎo)向表(redirectiontable)內(nèi)容予以設(shè)定(通常設(shè)定成如圖所示的24個項(xiàng)目(entry)entry0至entry23，而每個項(xiàng)目具有64位)。而當(dāng)操作系統(tǒng)加載完成之后，取得主控權(quán)的操作系統(tǒng)便可響應(yīng)外部中斷信號的產(chǎn)生，利用該輸入輸出先進(jìn)可編程中斷控制器222通過一總線24來傳送某一個項(xiàng)目(entry)至中央處理器23，而所送出的項(xiàng)目(entry)內(nèi)容中已同時具有中斷向量(通常是第0位至第7位)的信息，如此將可降低中央處理器23與南橋芯片22的中斷控制信號來回傳遞的次數(shù)與流量，使得系統(tǒng)整體的處理速度提升。而這個架構(gòu)下的中斷控制動作再詳述如下為當(dāng)操作系統(tǒng)加載完成后，可編程中斷控制器221將被禁能，中斷信號接腳(INTR)上將不再產(chǎn)生信號，而是由內(nèi)容已設(shè)定完成的輸入輸出先進(jìn)可編程中斷控制器222來接手進(jìn)行中斷控制，當(dāng)外圍裝置21對南橋芯片22發(fā)出一外部中斷信號后，該輸入輸出先進(jìn)可編程中斷控制器222便可響應(yīng)該外部中斷信號的觸發(fā)而利用總線24直接傳送一個相對應(yīng)該外部中斷信號的項(xiàng)目(entry)數(shù)據(jù)封包至中央處理器23，而項(xiàng)目(entry)內(nèi)容中所具有的中斷向量(通常是第0位至第7位)便可使中央處理器23通過北橋芯片24到系統(tǒng)內(nèi)存20中不同地址中讀取不同的服務(wù)例程(serviceroutine)來執(zhí)行不同的動作。而這就是俗稱的先進(jìn)可編程中斷控制模式(APICmode)。另外，在多重處理器規(guī)范第1.4版(MultiProcessorSpecificationV1.4)中，設(shè)計(jì)者又導(dǎo)入一虛擬線路模式(Virtualwiremode)，相關(guān)示意圖請參見圖3。此虛擬線路模式(Virtualwiremode)可在基本輸入輸出系統(tǒng)(BIOS)中進(jìn)行設(shè)定，然后運(yùn)行在操作系統(tǒng)尚未加載完成前。由于有部份的中央處理器33已把中斷信號接腳(INTR)省略，因此可編程中斷控制器(PIC)321在可編程中斷控制器模式(PICmode)中便無法直接利用其中斷信號接腳(INTR)來傳送中斷信號給中央處理器33。而此上述虛擬線路模式便可用以取代可編程中斷控制器模式(PICmode)來解決中央處理器33的中斷信號接腳(INTR)被省略的問題，其作法主要是將先進(jìn)可編程中斷控制器322內(nèi)容中的entry0中的第8位至第10位固定設(shè)為111，其架構(gòu)可參見圖3所示的虛擬線路模式中斷控制架構(gòu)示意圖。而當(dāng)操作系統(tǒng)尚未完成加載前，輸入輸出先進(jìn)可編程中斷控制器322的entry0的第8位至第10位已被固定設(shè)為111，所以當(dāng)外圍裝置(device)31所發(fā)出的該中斷信號送至南橋芯片32內(nèi)部的可編程中斷控制器(PIC)321，該可編程中斷控制器321收到該中斷信號后會通過本身的中斷信號接腳(INTR)來通知輸入輸出先進(jìn)可編程中斷控制器322可利用總線34送出entry0至中央處理器33時，但由于第8位至第10位固定設(shè)為111，因此當(dāng)中央處理器33發(fā)現(xiàn)entry0的第8位至第10位為111時，便會忽略第0位至第7位的中斷向量，而直接去可編程中斷控制器321中讀取正確的中斷向量(interruptvector)的數(shù)據(jù)。如此便可解決中央處理器33的中斷信號接腳(INTR)被省略的問題。而當(dāng)操作系統(tǒng)完成加載后，系統(tǒng)便可轉(zhuǎn)為先進(jìn)可編程中斷控制模式(APICmode)，此時可編程中斷控制器321將被禁能，其上的中斷信號接腳(INTR)上將不再產(chǎn)生信號，而由內(nèi)容已設(shè)定完成的輸入輸出先進(jìn)可編程中斷控制器322來進(jìn)行中斷控制。于是當(dāng)外圍裝置31對南橋芯片32發(fā)出一外部中斷信號后，該外部中斷信號將觸發(fā)該先進(jìn)可編程中斷控制器322，使得輸入輸出先進(jìn)可編程中斷控制器322可利用總線34送某一個項(xiàng)目(entry)至中央處理器33，而項(xiàng)目(entry)內(nèi)容中所具有的中斷向量(通常是第0位至第7位)便可使中央處理器33直接到系統(tǒng)內(nèi)存30中不同地址中讀取不同的服務(wù)例程(serviceroutine)來執(zhí)行不同的動作。只不過entry0的第8位至第10位需被一直保持為111，所以無法在先進(jìn)可編程中斷控制模式(APICmode)中被運(yùn)用，使得只剩下entry1至entry23可被運(yùn)用。但是，有部份的操作系統(tǒng)(例如Novell公司的Netware5.1版與6.0版)，在加載過程中發(fā)現(xiàn)系統(tǒng)具有輸入輸出先進(jìn)可編程中斷控制器(I/OAPIC)，便會自動將其進(jìn)行初始化動作，而其中重新導(dǎo)向表(redirectiontable)的全部內(nèi)容將被清除，導(dǎo)致entry0的第8位至第10位無法一直保持為111，使得以虛擬線路模式來解決中央處理器33的中斷信號接腳(INTR)被省略的問題機(jī)制被破壞，所以當(dāng)此時有中斷信號產(chǎn)生時，中央處理器33將無法被告知而導(dǎo)致中斷控制發(fā)生問題而產(chǎn)生系統(tǒng)當(dāng)機(jī)的狀態(tài)。而如何解決上述因固件或軟件不當(dāng)?shù)匕演斎胼敵鱿冗M(jìn)可編程中斷控制器(I/OAPIC)進(jìn)行初始化動作后所造成的中斷控制問題，使得計(jì)算機(jī)系統(tǒng)有較高的中斷控制可信賴度，為發(fā)展本發(fā)明的主要目的。
發(fā)明內(nèi)容本發(fā)明的主要目的，本發(fā)明提供一種核心邏輯芯片，應(yīng)用于一計(jì)算機(jī)系統(tǒng)中，該計(jì)算機(jī)系統(tǒng)具有一中央處理器與一外圍裝置，該核心邏輯芯片包含一可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)尚未加載完成時，可響應(yīng)該外圍裝置所發(fā)出的一外部中斷信號而通過一中斷信號接腳發(fā)出一控制信號；一輸入輸出先進(jìn)可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)加載完成且該可編程中斷控制器被禁能時，可響應(yīng)該外圍裝置所發(fā)出的該外部中斷信號而發(fā)出具有中斷向量內(nèi)容的一中斷控制封包至該中央處理器；以及一虛擬接線功能塊，電連接于該可編程中斷控制器的該中斷信號接腳，其響應(yīng)該控制信號的觸發(fā)而發(fā)出一虛擬接線中斷控制封包至該中央處理器，該虛擬接線中斷控制封包中具有使該中央處理器忽略該封包內(nèi)中斷向量內(nèi)容的信息。根據(jù)上述構(gòu)想，本發(fā)明所述的核心邏輯芯片，其中該可編程中斷控制器被禁能時，該中斷信號接腳便停止發(fā)出該控制信號。根據(jù)上述構(gòu)想，本發(fā)明所述的核心邏輯芯片，其中該輸入輸出先進(jìn)可編程中斷控制器具有內(nèi)容可由該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)設(shè)定的一重新導(dǎo)向表，該重新導(dǎo)向表包含有具有不同中斷向量內(nèi)容的多個中斷控制封包數(shù)據(jù)。根據(jù)上述構(gòu)想，本發(fā)明所述的核心邏輯芯片，其中該虛擬接線功能塊中系儲存有該虛擬接線中斷控制封包的內(nèi)容，且該內(nèi)容不會被該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)清除。根據(jù)上述構(gòu)想，本發(fā)明所述的核心邏輯芯片，其中使該中央處理器忽略該封包內(nèi)中斷向量內(nèi)容的信息為將64位數(shù)據(jù)中的第8位至第10位固定設(shè)為111，而中斷向量內(nèi)容為第0位至第7位。根據(jù)上述構(gòu)想，本發(fā)明所述的核心邏輯芯片，其中該可編程中斷控制器的中斷信號接腳電連接至該輸入輸出先進(jìn)可編程中斷控制器中一重新導(dǎo)向表的一項(xiàng)目，而該核心邏輯芯片還包含一多任務(wù)器，其輸入端分別電連接至該虛擬接線功能塊與該輸入輸出先進(jìn)可編程中斷控制器，并受一選擇信號的控制而將該虛擬接線功能塊與該輸入輸出先進(jìn)可編程中斷控制器的輸出封包擇一輸出。圖1為常用計(jì)算機(jī)系統(tǒng)內(nèi)中央處理器的中斷控制架構(gòu)示意圖。圖2為常用計(jì)算機(jī)系統(tǒng)內(nèi)用輸入輸出先進(jìn)可編程中斷控制技術(shù)的計(jì)算機(jī)系統(tǒng)的中斷控制架構(gòu)示意圖。圖3為常用計(jì)算機(jī)系統(tǒng)內(nèi)虛擬線路模式的中斷控制架構(gòu)示意圖。圖4為本發(fā)明為改善上述常用手段缺陷所發(fā)展出來的核心邏輯芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的較佳實(shí)施例功能方框示意圖。圖5為本發(fā)明為改善上述常用手段缺陷所發(fā)展出來的核心邏輯芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的另一較佳實(shí)施例功能方框示意圖。其中，附圖標(biāo)記說明如下11外圍裝置12南橋芯片121可編程中斷控制器13中央處理器14北橋芯片10系統(tǒng)內(nèi)存221可編程中斷控制器222輸入輸出先進(jìn)可編程中斷控制器24總線23中央處理器22南橋芯片21外圍裝置24北橋芯片20系統(tǒng)內(nèi)存33中央處理器321可編程中斷控制器34總線322輸入輸出先進(jìn)可編程中斷控制器31外圍裝置32南橋芯片40中央處理器41外圍裝置42核心邏輯芯片420北橋芯片421南橋芯片422前端總線4210可編程中斷控制器4212虛擬接線功能塊4211輸入輸出先進(jìn)可編程中斷控制器43總線44系統(tǒng)內(nèi)存5213多任務(wù)器50中央處理器51外圍裝置52核心邏輯芯片520北橋芯片521南橋芯片522前端總線5210可編程中斷控制器5212虛擬接線功能塊5211輸入輸出先進(jìn)可編程中斷控制器53總線54系統(tǒng)內(nèi)存具體實(shí)施方式請參見圖1，其本發(fā)明為改善上述常用手段缺陷所發(fā)展出來的核心邏輯芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的較佳實(shí)施例功能方框示意圖，首先，該計(jì)算機(jī)系統(tǒng)具有一中央處理器40與一外圍裝置41，而該核心邏輯芯片42主要由一北橋芯片420與一南橋芯片421所組成，北橋芯片420通過一前端總線422與中央處理器40連結(jié)，而南橋芯片421中包含有一可編程中斷控制器4210、一輸入輸出先進(jìn)可編程中斷控制器4211以及一虛擬接線功能塊4212。而該可編程中斷控制器4210電連接于該外圍裝置41，其主要功能在于系當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)尚未加載完成時，可響應(yīng)該外圍裝置41所發(fā)出的一外部中斷信號而通過一中斷信號接腳(INTR)發(fā)出一控制信號。而中斷信號接腳(INTR)電連接至虛擬接線功能塊4212，該虛擬接線功能塊4212儲存有一虛擬接線中斷控制封包的內(nèi)容，以目前常用的格式為例，其長度為64位，而第8位至第10位為111，而由于虛擬接線功能塊4212不在輸入輸出先進(jìn)可編程中斷控制器4211之中，所以內(nèi)容不會被軟件或固件不小心清除。所以在虛擬線路模式中，當(dāng)操作系統(tǒng)尚未完成加載前，而外圍裝置(device)31所發(fā)出一外部中斷信號時，虛擬接線功能塊4212將受可編程中斷控制器(PIC)4210的中斷信號接腳(INTR)上的控制信號所觸發(fā)，進(jìn)而把虛擬接線中斷控制封包由總線43(通常會是中斷控制器通訊(InterruptControllerCommunication)總線，簡稱ICC-Bus，若中央處理器40也把ICC-Bus的接腳省略時，則改用前端總線422)送出。如此便可同時解決中央處理器40的中斷信號接腳(INTR)被省略與輸入輸出先進(jìn)可編程中斷控制器4211被操作系統(tǒng)等軟件不當(dāng)清除的問題。至于當(dāng)操作系統(tǒng)加載完成后，系統(tǒng)便進(jìn)入先進(jìn)可編程中斷控制模式(APICmode)，此時可編程中斷控制器4210將被禁能，中斷信號接腳(INTR)上將不再產(chǎn)生信號，而是由內(nèi)容已設(shè)定完成的輸入輸出先進(jìn)可編程中斷控制器4211來接手進(jìn)行中斷控制，當(dāng)外圍裝置41對南橋芯片421發(fā)出外部中斷信號后，該輸入輸出先進(jìn)可編程中斷控制器4211便可響應(yīng)該外部中斷信號的觸發(fā)而利用總線43直接傳送一個在重新導(dǎo)向表(redirectiontable)中相對應(yīng)該外部中斷信號的項(xiàng)目(entry)數(shù)據(jù)封包至中央處理器40，而項(xiàng)目(entry)內(nèi)容中所具有的中斷向量(通常是第0位至第7位)便可使中央處理器40直接到系統(tǒng)內(nèi)存44中不同地址中讀取不同的服務(wù)例程(serviceroutine)來執(zhí)行不同的動作。請?jiān)賲⒁妶D5，其是本發(fā)明為改善上述常用手段缺陷所發(fā)展出來的核心邏輯芯片應(yīng)用于計(jì)算機(jī)系統(tǒng)中的另一較佳實(shí)施例功能方框示意圖，同樣，該計(jì)算機(jī)系統(tǒng)具有一中央處理器50與一外圍裝置51，而該核心邏輯芯片52主要由一北橋芯片520與一南橋芯片521所組成，北橋芯片520通過一前端總線522與中央處理器50連結(jié)，而南橋芯片521中包含有一可編程中斷控制器5210、一輸入輸出先進(jìn)可編程中斷控制器5211、一虛擬接線功能塊5212以及一多任務(wù)器5213。為了保持應(yīng)用上的彈性，本實(shí)施例多增設(shè)一多任務(wù)器5213，其主要功能在于讓使用者有改變信號傳送路徑的彈性。通過選擇信號的改變(選擇信號的高低電平可在基本輸出輸入系統(tǒng)(BIOS)中進(jìn)行設(shè)定)，多任務(wù)器5213可選擇傳送輸入輸出先進(jìn)可編程中斷控制器5211或虛擬接線功能塊5212的封包內(nèi)容輸出。詳言之，在可編程中斷控制模式(PICmode)中，當(dāng)系統(tǒng)上的所運(yùn)行的操作系統(tǒng)并不會不當(dāng)清除輸入輸出先進(jìn)可編程中斷控制器5211中的重新導(dǎo)向表時，則多任務(wù)器5213便可選擇輸入輸出先進(jìn)可編程中斷控制器5211內(nèi)的封包來輸出，而該可編程中斷控制器4210電連接于該外圍裝置41，而當(dāng)系統(tǒng)上的所運(yùn)行的操作系統(tǒng)并會不當(dāng)清除輸入輸出先進(jìn)可編程中斷控制器5211中的重新導(dǎo)向表而導(dǎo)致當(dāng)機(jī)時，則多任務(wù)器5213便可受控選擇虛擬接線功能方框5212內(nèi)的封包來輸出。綜上所述，本發(fā)明技術(shù)手段可有效改善常用手段的缺陷，進(jìn)而降低計(jì)算機(jī)系統(tǒng)因中斷控制不良而當(dāng)機(jī)的問題，徹底達(dá)成發(fā)展本發(fā)明的主要目的。但以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請專利范圍，而本發(fā)明技術(shù)思想可廣泛地被應(yīng)用于具有中斷控制機(jī)制的計(jì)算機(jī)系統(tǒng)上，因此凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含本發(fā)明專利保護(hù)范圍內(nèi)。權(quán)利要求1.一種核心邏輯芯片，應(yīng)用于一計(jì)算機(jī)系統(tǒng)中，該計(jì)算機(jī)系統(tǒng)具有一中央處理器與一外圍裝置，該核心邏輯芯片包含一可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)尚未加載完成時，可響應(yīng)該外圍裝置所發(fā)出的一外部中斷信號而通過一中斷信號接腳發(fā)出一控制信號；一輸入輸出先進(jìn)可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)加載完成且該可編程中斷控制器被禁能時，可響應(yīng)該外圍裝置所發(fā)出的該外部中斷信號而發(fā)出具有中斷向量內(nèi)容的一中斷控制封包至該中央處理器；以及一虛擬接線功能塊，電連接于該可編程中斷控制器的該中斷信號接腳，其響應(yīng)該控制信號的觸發(fā)而發(fā)出一虛擬接線中斷控制封包至該中央處理器，該虛擬接線中斷控制封包中具有使該中央處理器忽略該封包內(nèi)中斷向量內(nèi)容的信息。2.根據(jù)權(quán)利要求1所述的核心邏輯芯片，其中該可編程中斷控制器被禁能時，該中斷信號接腳便停止發(fā)出該控制信號。3.根據(jù)權(quán)利要求1所述的核心邏輯芯片，其中該輸入輸出先進(jìn)可編程中斷控制器具有內(nèi)容可由該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)設(shè)定的一重新導(dǎo)向表，該重新導(dǎo)向表包含有具有不同中斷向量內(nèi)容的多個中斷控制封包數(shù)據(jù)。4.根據(jù)權(quán)利要求1所述的核心邏輯芯片，其中該虛擬接線功能塊中儲存有該虛擬接線中斷控制封包的內(nèi)容，且該內(nèi)容不會被該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)清除。5.根據(jù)權(quán)利要求1所述的核心邏輯芯片，其中使該中央處理器忽略該封包內(nèi)中斷向量內(nèi)容的信息為將64位數(shù)據(jù)中的第8位至第10位固定設(shè)為111，而中斷向量內(nèi)容為第0位至第7位。6.根據(jù)權(quán)利要求1所述的核心邏輯芯片，其中該可編程中斷控制器的中斷信號接腳電連接至該輸入輸出先進(jìn)可編程中斷控制器中一重新導(dǎo)向表的一項(xiàng)目，而該核心邏輯芯片還包含一多任務(wù)器，其輸入端分別電連接至該虛擬接線功能塊與該輸入輸出先進(jìn)可編程中斷控制器，并受一選擇信號的控制而將該虛擬接線功能塊與該輸入輸出先進(jìn)可編程中斷控制器的輸出封包擇一輸出。全文摘要本發(fā)明涉及一種核心邏輯芯片，應(yīng)用于一具有一中央處理器與一外圍裝置的計(jì)算機(jī)系統(tǒng)中，該核心邏輯芯片包含一可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)尚未加載完成時，可響應(yīng)該外圍裝置所發(fā)出的一外部中斷信號而通過一中斷信號接腳發(fā)出一控制信號；一輸入輸出先進(jìn)可編程中斷控制器，電連接于該外圍裝置，其當(dāng)該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)加載完成且該可編程中斷控制器被禁能時，可響應(yīng)該外圍裝置所發(fā)出的該外部中斷信號而發(fā)出具有中斷向量內(nèi)容的一中斷控制封包至該中央處理器；以及一虛擬接線功能塊，電連接于該可編程中斷控制器的該中斷信號接腳，其響應(yīng)該控制信號的觸發(fā)而發(fā)出一虛擬接線中斷控制封包至該中央處理器。文檔編號G06F13/24GK1687911SQ20051007130公開日2005年10月26日申請日期2005年5月9日優(yōu)先權(quán)日2005年5月9日發(fā)明者徐明偉,黃正維申請人:威盛電子股份有限公司