專利名稱：電視機(jī)的軟件升級(jí)電路模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種軟件升級(jí)電路，具體地說，是涉及一種為加快電視機(jī)軟件升級(jí)速度而專門設(shè)計(jì)的一種并口升級(jí)電路模塊。
背景技術(shù)：
隨著平板電視的廣泛推廣和消費(fèi)的日益普及，電視機(jī)的軟件不但越來(lái)越復(fù)雜，而且更新速度快，生產(chǎn)中經(jīng)常會(huì)遇到FLASH芯片需要升級(jí)的現(xiàn)象，并且升級(jí)任務(wù)量很大。以往的軟件升級(jí)通常是通過計(jì)算機(jī)的串口進(jìn)行數(shù)據(jù)的下載更新，串口升級(jí)所用的時(shí)間較長(zhǎng)，生產(chǎn)節(jié)拍較慢，從而影響了生產(chǎn)效率，不利于產(chǎn)品的大批量生產(chǎn)。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有技術(shù)中電視機(jī)的FLASH芯片通過串口進(jìn)行升級(jí)所帶來(lái)的升級(jí)速度慢、效率低的問題，提供了一種新型的電視機(jī)的軟件升級(jí)電路模塊，通過利用計(jì)算機(jī)的25針并口的I/O口模擬IIC總線，使其分別與電視機(jī)中的VGA插口或DVI插口的IIC總線連接，實(shí)現(xiàn)與主處理芯片之間的通信，進(jìn)而方便的對(duì)FLASH芯片以并行方式進(jìn)行程序的寫入，從而加快了軟件的升級(jí)速度，提高了生產(chǎn)效率。
為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)一種電視機(jī)的軟件升級(jí)電路模塊，包括計(jì)算機(jī)并口、電視機(jī)的VGA電路和DVI電路，在所述計(jì)算機(jī)并口與電視機(jī)的VGA電路和DVI電路之間連接有一軟件升級(jí)電路模塊，在所述軟件升級(jí)電路模塊中包含有一并口接入器、控制電路、VGA接口和DVI接口；所述并口接入器與計(jì)算機(jī)并口相配合，將計(jì)算機(jī)輸出的模擬時(shí)鐘信號(hào)和模擬數(shù)據(jù)信號(hào)經(jīng)所述控制電路進(jìn)行電平轉(zhuǎn)換后，輸出VGA電路或DVI電路所需的負(fù)邏輯總線信號(hào)SCL、SDA，分別經(jīng)所述的VGA接口或DVI接口連接電視機(jī)上的VGA插口或DVI插口，進(jìn)而實(shí)現(xiàn)與電視機(jī)中VGA電路和DVI電路的通信。
作為對(duì)上述技術(shù)方案的進(jìn)一步限定，在所述控制電路中包含有兩個(gè)跳線器，其公共端分別連接所述的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，第一選通端分別連接所述DVI接口的系統(tǒng)總線端，第二選通端分別連接所述VGA接口的系統(tǒng)總線端。
作為對(duì)上述技術(shù)方案的又進(jìn)一步限定，在所述控制電路中包含有多路電平轉(zhuǎn)換電路，其中，由所述并口接入器的SELECT端和DATA7端輸出的模擬時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，各自經(jīng)一路電平轉(zhuǎn)換電路將計(jì)算機(jī)的正邏輯總線數(shù)據(jù)轉(zhuǎn)換成VGA電路或DVI電路所需的負(fù)邏輯總線信號(hào)SCL、SDA，進(jìn)而通過電視機(jī)的VGA插口或DVI插口的總線端，實(shí)現(xiàn)與電視機(jī)內(nèi)部主處理芯片之間的通信。所述負(fù)邏輯總線數(shù)據(jù)SCL和SDA輸出端各自經(jīng)另一路電平轉(zhuǎn)換電路分別連接所述并口接入器的ERROR端和BUSY端，向計(jì)算機(jī)反饋應(yīng)答信號(hào)。所述并口接入器的DATA0～DATA6端經(jīng)整流二極管和濾波電容接地，電視機(jī)的VGA和DVI的+5V直流電源經(jīng)二極管與所述整流二極管和濾波電容的連接點(diǎn)相連。
作為對(duì)上述技術(shù)方案的再進(jìn)一步限定，在所述的控制電路中包含有兩個(gè)EEPROM存儲(chǔ)器，存儲(chǔ)電視機(jī)的參數(shù)設(shè)置信息，其系統(tǒng)總線端分別連接所述的VGA接口或DVI接口。所述的VGA接口采用兩個(gè)標(biāo)準(zhǔn)的VGA插口連接實(shí)現(xiàn)，其中一個(gè)插口的系統(tǒng)總線端連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，另一個(gè)插口的系統(tǒng)總線端連接其中一個(gè)EEPROM存儲(chǔ)器的系統(tǒng)總線端。所述的DVI接口采用兩個(gè)標(biāo)準(zhǔn)的DVI插口連接實(shí)現(xiàn)，其中一個(gè)插口的系統(tǒng)總線端連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，另一個(gè)插口的系統(tǒng)總線端連接另一個(gè)EEPROM存儲(chǔ)器的系統(tǒng)總線端。
作為對(duì)上述技術(shù)方案的更進(jìn)一步限定，在所述的軟件升級(jí)電路模塊中還設(shè)置有一4針VGA插子和一4針DVI插子，其總線端分別連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL和SDA輸出端。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和積極效果是本發(fā)明的軟件升級(jí)電路模塊摒棄傳統(tǒng)的串口軟件升級(jí)模式，采用并口升級(jí)方式，利用計(jì)算機(jī)的25針并口的I/O口模擬IIC總線，并通過軟件升級(jí)電路模塊中的控制電路實(shí)現(xiàn)從正邏輯總線數(shù)據(jù)信號(hào)到負(fù)邏輯總線數(shù)據(jù)信號(hào)的轉(zhuǎn)換，進(jìn)而通過電視機(jī)的VGA插口或DVI插口的IIC總線，實(shí)現(xiàn)計(jì)算機(jī)與電視機(jī)主處理芯片之間的通信，進(jìn)而方便的控制FLASH芯片以并行方式進(jìn)行程序的寫入，從而加快了軟件的升級(jí)速度，提高了生產(chǎn)效率。本發(fā)明的軟件升級(jí)電路模塊設(shè)計(jì)簡(jiǎn)單、可行性高，通過對(duì)模塊上跳線器的設(shè)置，可方便的選擇其中一路電視機(jī)插口進(jìn)行軟件升級(jí)，從而有效保證了系統(tǒng)的通用性。此升級(jí)方式可以保證不同設(shè)備的地與地、信號(hào)與信號(hào)同時(shí)對(duì)接時(shí)，不存在信號(hào)與地之間的放電問題。


圖1是本發(fā)明的軟件升級(jí)電路模塊的原理框圖；圖2是本發(fā)明的軟件升級(jí)電路模塊內(nèi)部的其中一部分具體電路連接圖；圖3是本發(fā)明的軟件升級(jí)電路模塊內(nèi)部的另外一部分具體電路連接圖。
具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)地說明。
圖1中，計(jì)算機(jī)的并口與本發(fā)明的軟件升級(jí)電路模塊的并口接入器相連，利用并口的I/O口模擬IIC總線，接收計(jì)算機(jī)輸出的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，進(jìn)而通過升級(jí)模塊內(nèi)部的控制電路實(shí)現(xiàn)總線數(shù)據(jù)的電平轉(zhuǎn)換，在多路開關(guān)選擇電路的控制下，選擇VGA接口或DVI接口的其中一路實(shí)現(xiàn)其與電視機(jī)主處理芯片的通信，進(jìn)而通過主處理芯片控制電視機(jī)內(nèi)FLASH芯片以并行方式進(jìn)行程序的寫入，其寫入速度是RS232串口的兩倍，可以節(jié)省一半的升級(jí)時(shí)間。此外，在所述的軟件升級(jí)電路模塊中，還設(shè)置有VGA測(cè)試電路和DVI測(cè)試電路，主要通過外掛的存儲(chǔ)器與電視機(jī)系統(tǒng)中的參數(shù)設(shè)置信息進(jìn)行交換，從而達(dá)到檢測(cè)通道和通信的功能。所述軟件升級(jí)電路模塊內(nèi)部的具體電路圖參見圖2、圖3所示。
圖2、圖3中，所述軟件升級(jí)電路模塊的并口接入器采用25針標(biāo)準(zhǔn)并口CN1實(shí)現(xiàn)，其25針端口定義為1-STROBE、2-DATA0、3-DATA1、4-DATA2、5-DATA3、6-DATA4、7-DATA5、8-DATA6、9-DATA7、10-ACK、11-BUSY、12-PAPER END、13-SELECT IN、14-AUTO FEED、15-ERROR、16-INIT、17-SELECT、18-GND、19-GND、20-GND、21-GND、22-GND、23-GND、24-GND、25-GND。所述并口CN1與計(jì)算機(jī)并口相連，通過其7腳和9腳模擬IIC總線的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，進(jìn)而分別通過一電平轉(zhuǎn)換器V1或V2輸出VGA接口和DVI接口所需的系統(tǒng)時(shí)鐘信號(hào)SCL和系統(tǒng)數(shù)據(jù)信號(hào)SDA。同時(shí)，反饋回來(lái)的應(yīng)答信號(hào)分別經(jīng)電平轉(zhuǎn)換器V4、V5和V3連接所述并口CN1的15腳和11腳。所述電平轉(zhuǎn)換器V1～V5是由一片電平轉(zhuǎn)換芯片MMBT3904L的5路轉(zhuǎn)換通道實(shí)現(xiàn)，每一路轉(zhuǎn)換通道都通過一個(gè)反相器74ALS05和一個(gè)三極管連接實(shí)現(xiàn)。由于在計(jì)算機(jī)中系統(tǒng)總線數(shù)據(jù)采用正邏輯的編碼方式，而在電視機(jī)的VGA和DVI電路中則采用負(fù)邏輯的總線數(shù)據(jù)編碼方式，要實(shí)現(xiàn)計(jì)算機(jī)與電視機(jī)VGA和DVI接口的通信，就必須采用所述電平轉(zhuǎn)換芯片MMBT3904L對(duì)系統(tǒng)總線的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)進(jìn)行電平轉(zhuǎn)換，達(dá)到準(zhǔn)確通信的目的。
在所述軟件升級(jí)電路模塊上設(shè)置有VGA接口和DVI接口，所述VGA接口和DVI接口均采用兩個(gè)標(biāo)準(zhǔn)的VGA插口CN2、CN3和DVI插口CN5、CN6連接實(shí)現(xiàn)，為了選擇是通過VGA接口還是DVI接口與電視機(jī)進(jìn)行通信，在所述軟件升級(jí)電路模塊中設(shè)置有兩個(gè)跳線器JP1、JP2，其公共端2腳分別連接轉(zhuǎn)換后的系統(tǒng)數(shù)據(jù)信號(hào)SDA和系統(tǒng)時(shí)鐘信號(hào)SCL，其選通端3腳分別連接VGA插口CN2的總線端12腳和15腳，其選通端1腳分別連接DVI插口CN6的總線端7腳和6腳。當(dāng)選擇通過VGA接口與電視機(jī)進(jìn)行通信時(shí)，將跳線器JP1、JP2的2腳與3腳連通，進(jìn)而通過VGA插口CN2、CN3與電視機(jī)的VGA插口進(jìn)行連接，實(shí)現(xiàn)計(jì)算機(jī)與電視機(jī)主處理芯片之間的通信，進(jìn)而通過主處理芯片實(shí)現(xiàn)對(duì)電視機(jī)內(nèi)FLASH芯片的軟件升級(jí)。同理，當(dāng)選擇通過DVI接口與電視機(jī)進(jìn)行通信時(shí)，將跳線器JP1、JP2的2腳與1腳連通，進(jìn)而通過DVI插口實(shí)現(xiàn)對(duì)電視機(jī)內(nèi)FLASH芯片的軟件升級(jí)。
此外，為了監(jiān)測(cè)VGA通道和DVI通道，在所述軟件升級(jí)電路模塊中還增設(shè)有兩個(gè)型號(hào)為24AA02的EEPROM存儲(chǔ)器U2、U3，分別存儲(chǔ)VGA和DVI的一些參數(shù)設(shè)置信息，其系統(tǒng)總線端SDA、SCL分別連接VGA插口CN3的12腳、15腳和DVI插口CN5的7腳、6腳，進(jìn)而通過電視機(jī)的VGA插口或DVI插口實(shí)現(xiàn)與主處理芯片之間的通信。這些參數(shù)設(shè)置信息與電視機(jī)電路板上的存儲(chǔ)器中的數(shù)據(jù)相同，經(jīng)過電視機(jī)內(nèi)部軟件的比較運(yùn)算處理來(lái)判斷VGA和DVI的一些性能指標(biāo)是否正確，從而達(dá)到監(jiān)測(cè)VGA通道和DVI通道的目的。
在所述軟件升級(jí)電路模塊中還包括一系列二極管D1～D5，主要是從并口CN1中取電。本電路有兩套電源，一種可以利用變壓器從外部取電，還有一種是直接通過計(jì)算機(jī)的并口取電，計(jì)算機(jī)電源經(jīng)并口CN1的1～8腳和14腳連接整流二極管D1～D5進(jìn)行半波整流后，經(jīng)過兩個(gè)電容C1、C3進(jìn)行濾波，從而形成穩(wěn)定的+5V電壓。其中，VGA-5V、DVI-5V是電視的VGA和DVI的+5V電源，通過二極管D6與所述電容C1、C3相連。將并口CN1的電源與電視的電源相連接是為了將兩種電源進(jìn)行匹配，使從并口CN1出來(lái)的+5V電源不至于太低。
目前，在有些家庭中還使用老式的電視機(jī)，這種電視機(jī)不具有所述的標(biāo)準(zhǔn)VGA插口和DVI插口，為了對(duì)這些電視機(jī)的軟件進(jìn)行升級(jí)，本發(fā)明在升級(jí)模塊電路中設(shè)置了4針VGA插子CN4和4針DVI插子TP1，其系統(tǒng)總線端3腳、4腳與所述電平轉(zhuǎn)換器V1、V2輸出的系統(tǒng)總線信號(hào)SCL和SDA相連，進(jìn)而實(shí)現(xiàn)與電視機(jī)中VGA電路和DVI電路的連接，達(dá)到軟件升級(jí)的目的。
本發(fā)明采用上述簡(jiǎn)單的電路結(jié)構(gòu)實(shí)現(xiàn)了電視機(jī)軟件的并口升級(jí)功能，有效解決了采用計(jì)算機(jī)串口進(jìn)行軟件升級(jí)速度慢的問題，加快了生產(chǎn)節(jié)拍，提高了工作效率。此外，本發(fā)明的升級(jí)方式可以保證不同設(shè)備的地與地、信號(hào)與信號(hào)同時(shí)對(duì)接時(shí)，不存在信號(hào)與地之間的放電問題，從而有效保證了計(jì)算機(jī)系統(tǒng)與電視機(jī)系統(tǒng)工作的安全性。
當(dāng)然，上述說明并非是對(duì)本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員在本發(fā)明的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種電視機(jī)的軟件升級(jí)電路模塊，包括計(jì)算機(jī)并口、電視機(jī)的VGA電路和DVI電路，其特征在于在所述計(jì)算機(jī)并口與電視機(jī)的VGA電路和DVI電路之間連接有一軟件升級(jí)電路模塊，在所述軟件升級(jí)電路模塊中包括一并口接入器，所述并口接入器與計(jì)算機(jī)并口相配合，接收計(jì)算機(jī)輸出的模擬時(shí)鐘信號(hào)和模擬數(shù)據(jù)信號(hào)；一控制電路，所述控制電路將接收到的模擬時(shí)鐘信號(hào)和模擬數(shù)據(jù)信號(hào)進(jìn)行電平轉(zhuǎn)換，轉(zhuǎn)換成VGA電路或DVI電路所需的負(fù)邏輯總線信號(hào)SCL、SDA；一VGA接口，所述VGA接口與電視機(jī)上的VGA插口相配合，接收所述控制電路輸出的負(fù)邏輯總線信號(hào)SCL、SDA；一DVI接口，所述DVI接口與電視機(jī)上的DVI插口相配合，接收所述控制電路輸出的負(fù)邏輯總線信號(hào)SCL、SDA。
2.根據(jù)權(quán)利要求1所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述控制電路中包含有兩個(gè)跳線器，其公共端分別連接所述的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，第一選通端分別連接所述DVI接口的系統(tǒng)總線端，第二選通端分別連接所述VGA接口的系統(tǒng)總線端。
3.根據(jù)權(quán)利要求1或2所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述控制電路中包含有多路電平轉(zhuǎn)換電路，其中，由所述并口接入器的SELECT端和DATA7端輸出的模擬時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，各自經(jīng)一路電平轉(zhuǎn)換電路將計(jì)算機(jī)的正邏輯總線數(shù)據(jù)轉(zhuǎn)換成VGA電路或DVI電路所需的負(fù)邏輯總線信號(hào)SCL、SDA，進(jìn)而通過電視機(jī)的VGA插口或DVI插口的總線端，實(shí)現(xiàn)與電視機(jī)內(nèi)部主處理芯片之間的通信。
4.根據(jù)權(quán)利要求3所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述的控制電路中，負(fù)邏輯總線數(shù)據(jù)SCL和SDA輸出端各自經(jīng)一路電平轉(zhuǎn)換電路分別連接所述并口接入器的ERROR端和BUSY端，向計(jì)算機(jī)反饋應(yīng)答信號(hào)。
5.根據(jù)權(quán)利要求3所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述的控制電路中包含有兩個(gè)EEPROM存儲(chǔ)器，存儲(chǔ)電視機(jī)的參數(shù)設(shè)置信息，其系統(tǒng)總線端分別連接所述的VGA接口或DVI接口。
6.根據(jù)權(quán)利要求5所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于所述的VGA接口采用兩個(gè)標(biāo)準(zhǔn)的VGA插口連接實(shí)現(xiàn)，其中一個(gè)插口的系統(tǒng)總線端連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，另一個(gè)插口的系統(tǒng)總線端連接EEPROM存儲(chǔ)器的系統(tǒng)總線端。
7.根據(jù)權(quán)利要求5所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于所述的DVI接口采用兩個(gè)標(biāo)準(zhǔn)的DVI插口連接實(shí)現(xiàn)，其中一個(gè)插口的系統(tǒng)總線端連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL或SDA輸出端，另一個(gè)插口的系統(tǒng)總線端連接EEPROM存儲(chǔ)器的系統(tǒng)總線端。
8.根據(jù)權(quán)利要求3所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述的軟件升級(jí)電路模塊中還設(shè)置有一4針VGA插子，其總線端SCL和SDA分別連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL和SDA輸出端。
9.根據(jù)權(quán)利要求3或8所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于在所述的軟件升級(jí)電路模塊中還設(shè)置有一4針DVI插子，其總線端分別連接所述電平轉(zhuǎn)換電路輸出的負(fù)邏輯總線信號(hào)SCL和SDA輸出端。
10.根據(jù)權(quán)利要求3所述的電視機(jī)的軟件升級(jí)電路模塊，其特征在于所述并口接入器的DATA 0～DATA 6端經(jīng)整流二極管和濾波電容接地，電視機(jī)的VGA和DVI的+5V直流電源經(jīng)二極管與所述整流二極管和濾波電容的連接點(diǎn)相連。
全文摘要
本發(fā)明公開了一種軟件升級(jí)電路模塊，通過摒棄傳統(tǒng)的串口軟件升級(jí)模式，采用并口升級(jí)方式，利用計(jì)算機(jī)的25針并口的I/O口模擬IIC總線，并通過軟件升級(jí)電路模塊中的控制電路實(shí)現(xiàn)從正邏輯總線數(shù)據(jù)信號(hào)到負(fù)邏輯總線數(shù)據(jù)信號(hào)的轉(zhuǎn)換，進(jìn)而通過電視機(jī)的VGA插口或DVI插口的IIC總線，實(shí)現(xiàn)計(jì)算機(jī)與電視機(jī)主處理芯片之間的通信，進(jìn)而方便的控制FLASH芯片以并行方式進(jìn)行程序的寫入，從而加快了軟件的升級(jí)速度，提高了生產(chǎn)效率。本發(fā)明的軟件升級(jí)電路模塊設(shè)計(jì)簡(jiǎn)單、可行性高，通過對(duì)模塊上跳線器的設(shè)置，可方便的選擇其中一路電視機(jī)插口進(jìn)行軟件升級(jí)，從而有效保證了系統(tǒng)的通用性。
文檔編號(hào)G06F13/40GK1738380SQ20051004465
公開日2006年2月22日 申請(qǐng)日期2005年9月2日 優(yōu)先權(quán)日2005年9月2日
發(fā)明者李威, 王顯剛, 劉風(fēng)雷, 邱圣龍, 周建勇, 張明龍, 劉一 申請(qǐng)人:海信集團(tuán)有限公司, 青島海信電器股份有限公司