專(zhuān)利名稱(chēng)：用于多存儲(chǔ)順序模式總線匹配的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于總線匹配，特別地用于支持多個(gè)設(shè)備的裝置和方法，其中該多個(gè)設(shè)備的特征在于不同的總線寬度和不同的存儲(chǔ)順序(endian)模式。
背景技術(shù)：
數(shù)據(jù)可被組織為兩種類(lèi)型的數(shù)據(jù)排列模式中的一個(gè)，即小存儲(chǔ)順序模式和大存儲(chǔ)順序模式。在小存儲(chǔ)順序模式中，相比于數(shù)據(jù)的最高有效部分(通常是字節(jié))，數(shù)據(jù)的最低有效部分存儲(chǔ)在較低的存儲(chǔ)器地址中。在大存儲(chǔ)順序模式中，相比于數(shù)據(jù)的最高有效部分(通常是字節(jié))，數(shù)據(jù)的最低有效部分存儲(chǔ)在較高的存儲(chǔ)器地址中。
現(xiàn)代的基于處理器的系統(tǒng)包括多個(gè)部件，諸如處理器、存儲(chǔ)器模塊、接口等。由于現(xiàn)代的基于處理器的系統(tǒng)的不斷增加的復(fù)雜性以及對(duì)加速這些系統(tǒng)的設(shè)計(jì)過(guò)程的不斷增長(zhǎng)的需要，需要重新使用盡可能多的硬件設(shè)備，并且需要重新使用軟件部件。
多種軟件部件以及硬件部件可以操作于特定的存儲(chǔ)順序模式，而其他的可以操作于另一存儲(chǔ)順序模式。為了在具有不同的存儲(chǔ)順序模式的部件之間連接，提出了多種方法，Regal的題為“Method andapparatus for interfacing between two systems operating in potentiallydiffering endian modes”的美國(guó)專(zhuān)利5,828,853、Lin等人的題為“Endianess independent memory interface”的美國(guó)專(zhuān)利6,483,753、Suzuki等人的題為“Endian conversion apparatuses and an endianconversion method in which a trouble is never induced in a recognition ata plural-byte unit without any delay in an endian process”的美國(guó)專(zhuān)利申請(qǐng)2001/0038348，其均在此處并入作為參考，提供了用于管理存儲(chǔ)順序模式失配問(wèn)題的現(xiàn)有技術(shù)的裝置和方法的示例。
而且，將接口總線連接到具有不同于該接口總線的接口總線寬度的接口寬度的設(shè)備，引起設(shè)備的存儲(chǔ)器空間的浪費(fèi)，這是因?yàn)?，在許多情況中，該存儲(chǔ)器空間被配置為與接口總線寬度對(duì)準(zhǔn)。例如，將字節(jié)寬的設(shè)備連接到字寬的接口總線，迫使該設(shè)備在每對(duì)數(shù)據(jù)字節(jié)之間留出空的字節(jié)，以便于確保設(shè)備總是將數(shù)據(jù)字節(jié)寫(xiě)到接口總線的預(yù)先定義的字節(jié)。
當(dāng)接口總線未將數(shù)據(jù)同零對(duì)準(zhǔn)時(shí)，具有不同總線寬度和不同存儲(chǔ)順序模式的設(shè)備之間的接口的復(fù)雜性進(jìn)一步增加。接口總線將傳送字節(jié)使能信號(hào)，其確定該數(shù)據(jù)的位置，但是操作于不同存儲(chǔ)順序模式的設(shè)備以不同的方式解釋該相同的字節(jié)使能信號(hào)。
需要提供用于使具有不同的總線尺寸且具有不同的存儲(chǔ)順序模式的設(shè)備互連的系統(tǒng)和方法。

發(fā)明內(nèi)容
本發(fā)明提供了一種用于總線匹配的方法，其允許將具有多種總線寬度和不同的存儲(chǔ)順序模式的設(shè)備連接到接口總線。具有比接口總線窄的總線的設(shè)備并行連接到接口總線的不同部分，并且字節(jié)使能邏輯提供控制信號(hào)，其允許自接口總線正確地調(diào)取數(shù)據(jù)。該方法不需要額外的數(shù)據(jù)復(fù)用器，否則成本高并且降低了設(shè)備的速度。


通過(guò)下面的詳細(xì)描述，結(jié)合附圖，將更加全面地理解和認(rèn)識(shí)本發(fā)明，在附圖中圖1是根據(jù)本發(fā)明的實(shí)施例的，包括接口設(shè)備的裝置的示意圖；圖2是根據(jù)本發(fā)明的另一實(shí)施例的，包括接口設(shè)備的裝置的示意圖；圖3是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的，用于在接口總線上傳送數(shù)據(jù)的方法的流程圖；圖4是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的，用于在接口總線上傳送數(shù)據(jù)的方法的流程圖；以及圖5是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的，用于總線匹配的方法的流程圖。
具體實(shí)施例方式
下面的描述涉及傳輸數(shù)據(jù)字節(jié)。本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，所公開(kāi)的系統(tǒng)和方法可以應(yīng)用于具有不同尺寸的數(shù)據(jù)部分，并且還可以應(yīng)用于傳輸?shù)刂泛偷刂凡糠?伴隨必要的變化)。
圖1說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的包括接口總線100的裝置120。出于簡(jiǎn)化的目的，假設(shè)接口總線100寬度為32比特。但是接口總線寬度不限于此，并且可以使用其他寬度的接口總線。
應(yīng)當(dāng)注意，接口總線100除了傳送32比特?cái)?shù)據(jù)之外，還傳送控制信號(hào)和地址信號(hào)，盡管可以通過(guò)其他途經(jīng)傳送這些信號(hào)?？刂菩盘?hào)可以包括READ/WRITE(讀/寫(xiě))信號(hào)以及字節(jié)使能信號(hào)，其指出了正在傳輸?shù)臄?shù)據(jù)量以及傳送數(shù)據(jù)的位置。
接口總線100具有32個(gè)數(shù)據(jù)比特100(0)～100(31)，并且其操作于小存儲(chǔ)順序模式。這32個(gè)比特被配置成多個(gè)部分，諸如4個(gè)字節(jié)101(0)～101(3)。
接口總線100連接到多個(gè)從設(shè)備，諸如第一外圍設(shè)備10、第二外圍設(shè)備20、第三外圍設(shè)備30。接口總線100還連接到主設(shè)備，諸如處理器40。此外，處理器40和外圍設(shè)備10～30連接到字節(jié)使能邏輯50。所有的外圍設(shè)備操作于小存儲(chǔ)順序模式。
此外，接口總線100包括多個(gè)地址比特，其共同被標(biāo)注為102，用于傳送與數(shù)據(jù)傳輸相關(guān)聯(lián)的外圍設(shè)備的地址。
第一外圍設(shè)備10具有32比特的總線寬度(還被稱(chēng)為接口寬度或者從設(shè)備寬度)，其被配置為4個(gè)字節(jié)11(0)～11(3)。第一外圍設(shè)備的接口的每個(gè)比特連接到對(duì)應(yīng)的接口數(shù)據(jù)比特100(0)～100(31)。出于簡(jiǎn)化的目的，4條線說(shuō)明了該連接，每條線代表一字節(jié)。
第二外圍設(shè)備20具有16比特的總線寬度，其配置為2個(gè)字節(jié)21(0)～21(1)。第一字節(jié)21(0)并行連接到接口總線100的第一和第三字節(jié)101(0)和101(2)，而第二字節(jié)21(1)并行連接到接口總線100的第二和第四字節(jié)101(1)和101(3)，用于諸如，接收數(shù)據(jù)字(例如，二字節(jié)字)，無(wú)須考慮其字節(jié)是否對(duì)準(zhǔn)。換言之，主讀總線兩次連接到從讀總線，并且從寫(xiě)總線連接到主寫(xiě)總線的一個(gè)字節(jié)。
第三外圍設(shè)備30具有一個(gè)字節(jié)30(0)的總線寬度。該字節(jié)30(0)并行連接到接口總線100的第一、第二、第三和第四字節(jié)101(0)～101(3)，用于諸如，接收在接口總線上傳輸?shù)臄?shù)據(jù)字節(jié)，無(wú)須考慮該數(shù)據(jù)字節(jié)與哪個(gè)字節(jié)對(duì)準(zhǔn)。
處理器40生成字節(jié)使能信號(hào)BE(0)～BE(3)110(0)～110(3)中的一個(gè)或多個(gè)字節(jié)使能信號(hào)，以指出在接口總線100的一個(gè)或多個(gè)字節(jié)上傳輸一個(gè)或多個(gè)字節(jié)的數(shù)據(jù)，其包括接口總線100的第一(最低有效)字節(jié)、第二字節(jié)、第三字節(jié)和第四(最高有效)字節(jié)。當(dāng)在接口總線100上傳輸多個(gè)字節(jié)數(shù)據(jù)時(shí)，可以聲明(assert)不止一個(gè)字節(jié)使能信號(hào)。
每個(gè)外圍設(shè)備經(jīng)由設(shè)備接口連接到接口總線100。出于簡(jiǎn)化的目的，單一的方形描述了每個(gè)外圍設(shè)備及其對(duì)應(yīng)接口。
處理器40具有處理器接口42，用于根據(jù)數(shù)據(jù)訪問(wèn)尺寸，復(fù)制接口總線100上的數(shù)據(jù)。如果例如，處理器40必須寫(xiě)數(shù)據(jù)字節(jié)，則接口42復(fù)制該數(shù)據(jù)字節(jié)四次，由此接口總線100的每個(gè)字節(jié)傳送該數(shù)據(jù)字節(jié)。如果例如，處理器40必須寫(xiě)數(shù)據(jù)字，則處理器接口42復(fù)制該數(shù)據(jù)字兩次，由此每半個(gè)接口總線100傳送該數(shù)據(jù)字。根據(jù)本發(fā)明的另一實(shí)施例，該復(fù)制還響應(yīng)目標(biāo)外圍設(shè)備的連接性。
通過(guò)在處理器接口42處復(fù)制數(shù)據(jù)，需要單一的復(fù)用實(shí)體，而非利用多個(gè)復(fù)用器用于交換數(shù)據(jù)，因此極大地減小了復(fù)雜性，并且減少了設(shè)備空間。其還提供了較快速的設(shè)備。
字節(jié)使能信號(hào)BE(0)～BE(3)被提供給字節(jié)使能邏輯50，其向外圍設(shè)備發(fā)送對(duì)應(yīng)的控制信號(hào)。由于每個(gè)外圍設(shè)備的總線寬度互不相同，因此字節(jié)使能邏輯50包括三個(gè)電路，每一個(gè)電路用于每一外圍設(shè)備。
第一電路51實(shí)際上不變地將BE(0)～BE(3)發(fā)送到第一外圍設(shè)備10。因此，如果在接口總線100上向第一外圍設(shè)備10傳輸4字節(jié)數(shù)據(jù)，則接口總線100在線102上傳送第一接口10的地址ADDR P1，在線100(0)～100(31)上傳送四個(gè)數(shù)據(jù)字節(jié)，并且第一電路51向第一外圍設(shè)備10提供四個(gè)字節(jié)使能信號(hào)BE(0)～BE(3)，其代表100(0)～100(31)上的四個(gè)字節(jié)的數(shù)據(jù)傳輸。
第二電路53包括兩個(gè)OR(或)門(mén)54和56，其生成針對(duì)第二外圍設(shè)備的字節(jié)使能信號(hào)BE22和BE24，因此其代表接口總線100的奇字節(jié)上的數(shù)據(jù)字節(jié)的傳輸和接口總線100的偶字節(jié)上的數(shù)據(jù)字節(jié)的傳輸。第二電路的結(jié)構(gòu)基于如下假設(shè)，數(shù)據(jù)字在接口總線的兩個(gè)連續(xù)的字節(jié)上傳輸，并且該傳輸是字對(duì)準(zhǔn)的。
因此，如果在接口總線100上向第二外圍設(shè)備20傳輸數(shù)據(jù)字，則接口總線100在線102上傳送第二接口20的地址ADDR_P2，在接口總線100的兩個(gè)連續(xù)的字節(jié)上(例如，在比特100(16)～100(31)上)傳送兩個(gè)數(shù)據(jù)字節(jié)，并且第二電路53向第二外圍設(shè)備20提供兩個(gè)第二外圍設(shè)備字節(jié)使能信號(hào)BE22和BE24，其代表接口總線100上的兩個(gè)字節(jié)的數(shù)據(jù)傳輸。
第三電路57包括OR門(mén)58，其生成針對(duì)第三外圍設(shè)備30的第三外圍設(shè)備字節(jié)使能信號(hào)BE30，同時(shí)在接口總線100的任何字節(jié)上提供數(shù)據(jù)字節(jié)。
因此，如果在接口總線100上向第三外圍設(shè)備30傳輸數(shù)據(jù)字節(jié)，則接口總線100在線102上傳送第三接口30的地址ADDR_P3，在接口總線100的字節(jié)上(例如，在比特100(16)～100(23)上)傳送數(shù)據(jù)字節(jié)，并且第三電路57向第三外圍設(shè)備30提供第三外圍設(shè)備字節(jié)使能信號(hào)BE30，其代表接口總線100上的字節(jié)數(shù)據(jù)傳輸。
下面的表格說(shuō)明了多種信號(hào)以及在接口總線100上傳輸?shù)臄?shù)據(jù)。表格1說(shuō)明了寫(xiě)操作，其中處理器40將數(shù)據(jù)寫(xiě)到一個(gè)外圍設(shè)備。表格2說(shuō)明了讀操作，其中處理器40自外圍設(shè)備讀數(shù)據(jù)。
“數(shù)據(jù)地址”信號(hào)指出了接口總線上傳送的數(shù)據(jù)與哪個(gè)字節(jié)對(duì)準(zhǔn)，“訪問(wèn)尺寸”信號(hào)指出了接口總線上傳送的數(shù)據(jù)的尺寸。表格1還包括“處理器內(nèi)部數(shù)據(jù)”列，其指出了提供給處理器接口42的數(shù)據(jù)，以及“接口總線上的數(shù)據(jù)”列，其表示呈現(xiàn)在接口總線100上的數(shù)據(jù)。應(yīng)當(dāng)注意，總線使能信號(hào)同“數(shù)據(jù)地址”和“訪問(wèn)尺寸”的對(duì)，傳送相同的信息。表格2還包括“外圍設(shè)備上的數(shù)據(jù)”列，其指出了由外圍設(shè)備提供的數(shù)據(jù)。

表格1

表格2通過(guò)復(fù)制外圍設(shè)備提供的數(shù)據(jù)，外圍設(shè)備的存儲(chǔ)空間可以同外圍總線寬度對(duì)準(zhǔn)，無(wú)須考慮通常較寬的接口總線。
圖2說(shuō)明了根據(jù)本發(fā)明的另一實(shí)施例的包括接口總線100′的裝置130。接口總線100′具有32個(gè)數(shù)據(jù)比特100′(0)～100′(31)，其配置成四個(gè)字節(jié)101′(0)～101′(3)。
接口總線100′操作于大存儲(chǔ)順序模式，而連接到接口總線100′的外圍設(shè)備10、20和30操作于小存儲(chǔ)順序模式。因此，外圍設(shè)備以交換格式連接到接口總線100′。例如，第一外圍設(shè)備10的字節(jié)11(0)～11(3)連接到接口總線100′的字節(jié)101′(3)～101′(0)；第二接口20的字節(jié)21(0)并行連接到接口總線100′的字節(jié)101′(1)和101′(3)，而第二接口20的字節(jié)21(1)并行連接到接口總線100′的字節(jié)101′(0)和101′(2)。
應(yīng)當(dāng)注意，盡管圖1和圖2說(shuō)明了具有相同的存儲(chǔ)順序模式和不同的總線寬度的外圍設(shè)備，但是不限于此。接口總線可以連接在操作于不同存儲(chǔ)順序模式的外圍設(shè)備之間，并且還可以連接在具有相同接口寬度的外圍設(shè)備之間。
圖3是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的用于在接口總線100上傳送數(shù)據(jù)的方法200的流程圖。出于簡(jiǎn)化的目的，假設(shè)處理器40作為接口總線主設(shè)備操作，其將數(shù)據(jù)寫(xiě)到特定的外圍設(shè)備，諸如第三外圍設(shè)備30，其作為接口總線從設(shè)備操作。
方法200開(kāi)始于步驟210，即決定向哪個(gè)外圍設(shè)備寫(xiě)數(shù)據(jù)。參考圖1中闡述的示例，該決定通常由處理器40執(zhí)行的軟件控制。
步驟210之后是步驟220，即響應(yīng)外圍設(shè)備的總線寬度、接口總線的寬度和外圍設(shè)備針對(duì)接口總線的連接性，確定數(shù)據(jù)傳輸?shù)奶匦浴?br> 如果外圍設(shè)備的總線比接口總線窄，則處理器接口42須復(fù)制數(shù)據(jù)。該步驟還包括，確定在寫(xiě)操作過(guò)程中發(fā)送哪個(gè)控制信號(hào)，諸如字節(jié)使能信號(hào)。
參考前面的假設(shè)，第三外圍設(shè)備30的寬度是一個(gè)字節(jié)，因此處理器接口42須將該數(shù)據(jù)字節(jié)復(fù)制四次。而且，將字節(jié)使能信號(hào)提供給單一的OR門(mén)，由此不論數(shù)據(jù)字節(jié)如何對(duì)準(zhǔn)，而且不論外圍設(shè)備的存儲(chǔ)順序模式如何，第三接口將接收第三接口字節(jié)使能信號(hào)BE30，其代表接口總線100上的字節(jié)數(shù)據(jù)傳輸。
步驟220之后是步驟230，即響應(yīng)確定結(jié)果，將數(shù)據(jù)寫(xiě)到外圍設(shè)備。參考前面提及的示例，處理器40在接口總線100的比特102上發(fā)送ADDP3，聲明WRITE信號(hào)(未示出)，處理器接口42復(fù)制該數(shù)據(jù)字節(jié)四次，并且第三外圍設(shè)備30接收BE30并且讀該數(shù)據(jù)字節(jié)。
圖4是說(shuō)明了根據(jù)本發(fā)明的另一實(shí)施例的用于在接口總線100上傳送數(shù)據(jù)的方法200的流程圖。出于簡(jiǎn)化的目的，假設(shè)處理器40作為接口總線主設(shè)備操作，其自特定的外圍設(shè)備讀數(shù)據(jù)，諸如第二外圍設(shè)備20，該第二外圍設(shè)備20作為接口總線從設(shè)備操作。
方法300開(kāi)始于步驟310，即決定自哪個(gè)外圍設(shè)備讀數(shù)據(jù)。參考圖1中闡述的示例，該決定通常由處理器40執(zhí)行的軟件控制。
步驟310之后是步驟320，即響應(yīng)外圍設(shè)備的總線寬度、接口總線的寬度和外圍設(shè)備的存儲(chǔ)順序模式，確定數(shù)據(jù)傳輸?shù)奶匦浴?br> 由于復(fù)制外圍設(shè)備提供的數(shù)據(jù)，因此處理器接口42僅須決定讀接口總線的哪些比特，忽略哪些比特。該步驟還包括，確定在讀操作過(guò)程中將發(fā)送哪些控制信號(hào)，諸如字節(jié)使能信號(hào)、READ信號(hào)等。該復(fù)制通過(guò)連接數(shù)據(jù)比特完成，而非通過(guò)任何邏輯完成(在主接口中)。主設(shè)備(諸如處理器)不應(yīng)如通常的情況根據(jù)其可讀數(shù)據(jù)的從總線寬度等決定讀哪些比特，這是因?yàn)椋B接性確保了數(shù)據(jù)是沿合適的比特提供的。
參考前面的假設(shè)，第二外圍設(shè)備20的寬度是一個(gè)字，并且將該字復(fù)制兩次，因此處理器接口42須決定讀接口總線100的哪個(gè)字節(jié)對(duì)。而且，將字節(jié)使能信號(hào)BE(0)～BE(3)提供給兩個(gè)OR門(mén)，由此不論數(shù)據(jù)字如何對(duì)準(zhǔn)，第二接口20將接收兩個(gè)第二接口字節(jié)使能信號(hào)BE22和BE24，其代表接口總線100上的數(shù)據(jù)字的傳輸。
步驟320之后是步驟330，即響應(yīng)確定結(jié)果自外圍設(shè)備讀數(shù)據(jù)。參考前面提及的示例，處理器40在接口總線100的比特102上發(fā)送ADDP2，處理器接口42讀例如，接口總線的最低有效字，并且向第二外圍設(shè)備20發(fā)送READ信號(hào)以及BE22和BE24，第二外圍設(shè)備20依次將待復(fù)制和提供的數(shù)據(jù)字提供給接口總線100。
圖5是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的用于總線匹配的方法400的流程圖。便利地，方法400是在集成電路的設(shè)計(jì)階段中執(zhí)行的。
方法400開(kāi)始于步驟410，即接收第一存儲(chǔ)順序模式和第二存儲(chǔ)順序模式下的數(shù)據(jù)傳輸特性。該特性可以包括傳送數(shù)據(jù)的總線接口部分的身份。當(dāng)總線接口100是地址對(duì)準(zhǔn)總線時(shí)，諸如SRS IP BlueSky總線，數(shù)據(jù)與之對(duì)準(zhǔn)的接口總線部分的地址由主接口總線設(shè)備生成，并且在接口總線上發(fā)送。操作于不同存儲(chǔ)順序模式的設(shè)備可以以不同的方式解釋該地址。
步驟410之后是步驟420，即響應(yīng)數(shù)據(jù)傳輸特性，并且響應(yīng)接口總線的寬度同每個(gè)設(shè)備接口的寬度之間的關(guān)系，確定多個(gè)設(shè)備針對(duì)接口總線的連接性；其中至少一個(gè)設(shè)備接口并行連接到多個(gè)接口總線部分。參考圖1和圖2中闡述的示例，設(shè)備的連接性，特別是從設(shè)備的連接性，允許在接口總線上傳輸不同尺寸的數(shù)據(jù)，無(wú)須考慮總線的存儲(chǔ)順序模式。
步驟420之后是步驟430，即將控制邏輯設(shè)置為，諸如提供控制信號(hào)，其代表接口總線上的數(shù)據(jù)傳輸；同時(shí)響應(yīng)連接性設(shè)置控制邏輯。參考圖1和圖2中闡述的示例，控制邏輯生成控制信號(hào)，諸如BE30、BE22和BE24，以指出傳輸數(shù)據(jù)的尺寸，同時(shí)通過(guò)響應(yīng)從設(shè)備的連接性的方式，由字節(jié)使能信號(hào)驅(qū)動(dòng)這些控制信號(hào)。
本發(fā)明人將該方法應(yīng)用于蜂窩電話中包括的片上系統(tǒng)。該片上系統(tǒng)包括多個(gè)處理器，其可以操作于大存儲(chǔ)順序模式以及小存儲(chǔ)順序模式。當(dāng)處理器之間進(jìn)行通信時(shí)，或者當(dāng)處理器同內(nèi)部設(shè)備(諸如存儲(chǔ)器塊)通信時(shí)，處理器的存儲(chǔ)順序模式可以改變，但是處理器和外部設(shè)備(諸如外圍設(shè)備)(其在接口總線上連接)之間的通信保持不變。
本發(fā)明有助于將典型地具有窄的總線的舊的(老式)外圍設(shè)備連接到典型地具有較大的總線的現(xiàn)代處理器。
在不偏離如權(quán)利要求所要求的本發(fā)明的精神和范圍前提下，本領(lǐng)域的普通技術(shù)人員將能夠想到此處描述的實(shí)現(xiàn)方案的變化方案、修改方案和其他實(shí)現(xiàn)方案。因此，本發(fā)明不應(yīng)由前面的說(shuō)明性描述限定，而是由所附權(quán)利要求的精神和范圍限定。
權(quán)利要求
1.一種用于總線匹配的方法，所述方法包括如下步驟接收第一存儲(chǔ)順序模式數(shù)據(jù)傳輸和第二存儲(chǔ)順序模式數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳輸特性；響應(yīng)數(shù)據(jù)傳輸特性，并且響應(yīng)接口總線的寬度同每個(gè)設(shè)備接口的寬度之間的關(guān)系，確定多個(gè)設(shè)備針對(duì)接口總線的連接性；其中至少一個(gè)設(shè)備接口并行連接到多個(gè)接口總線部分；以及將控制邏輯設(shè)置為，諸如提供控制信號(hào)，其代表接口總線上的數(shù)據(jù)傳輸；其中，響應(yīng)連接性而設(shè)置控制邏輯。
2.權(quán)利要求1的方法，其中確定特定設(shè)備的連接性的步驟響應(yīng)于接口總線的存儲(chǔ)順序模式同特定設(shè)備的存儲(chǔ)順序模式之間的關(guān)系。
3.權(quán)利要求1的方法，其中數(shù)據(jù)傳輸特性包括在數(shù)據(jù)傳輸過(guò)程中傳送數(shù)據(jù)的至少一個(gè)接口總線部分的身份。
4.權(quán)利要求1的方法，進(jìn)一步包括，將主設(shè)備接口設(shè)置為，諸如，如果從設(shè)備的總線比接口總線窄，則復(fù)制將在接口總線上提供給從設(shè)備的數(shù)據(jù)。
5.一種裝置，包括接口總線，其特征由接口總線寬度描述；主設(shè)備，其連接到接口總線，其中，主設(shè)備包括主設(shè)備接口；多個(gè)從設(shè)備，每個(gè)從設(shè)備連接到接口總線，并且包括從設(shè)備接口；其中至少一個(gè)從設(shè)備接口并行連接到多個(gè)接口總線部分；和控制邏輯，其連接到接口總線和主設(shè)備，所述控制邏輯適于提供代表接口總線上的數(shù)據(jù)傳輸?shù)目刂菩盘?hào)；其中，響應(yīng)多個(gè)從設(shè)備針對(duì)接口總線的連接性而設(shè)置所述控制邏輯；其中，所述連接性響應(yīng)于數(shù)據(jù)傳輸特性，并且響應(yīng)于接口總線的寬度同每個(gè)設(shè)備接口的寬度之間的關(guān)系。
6.權(quán)利要求5的裝置，其中主設(shè)備接口適于響應(yīng)接口總線的寬度同從設(shè)備接口的寬度之間的關(guān)系，選擇性地復(fù)制待傳輸?shù)綇脑O(shè)備的數(shù)據(jù)。
7.權(quán)利要求5的裝置，其中數(shù)據(jù)傳輸特性反映第一存儲(chǔ)順序模式下和第二存儲(chǔ)順序模式下的接口總線上的數(shù)據(jù)傳輸。
8.權(quán)利要求5的裝置，其中所述裝置是蜂窩電話。
9.一種方法，包括選擇接口總線上的數(shù)據(jù)傳輸中牽涉的從設(shè)備和主設(shè)備；響應(yīng)從設(shè)備的寬度、接口總線的寬度、以及從設(shè)備和主設(shè)備針對(duì)接口總線的連接性，確定數(shù)據(jù)傳輸特性；其中，接口總線連接到多個(gè)從設(shè)備，并且其中至少一個(gè)從設(shè)備包括并行連接到多個(gè)接口總線部分的接口；并且其中所述連接性響應(yīng)于從設(shè)備和接口總線的存儲(chǔ)順序模式；以及響應(yīng)所確定的特性而傳輸數(shù)據(jù)。
10.權(quán)利要求9的方法，其中數(shù)據(jù)傳輸特性包括在數(shù)據(jù)傳輸過(guò)程中傳送數(shù)據(jù)的至少一個(gè)接口總線部分的身份。
11.權(quán)利要求9的方法，進(jìn)一步包括將主設(shè)備接口設(shè)置為，諸如，如果從設(shè)備的總線比接口總線窄，則復(fù)制將在接口總線上提供給從設(shè)備的數(shù)據(jù)。
全文摘要
一種用于總線匹配的裝置和方法。存儲(chǔ)順序模式存儲(chǔ)順序模式裝置包括接口總線，其特征由接口總線寬度描述；主設(shè)備，其連接到接口總線，同時(shí)主設(shè)備包括主設(shè)備接口；多個(gè)從設(shè)備，每個(gè)從設(shè)備連接到接口總線，并且包括從設(shè)備接口；其中至少一個(gè)從設(shè)備接口并行連接到多個(gè)接口總線部分；和控制邏輯，其連接到接口總線和主設(shè)備，該控制邏輯適于提供代表接口總線上的數(shù)據(jù)傳輸?shù)目刂菩盘?hào)；其中，響應(yīng)多個(gè)從設(shè)備針對(duì)接口總線的連接性設(shè)置該控制邏輯；其中所述連接性響應(yīng)數(shù)據(jù)傳輸特性，并且響應(yīng)接口總線的寬度同每個(gè)設(shè)備接口的寬度之間的關(guān)系。
文檔編號(hào)G06F13/40GK101052955SQ200480044337
公開(kāi)日2007年10月10日 申請(qǐng)日期2004年9月10日 優(yōu)先權(quán)日2004年9月10日
發(fā)明者科斯坦廷·戈丁, 摩西·安舍爾, 雅各布·埃弗拉特, 伊塔伊·佩萊德, 羅伊文·巴達(dá)什, 阿舍·巴斯塔克, 德維爾·魯內(nèi)·皮萊格, 齊夫·扎姆斯基 申請(qǐng)人:飛思卡爾半導(dǎo)體公司